JP7437282B2 - 配線データ生成装置、描画システムおよび配線データ生成方法 - Google Patents

Description

本発明は、配線データ生成装置、描画システムおよび配線データ生成方法に関するものである。

チップファースト型のＳＩＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）もしくはＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）の製造プロセスにおいては再配線層を用いて、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の間、または、ＩＣのパッドとバンプとの間の配線が行われる。このとき、支持体としての基板上に接合されたＩＣの配置誤差への対応が必要となる。

再配線層を形成するための露光処理を、マスクを用いたステッパによって行う場合、配置誤差に対応して、露光の重ね合わせについて、位置および角度などが微調整され得る。しかしながら、このような微調整による対応には限界がある。特に、基板上に配列された複数のＩＣ用の再配線層の形成のための露光が一括して行われる場合、各ＩＣが通常はばらばらに配置誤差を有するので、一括露光における重ね合わせの微調整だけでは、個々のＩＣの配置誤差に十分に対応することが難しい。配置誤差に対する対応が不十分であれば、再配線層における接続不良が発生する。

これに対して、マスクを使用せずに露光用のビームを走査することによって直接露光を行う技術が知られている。この技術によれば、マスクを使用する手法に比べてＩＣの配置誤差への対応が容易となる。すなわち、配置誤差がある場合には、配置誤差に応じて配線パターンを最初から設計し直すことにより、補正された配線パターンを示す配線データが生成される。生成される配線データは、通常、マスクＣＡＤ用のフォーマットを有しており、その場合、描画装置用のＲＩＰ（Ｒａｓｔｅｒ Ｉｍａｇｅ Ｐｒｏｃｅｓｓｉｎｇ）を施すことによってラスタデータ形式の描画データに変換される。この描画データを用いて描画装置が直接露光を行う。しかしながら、このような設計のやり直しによる配線データの生成には多大な計算負荷を要する。そこで、直接露光技術において、配置誤差に対応した配線データの生成に要する時間を短縮する技術が提案されている。

例えば、特開２０１６－７１０２２号公報（特許文献１）によれば、接続配線パターンを示す接続配線データを生成する方法が開示されている。この接続配線パターンは、基板上に配置された半導体チップが有する電極の各々と、基板に設けられた接続先電極とを、ネットリストに規定される所定の接続関係に基づいて電気的に接続する。この方法においては、所定の基準位置および所定の基準角度で半導体チップを基板上に配置したチップ状態によって、基準チップが定義される。基準位置に基準角度で基準チップが配置された状態で基準チップ領域の基準ファンアウト配線が生成される。また、チップ領域に隣接する再配線領域の対象配線パターンについて、ネットリストが生成される。そして、半導体チップの配置誤差に応じて、基準ファンアウト配線から基板上の半導体チップについてのファンアウト配線が生成され、ネットリストに基づいて、半導体チップのファンアウト配線に接続するように対象配線パターンが配置誤差に応じて再配線されて新たな配線パターンが生成される。この技術によれば、配線パターンを最初から設計し直す必要がないので、配置誤差に対応した配線データを効率的に生成することができる。

特開２０１６－７１０２２号公報

上記公報の技術は、接続配線パターンが、基準チップ領域内においてファンアウト配線によって構成される一方端と、基準チップ領域外の再配線領域内に対象配線パターンによって構成される他方端と、を有することを、前提としている。接続配線パターンの上記一方端は半導体チップの電極に接続され、接続配線パターンの上記他方端は接続先電極に接続される。よって、接続先電極の位置は、接続配線パターンの他方端の位置、つまり、平面レイアウトにおける基準チップ領域外の位置、とされる。一方で、近年、平面レイアウトにおいて、接続先電極が少なくとも部分的に半導体チップ（より広義には電気素子）に重なるような配線パターンも必要とされてきている。しかしながら上記公報の技術は、上述したように接続先電極が半導体チップの領域の外にあることを前提とするので、この必要性に対応することができない。

本発明は以上のような課題を解決するためになされたものであり、その目的は、基板上に配置された電気素子の電極と、平面レイアウトにおいて電気素子に少なくとも部分的に重なるように配置される接続先電極と、を互いに接続するための配線を示す配線データを、基板上での電気素子の位置ずれに対応しつつ効率的に生成することができる、配線データ生成装置、描画システムおよび配線データ生成方法を提供することである。

第１の態様は、基板上に配置された電気素子の素子電極と、平面レイアウトにおいて前記電気素子に少なくとも部分的に重なるように配置されることになる接続先電極と、を互いに電気的に接続するための配線を示す配線データを生成する配線データ生成装置であって、設計配線データ取得部と、部分的配線データ生成部と、実際位置データ取得部と、補正配線データ生成部と、を備える。設計配線データ取得部は、前記基板上において設計位置にある前記素子電極と、前記接続先電極と、を互いに接続するための設計配線を示す設計配線データを取得する。部分的配線データ生成部は、前記設計配線のうち前記素子電極の前記設計位置の周辺部分を削除することによって得られる部分的配線を示す部分的配線データを生成する。実際位置データ取得部は、前記基板上における前記素子電極の実際位置を示す実際位置データを取得する。補正配線データ生成部は、前記部分的配線と、前記実際位置にある前記素子電極と、を互いに接続する配線である補正配線を示す補正配線データを生成する。

第２の態様は、第１の態様の配線データ生成装置であって、前記補正配線データ生成部は、経由位置を取得する経由位置取得部を含み、前記補正配線データ生成部は、前記経由位置取得部によって取得された前記経由位置を前記補正配線が経由するように前記補正配線データを生成する。

第３の態様は、第１または第２の態様の配線データ生成装置であって、前記電気素子の前記素子電極の前記設計位置と、前記接続先電極が配置されることになる想定位置と、に基づいて、前記設計配線データを生成する設計配線生成部をさらに備え、前記設計配線データ取得部は、前記設計配線生成部によって生成された前記設計配線データを取得する。

第４の態様は、第１から第３の態様のいずれかの配線データ生成装置であって、前記補正配線データ生成部は、前記補正配線データを正常に生成可能か否かを判定する判定部を含む。

第５の態様は、第４の態様の配線データ生成装置であって、予め定められた規則に基づいて、前記素子電極の前記設計位置からの誤差を有する誤差位置を生成する誤差位置生成部をさらに備え、前記判定部は、前記補正配線データを正常に生成可能か否かを、前記実際位置が前記誤差位置にあると仮定して判定する。

第６の態様は、描画システムであって、第１から第５の態様のいずれかの配線データ生成装置と、前記基板を保持するステージと、前記ステージに保持された前記基板上における前記電気素子の前記素子電極の前記実際位置を示す実際位置データを算出するために前記電気素子を撮影する撮影部と、前記配線データ生成装置によって生成された前記配線データに基づいて前記基板の直接露光を行う光学ヘッド部と、を備える。

第７の態様は、基板上に配置された電気素子の素子電極と、平面レイアウトにおいて前記電気素子に少なくとも部分的に重なるように配置されることになる接続先電極と、を互いに電気的に接続するための配線を示す配線データを生成する配線データ生成方法であって、設計配線データ取得工程と、部分的配線データ生成工程と、実際位置データ取得工程と、補正配線データ生成工程と、を備える。設計配線データ取得工程は、前記基板上において設計位置にある前記素子電極と、前記接続先電極と、を互いに接続するための設計配線を示す設計配線データを取得する。部分的配線データ生成工程は、前記設計配線のうち前記素子電極の前記設計位置の周辺部分を削除することによって得られる部分的配線を示す部分的配線データを生成する。実際位置データ取得工程は、前記基板上における前記素子電極の実際位置を示す実際位置データを取得する。補正配線データ生成工程は、前記部分的配線と、前記実際位置にある前記素子電極と、を互いに接続する配線である補正配線を示す補正配線データを生成する。

第８の態様は、第７の態様の配線データ生成方法であって、前記補正配線データ生成工程は、経由位置を取得する経由位置取得工程を含み、前記補正配線データ生成工程は、前記経由位置取得工程によって取得された前記経由位置を前記補正配線が経由するように前記補正配線データを生成する。

第９の態様は、第７または８の態様の配線データ生成方法であって、前記電気素子の前記素子電極の前記設計位置と、前記接続先電極が配置されることになる想定位置と、に基づいて、前記設計配線データを生成する設計配線生成工程をさらに備え、前記設計配線データ取得工程は、前記設計配線生成工程によって生成された前記設計配線データを取得する。

第１の態様によれば、配線データ生成装置は、生成される配線データの一部として、設計配線のうち電気素子の素子電極の設計位置の周辺部分以外に対応する部分的配線を利用する。これにより、配線データを効率的に生成することができる。さらに、配線データ生成装置は、生成される配線データの他部として、部分的配線と、実際位置にある素子電極と、を互いに接続する補正配線を示す補正配線データを生成するので、基板上における電気素子の設計位置と実際位置とのずれに対応した補正を行うことができる。以上のように、基板上における電気素子の設計位置からのずれに対応した補正を行いつつ、配線データを効率的に生成することができる。

第２の態様によれば、配線データ生成装置は、経由位置取得部によって取得された経由位置を補正配線が経由するように補正配線データを生成する。これにより、補正配線の設計自由度が不必要に広くなることが避けられる。よって、補正配線の自動生成を効率化することができる。

第３の態様によれば、配線データ生成装置の設計配線データ取得部は、配線データ生成装置の設計配線生成部によって生成された設計配線データを取得する。これにより、設計配線データを配線データ生成装置自身で準備することができる。

第４の態様によれば、配線データ生成装置の補正配線データ生成部は、補正配線データを正常に生成可能か否かを判定する判定部を含む。これにより、異常な補正配線データを用いて工程が進行することが途中で回避される。

第５の態様によれば、配線データ生成装置は、実際位置が誤差位置にあると仮定して、補正配線データを正常に生成可能か否かを判定する。これにより、実際位置を取得する前に判定を行うことができる。よって判定をより早期に行うことができる。

第６の態様によれば、配線データ生成装置を用いて基板を直接露光することができる。

第７の態様によれば、配線データ生成方法は、生成される配線データの一部として、設計配線のうち電気素子の素子電極の設計位置の周辺部分以外に対応する部分的配線を利用する。これにより、配線データを効率的に生成することができる。さらに、配線データ生成方法は、生成される配線データの他部として、部分的配線と、実際位置にある素子電極と、を互いに接続する補正配線を示す補正配線データを生成するので、基板上における電気素子の設計位置と実際位置とのずれに対応した補正を行うことができる。以上のように、基板上における電気素子の設計位置からのずれに対応した補正を行いつつ、配線データを効率的に生成することができる。

第８の態様によれば、配線データ生成方法は、経由位置取得工程によって取得された経由位置を補正配線が経由するように補正配線データを生成する。これにより、補正配線の設計自由度が不必要に広くなることが避けられる。よって、補正配線の自動生成を効率化することができる。

第９の態様によれば、配線データ生成方法の設計配線データ取得工程は、配線データ生成方法の設計配線生成工程によって生成された設計配線データを取得する。これにより、設計配線データを配線データ生成方法においてで準備することができる。

描画システムの構成を概略的に示す側面図である。 描画システムの構成を概略的に示す平面図である。 描画システムに含まれる描画装置の制御部の構成を概略的に示すブロック図である。 電気素子の配置位置が精確な場合の再配線層の形成例の第１工程を概略的に示す部分平面図である。 電気素子の配置位置が精確な場合の再配線層の形成例の第２工程を概略的に示す部分平面図である。 電気素子の配置位置が精確な場合の再配線層の形成例の第３工程を概略的に示す部分平面図である。 図６の一部拡大図である。 電気素子の配置位置が精確な場合の再配線層の形成例の第４工程を概略的に示す部分平面図である。 電気素子の配置位置が精確な場合の再配線層の形成例の第４工程を概略的に示す部分平面図である。 電気素子の配置誤差に起因した不良を有することになる再配線層の形成例の第１工程を概略的に示す部分平面図である。 電気素子の配置誤差に起因した不良を有することになる再配線層の形成例の第２工程を概略的に示す部分平面図である。 電気素子の配置誤差に起因した不良を有することになる再配線層の形成例の第３工程を概略的に示す部分平面図である。 実施形態における描画システムの構成を概略的に示すブロック図である。 実施形態における設計データの内容を示す部分平面図である。 実施形態における部分的配線データの内容を示す部分平面図である。 実施形態における実際位置データの内容を示す部分平面図である。 実施形態における補正配線データの内容を示す部分平面図である。 実施形態における配線データ生成方法を概略的に示すフロー図である。 変形例における設計データの内容を示す部分平面図である。 変形例における部分的配線データの内容を示す部分平面図である。 変形例における実際位置データの内容を示す部分平面図である。 変形例における補正配線データの内容を示す部分平面図である。

以下、図面に基づいて実施形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

＜１．予備的説明＞
実施形態の具体的説明に先立って、その理解を容易とするための予備的説明を、以下に記す。

＜１－１．描画システムの構成＞
図１および図２のそれぞれは、描画システム１の構成例を示す側面図および平面図である。描画システム１は、制御部７０を有する描画装置１００と、基本ＣＡＤ（Ｃｏｍｐｕｔｅｒ－Ａｉｄｅｄ Ｄｅｓｉｇｎ）システム１５０とを含む。基本ＣＡＤシステム１５０は、描画装置１００の制御部７０と通信回線によって接続されており、制御部７０との間で各種データの授受が可能に構成されている。基本ＣＡＤシステム１５０（図３）は、配線パターン設計用の一般的なシステムを用いて構成されてよい。以下、描画装置１００の構成について説明する。

描画装置１００は、基板Ｗ上におけるフォトリソグラフィのために、基板Ｗ上に設けられた感光性レジスト層に向かって光ビームを照射することによってパターンを描画する直接描画装置である。なお基板Ｗとレジスト層との間には他の構成が介在していてよい。基板Ｗは、半導体チップ（電気素子）上に再配線層を形成する工程において、半導体チップを支持するためのものである。よって、半導体チップおよび再配線層を含む最終製品（典型的にはマルチチップモジュール）が完成する前に、基板Ｗが除去されてよい。基板Ｗは、例えば、半導体基板またはガラス基板である。描画装置１００は、主として、基板Ｗを保持するステージ１０と、ステージ１０を移動させるステージ移動機構２０と、ステージ１０の位置に対応した位置パラメータを計測する位置パラメータ計測機構３０と、基板Ｗの上面に向かってパルス光を照射する光学ヘッド部５０と、アライメントカメラ６０（撮影部）と、制御部７０とを有している。

描画装置１００はまた、本体フレーム１０１とそれに取り付けられたカバー１０２とを有している。本体フレーム１０１およびカバー１０２と、これらによって囲まれた部材とによって、描画装置１００の本体部が構成されている。本体部の外側には、基板収納カセット１１０が配置されている。基板収納カセット１１０には、露光処理を受けるべき未処理の基板Ｗが収納され得る。未処理の基板Ｗは、本体内部に配置される搬送ロボット１２０によって本体部内へローディングされる。また、未処理の基板Ｗに対して露光処理（パターン描画処理）が施された後、当該基板Ｗが搬送ロボット１２０によって本体部からアンローディングされて基板収納カセット１１０に戻される。

基台１３０は本体部において、搬送ロボット１２０がアクセス可能範囲に配置されている。基台１３０の一方端側領域（図１および図２の右手側領域）が、搬送ロボット１２０との間で基板Ｗの受け渡しを行う基板受渡領域であり、他方端側領域（図１および図２の左手側領域）が基板Ｗへのパターン描画を行うパターン描画領域である。基台１３０上にはヘッド支持部１４０が設けられている。ヘッド支持部１４０は、基台１３０のパターン描画領域から上方に立設された２本の脚部材１４１と２本の脚部材１４２とを有している。また、ヘッド支持部１４０は、２本の脚部材１４１の頂部の間を橋渡しする梁部材１４３と、２本の脚部材１４２の頂部の間を橋渡しする梁部材１４４を有している。そして、梁部材１４３のパターン描画領域側にアライメントカメラ６０が固定されている。アライメントカメラ６０は、基板Ｗの上面側を撮影する。

ステージ１０は、ＸＹ面内において円筒状の外形を有している。ステージ１０の上面には、複数の吸引孔（図示省略）が形成されている。これにより、ステージ１０の上面上に基板Ｗが水平姿勢で載置されると、基板Ｗは複数の吸引孔の吸引圧によりステージ１０の上面に吸着固定される。これにより基板Ｗはステージ１０に保持される。ステージ１０は、基台１３０上でステージ移動機構２０によりＸ方向、Ｙ方向およびθ方向に移動される。θ方向は、Ｚ軸周りに回転する方向である。ステージ移動機構２０はステージ１０を、ＸＹ面（水平面）内で２次元的に平行移動させ、かつ、θ方向に回転させる。これによりステージ１０は、光学ヘッド部５０に対して相対移動する。この相対移動によりステージ移動機構２０はステージ１０を、後述する光学ヘッド部５０に対して位置決めする。

ステージ移動機構２０は、描画装置１００の基台１３０に対してステージ１０を主走査方向（Ｙ軸方向）、副走査方向（Ｘ軸方向）、および回転方向（Ｚ軸周りの回転方向）に移動させるための機構である。ステージ移動機構２０は、ステージ１０を回転させる回転機構２１と、ステージ１０を回転可能に支持する支持プレート２２と、支持プレート２２を副走査方向に移動させる副走査機構２３と、副走査機構２３を介して支持プレート２２を支持するベースプレート２４と、ベースプレート２４を主走査方向に移動させる主走査機構２５と、を有している。回転機構２１は、ステージ１０の内部に取り付けられた回転子により構成されたモータを有している。また、ステージ１０の中央部下面側と支持プレート２２との間には回転軸受機構が設けられている。モータを動作させると、回転子がθ方向に移動する。これにより、回転軸受機構の回転軸を中心としてステージ１０が所定角度の範囲内で回転する。副走査機構２３は、リニアモータ２３ａと、一対のガイドレール２３ｂとを有している。リニアモータ２３ａは、支持プレート２２の下面に取り付けられた移動子と、ベースプレート２４の上面に敷設された固定子とにより、副走査方向の推進力を発生する。一対のガイドレール２３ｂは、ベースプレート２４に対して支持プレート２２を副走査方向に沿って案内する。上記構成により、リニアモータ２３ａが動作すると、ベースプレート２４上のガイドレール２３ｂに沿って支持プレート２２およびステージ１０が副走査方向に移動する。主走査機構２５は、リニアモータ２５ａと、一対のガイドレール２５ｂとを有している。リニアモータ２５ａは、ベースプレート２４の下面に取り付けられた移動子と、ヘッド支持部１４０の上面に敷設された固定子とにより、主走査方向の推進力を発生させる。一対のガイドレール２５ｂは、ヘッド支持部１４０に対してベースプレート２４を主走査方向に沿って案内する。上記構成により、リニアモータ２５ａが動作すると、基台１３０上のガイドレール２５ｂに沿ってベースプレート２４、支持プレート２２、およびステージ１０が主走査方向に移動する。なお、このようなステージ移動機構２０としては、従来から多用されているＸ－Ｙ－θ軸移動機構を用いることができる。

位置パラメータ計測機構３０は、レーザ光の干渉を利用してステージ１０についての位置パラメータを計測する。位置パラメータ計測機構３０は、主として、レーザ光出射部３１、ビームスプリッタ３２、ビームベンダ３３、第１の干渉計３４、および第２の干渉計３５を有している。レーザ光出射部３１は、計測用のレーザ光（図中、破線参照）を出射するための光源装置である。レーザ光出射部３１は、固定位置（基台１３０に対して固定された位置）に設置されている。レーザ光出射部３１から出射されたレーザ光は、まず、ビームスプリッタ３２に入射し、ビームスプリッタ３２からビームベンダ３３へ向かう第１の分岐光と、ビームスプリッタ３２から第２の干渉計３５へ向かう第２の分岐光とに分岐される。第１の分岐光は、ビームベンダ３３により反射され、第１の干渉計３４に入射するとともに、第１の干渉計３４からステージ１０の－Ｙ側の端辺の第１の部位（ここでは、－Ｙ側の端辺の中央部）１０ａに照射される。そして、第１の部位１０ａにおいて反射した第１の分岐光が、再び第１の干渉計３４へ入射する。第１の干渉計３４は、ステージ１０へ向かう第１の分岐光と、ステージ１０から反射した第１の分岐光との干渉に基づき、ステージ１０の第１の部位１０ａの位置に対応した位置パラメータを計測する。一方、第２の分岐光は、第２の干渉計３５に入射するとともに、第２の干渉計３５からステージ１０の－Ｙ側の端辺の第２の部位（第１の部位１０ａとは異なる部位）１０ｂに照射される。そして、第２の部位１０ｂにおいて反射した第２の分岐光が、再び第２の干渉計３５へ入射する。第２の干渉計３５は、ステージ１０へ向かう第２の分岐光と、ステージ１０から反射した第２の分岐光との干渉に基づき、ステージ１０の第２の部位１０ｂの位置に対応した位置パラメータを計測する。第１の干渉計３４および第２の干渉計３５は、それぞれの計測により取得された位置パラメータを、制御部７０へ送信する。制御部７０は、当該位置パラメータを用いて、ステージ１０の位置および移動速度の制御などを行う。

光学ヘッド部５０はＸＹ面内において、アライメントカメラ６０に対して、固定された相対位置を有している。また光学ヘッド部５０は、ヘッド移動機構（図示省略）によってヘッド支持部１４０に対してＺ方向（上下方向）に移動自在に取り付けられている。光学ヘッド部５０が上下方向に移動することによって、光学ヘッド部５０とステージ１０上の基板Ｗとの距離が高精度に調整される。梁部材１４３および１４４の頂部の間を橋渡しするように、光学ヘッド部５０の光学系などを収納したボックス１７２が設けられている。ボックス１７２は、基台１３０のパターン描画領域を上方から覆っている。

光学ヘッド部５０は、基板Ｗ上の感光性レジストへのパターン描画を行うために、ステージ１０上に保持された基板Ｗの上面に向けて露光処理用のパルス光を照射する。よって光学ヘッド部５０は、露光用のマスクを使用せずに基板Ｗを露光することができる。より詳細には、光学ヘッド部５０は、配線データ生成装置８００が生成した描画データに基づいて、ステージ１０上に載置された基板Ｗ上の感光性レジスト層を直接露光する。光学ヘッド部５０は梁部材１４３に取付けられており、梁部材１４３は基台１３０上方においてステージ１０およびステージ移動機構２０を跨ぐように架設されている。光学ヘッド部５０はＹ方向において、基台１３０の略中央部分に配置されている。光学ヘッド部５０は、照明光学系５３を介して１つのレーザ発振器５４に接続されている。レーザ発振器５４には、レーザ発振器５４を駆動するレーザ駆動部５５が接続されている。レーザ発振器５４は、感光性レジスト層が感光する波長帯に含まれる波長の光を出射するものである。感光性レジスト層は典型的には紫外線に対する感光性を有しており、その場合、レーザ発振器５４は、例えば、波長３５５ｎｍの紫外線を出射する３倍波固体レーザである。レーザ駆動部５５、レーザ発振器５４、および照明光学系５３は、ボックス１７２の内部に設けられている。レーザ駆動部５５が動作すると、レーザ発振器５４からパルス光が出射され、当該パルス光は照明光学系５３を介して光学ヘッド部５０の内部に導入される。

光学ヘッド部５０の内部には、照射された光を空間変調する空間光変調器、空間光変調器を制御する描画制御部、光学ヘッド部５０の内部に導入されたパルス光を空間光変調器を介して基板Ｗの上面に向かって照射する光学系など（それぞれ図示省略）が主に設けられている。空間光変調器としては、例えば、回折格子型の空間光変調器であるＧＬＶ（登録商標：Ｇｒａｔｉｎｇ Ｌｉｇｈｔ Ｖａｌｖｅ）などが採用される。光学ヘッド部５０の内部に導入されたパルス光は、空間光変調器などによって所定のパターン形状に成形された光束として基板Ｗの上面に向かって照射される。その結果、基板Ｗ上の感光性レジスト層が露光される。これにより、基板Ｗの上面にパターンが描画される。光学ヘッド部５０による露光幅分ずつ基板Ｗを副走査方向にずらしながら、主走査方向におけるパターンの描画を所定回数繰り返すことにより、基板Ｗの描画領域全面にパターンを形成することができる。

アライメントカメラ６０は、基板Ｗの撮影を行うことによって、基板Ｗの上面の複数箇所に予め形成されたアライメントマーク（図示省略）、および、基板Ｗ上に配置された半導体チップの上面に形成されたアライメントマークなどの画像を含むモニター画像を生成する。モニター画像は、基板Ｗの位置および角度の検出と、半導体チップの位置および角度の検出とに用いられる。アライメントカメラ６０は、感光性レジスト層に覆われた、電極などの配線パターンをも撮影可能である。アライメントカメラ６０は、例えば、デジタルカメラなどにより構成されており、梁部材１４３を介して基台１３０に固定されている。

アライメントカメラ６０がアライメントマークを撮影するためには、まず、ステージ１０が最も－Ｙ側の位置（図１、図２中の左側位置）に移動する。そして、モニター用の照明部（図示省略）が基板Ｗに向かってモニター用照明光を照射しつつ、アライメントカメラ６０が、各アライメントマークの画像を含むモニター画像を取得する。取得されたモニター画像は、アライメントカメラ６０から制御部７０へ送信される。送信されたモニター画像は、制御部７０によって、光学ヘッド部５０に対する基板Ｗの位置および角度の調整、および、所定の基準位置および基準角度に対する半導体チップの配置誤差の検出などに用いられる。

基板Ｗ上に配置されている半導体チップの電極に対してモニター用照明光が照射されると、その反射光のうちの赤外光成分が、アライメントカメラ６０に入射する。赤外光成分は、感光にほとんど寄与せずに感光性レジスト層を透過できるので、赤外線領域に感度を有するアライメントカメラ６０は、感光性レジスト層に覆われた電極を撮影することができる。従って、モニター用照明光は、赤外光成分を多く含むことが好ましい。これにより、半導体チップの電極の配置を直接的に測定することができる。なおこのような直接的な測定に代わって、アライメントマークの検出によって半導体チップの配置を測定した上で、半導体チップにおける電極の配置の設計データを参照することによって、電極の配置を間接的に測定することができる。

制御部７０は、種々の演算処理を実行しつつ、描画装置１００内の各部の動作を制御するための情報処理部である。制御部７０は、配線データ生成装置８００と、露光制御部９８０とを有している。配線データ生成装置８００は、半導体チップの再配線層中に設けられる配線を示す配線データを生成する。この配線データを用いて露光制御部９８０は、ステージ移動機構２０および光学ヘッド部５０などを制御し、これにより直接露光処理が行われる。

図３を参照して、制御部７０は、電気回路を有する一般的な１つまたは複数のコンピュータによって構成されていてよい。複数のコンピュータが用いられる場合、これらは相互に通信可能に接続される。制御部７０は、一つの電装ラック（図示省略）内に配置されていてよい。具体的には、制御部７０は、中央演算処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＣＰＵ）７１、リードオンリーメモリ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ：ＲＯＭ）７２、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：ＲＡＭ）７３、記憶装置７４、入力部７６、表示部７７および通信部７８と、これらを相互に接続するバスライン７５とを有している。ＲＯＭ７２は基本プログラムを格納している。ＲＡＭ７３は、ＣＰＵ７１が所定の処理を行う際の作業領域として用いられる。記憶装置７４は、フラッシュメモリまたはハードディスク装置などの不揮発性記憶装置によって構成されている。入力部７６は、各種スイッチまたはタッチパネルなどによって構成されており、オペレータから処理レシピなどの入力設定指示を受ける。表示部７７は、たとえば、液晶表示装置およびランプなどによって構成されており、ＣＰＵ７１の制御の下、各種の情報を表示する。通信部７８は、ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ（ＬＡＮ）などを介してのデータ通信機能を有する。記憶装置７４には、描画装置１００におけるそれぞれの構成の制御についての複数のモードがあらかじめ設定されている。ＣＰＵ７１が処理プログラム７４Ｐを実行することによって、上記の複数のモードのうちの１つのモードが選択され、当該モードでそれぞれの構成が制御される。なお、処理プログラム７４Ｐは、記録媒体に記憶されていてもよい。この記録媒体を用いれば、制御部７０に処理プログラム７４Ｐをインストールすることができる。また、制御部７０が実行する機能の一部または全部は、必ずしもソフトウェアによって実現される必要はなく、専用の論理回路などのハードウェアによって実現されてもよい。

＜１－２．チップ配置位置が精確な場合の再配線層の形成例＞
図４を参照して、基板Ｗ上の予め定められた位置に半導体チップ３１０（電気素子）がボンダーによって配置される。本例では、配置に誤差がないものと仮定する。なお図中においては１つの半導体チップ３１０のみ示されているが、量産においては、通常、基板Ｗ上の、面内方向における異なる位置に、複数の半導体チップ３１０が配列される。半導体チップ３１０は、表面（図４に示された面）上に電極３１１（素子電極）を有している。図示された例においては電極３１１は円形形状を有しており、その直径は例えば２５μｍ程度である。次に、半導体チップ３１０が配置された基板Ｗ上に再配線層が、以下の工程によって形成される。

図５を参照して、再配線層の下部層として、層間絶縁膜４０２と、それを貫通するビア４０１とが形成される。ビア４０１は、金属からなり、電極３１１上に配置される。図示された例においては、ビア４０１は正方形形状を有しており、その一辺は例えば４５μｍ程度である。図示されたようなパターン形状をビア４０１に付与するために、描画システム１による露光処理を用いてのフォトリソグラフィが行われる。

図６を参照して、再配線層の中部層として、配線４１１と、ソルダパッド４１２とを有する金属層４１０が形成される。配線４１１は、ビア４０１に接する一方端と、ソルダパッド４１２に接する他方端とを有している。配線４１１の幅寸法（延在方向に直交する方向における寸法）は、例えば１５μｍ程度以上２０μｍ程度以下である。図示されたようなパターン形状を金属層４１０付与するために、描画システム１による露光処理を用いてのフォトリソグラフィが行われる。ソルダパッド４１２は、平面視において、半導体チップ３１０に少なくとも部分的に重なるように配置される。具体的には、複数のソルダパッド４１２のうち少なくとも１つが、平面視において、半導体チップ３１０に重なるように配置される。図７は、図６の一部拡大図である。本例においては半導体チップ３１０（図６）の配置が精確であることから、半導体チップ３１０の電極３１１は設計位置３１１ｐｄに位置している。そしてそれに対応して、ビア４０１と配線４１１とが形成されている。なお設計位置３１１ｐｄは、電極３１１の設計上の代表位置であり、例えば電極３１１の設計上の中心位置であってよい。

図８を参照して、再配線層の上部層として被覆絶縁膜４２０が形成される。被覆絶縁膜４２０は、ソルダパッド４１２を部分的に露出する開口部４２０ｎを有している。これにより、ビア４０１、層間絶縁膜４０２、金属層４１０および被覆絶縁膜４２０を有する再配線層が得られる。言い換えれば、ここまでの工程によって、再配線層の形成が完了する。

次に、上記のように形成された再配線層の利用形態の例について、以下に説明する。まず、開口部４２０ｎ内においてソルダパッド４１２上にソルダボール（図示省略）が搭載される。図９を参照して、上述したソルダボールを介して再配線層上に部品３２０が搭載される。これにより、ソルダボールと、部品３２０の電極３２１（接続先電極）とが接続される。言い換えれば、ソルダボールを介して電極３２１とソルダパッド４１２とが互いに接続される。この接続の際、平面視において、電極３２１の各々は、それが対応するソルダパッド４１２に、少なくとも部分的に重なるように配置される。ここで、例えば、部品３２０は半導体チップであり、電極３２１は当該半導体チップのパッド電極である。電極３２１（電極３１１（図５）にとっての接続先電極）は、平面視において、半導体チップ３１０に少なくとも部分的に重なるように配置される。具体的には、複数の電極３２１のうち少なくとも１つが、平面視において、半導体チップ３１０に重なるように配置される。図９に示された例においては、平面視において、すべての電極３２１が半導体チップ３１０に重なるように配置されているが、変形例として、複数の電極３２１のうちの一部のみが半導体チップ３１０に重なるように配置されてよい。

以上により、基板Ｗ上において半導体チップ３１０と部品３２０とが再配線層を介して積層された積層体が得られる。半導体チップ３１０および部品３２０は、平面レイアウトにおいて少なくとも部分的に重なるように積層されている。半導体チップ３１０の電極３１１と、部品３２０の電極３２１とは、再配線層によって互いに電気的に接続されている。なおこの後、基板Ｗは除去されてよい。基板Ｗ上に複数の積層体が形成されていれば、複数の積層体を一度に得ることができる。

＜１－３．チップ配置誤差に起因した不良を有することになる再配線層の形成例＞
次に、半導体チップ３１０に無視できない配置誤差がある状況下で、当該配置誤差に対する補正が行われることなく、上記と同様の方法で再配線層が形成される場合について、以下に説明する。なお、本例は、後述する実施形態に対する比較例である。

図１０を参照して、基板Ｗ上の予め定められた位置３１０ｄに半導体チップ３１０（第１電気素子）がボンダーによって配置される。ここではこの配置に誤差があるものとする。その結果、半導体チップ３１０の位置は、予め定められた位置３１０ｄに対して誤差を有している。これに対応して、半導体チップ３１０の電極３１１の実際位置３１１ｐｒは、設計位置３１１ｐｄに対して誤差を有している。設計位置３１１ｐｄに対する実際位置３１１ｐｒの誤差の主な原因としては、基板Ｗ上に半導体チップ３１０を搭載するときの搭載誤差、および、半導体チップ３１０等が取り付けられた基板Ｗにおける熱膨張収縮があり得る。なお図中においては１つの半導体チップ３１０のみ示されているが、量産においては、基板Ｗ上の、面内方向における異なる位置に、複数の半導体チップ３１０が配列される。次に、半導体チップ３１０が配置された基板Ｗ上に再配線層が、以下の工程によって形成される。

図１１を参照して、再配線層の下部として、層間絶縁膜４０２と、それを貫通するビア４０１とが形成される。図示されたようなパターン形状をビア４０１に付与するために、描画システム１による露光処理を用いてのフォトリソグラフィが行われる。この露光処理は、半導体チップ３１０の電極３１１の配置誤差を無視して行われる。この誤差に起因して、電極３１１からビア４０１がずれてしまっており、その結果、両者が電気的に接続されていない。

図１２を参照して、再配線層の中部として、配線４１１と、ソルダパッド４１２とを有する金属層４１０が形成される。図示されたようなパターン形状を金属層４１０付与するために、描画システム１による露光処理を用いてのフォトリソグラフィが行われる。ここで、半導体チップ３１０の配置誤差に比して、フォトリソグラフィの重ね合わせ誤差は十分に小さい。よって、金属層４１０は、ビア４０１に対して十分精確に配置される。ここで、前述したように、電極３１１の実際位置３１１ｐｒは設計位置３１１ｐｄに対して誤差を有しており、その結果、ビア４０１は電極３１１に接続されていない。従って、電極３１１と金属層４１０とは電気的に接続されない。よって本例においては、再配線層は不良を有する。

＜２．実施形態の詳細＞
再配線層の上記不良を避けるべく、本実施形態においては、描画システム１は、上記予備的説明において説明した構成に加えてさらに、以下に説明する特徴を有している。

＜２－１．構成＞
図１３は、描画システム１の機能構成を概略的に示すブロック図である。描画システム１は、上記予備的説明において説明したように、基本ＣＡＤシステム１５０と、描画装置１００とを有している。また描画装置１００は、制御部７０と、機能部品群５とを有している。制御部７０は、配線データ生成装置８００と、露光制御部９８０とを有している。露光制御部９８０は機能部品群５を制御する。機能部品群５は、前述した、ステージ移動機構２０、光学ヘッド部５０およびアライメントカメラ６０を含む。

配線データ生成装置８００は、再配線層を示すデータを生成する。基板Ｗ上に配置された半導体チップ３１０の電極３１１（図４）と、平面レイアウトにおいて半導体チップ３１０に少なくとも部分的に重なるように平面レイアウトに垂直な積層方向において半導体チップ３１０に積層されることになる部品３２０（図９）と、を互いに電気的に接続するために、再配線層は積層方向において半導体チップ３１０と部品３２０との間に介在することになる。上記データ生成の一環として、配線データ生成装置８００は、配線４１１（図７）を示す配線データを生成する。それを可能とすべく、配線データ生成装置８００は、設計配線データ取得部８２０と、部分的配線データ生成部８３０と、実際位置データ取得部８６０と、補正配線データ生成部８８０とを有している。

設計配線データ取得部８２０（図１３）は、再配線層を形成するために、基板Ｗ上における半導体チップ３１０の配置誤差を考慮しない設計データを取得する。具体的には、設計配線データ取得部８２０は、図１４に示されているように、基板Ｗ上において設計位置３１１ｐｄにある電極３１１（参考のため破線で図示）と、部品３２０の電極３２１（図９）と、を互いに接続するための、設計ビア４０１Ｄ、設計配線４１１Ｄおよび設計ソルダパッド４１２Ｄを示す設計配線データ５０１を取得する。設計配線データ５０１は基本ＣＡＤシステム１５０から取得されてよく、その場合、設計配線生成部８１０は省略されてよい。あるいは、設計配線生成部８１０によって生成された設計配線データ５０１が取得されてよい。その場合、設計配線生成部８１０は、半導体チップ３１０の電極３１１の設計位置３１１ｐｄと、部品３２０の電極３２１が配置されることになる想定位置と、に基づいて、設計配線データ５０１を生成する。その目的で設計配線生成部８１０は、基本ＣＡＤシステム１５０または制御部７０から、半導体チップ３１０の電極３１１の設計位置３１１ｐｄと、部品３２０の電極３２１が配置されることになる想定位置と、部品３２０における電極３２１の設計位置と、についての情報を取得する。そしてこの情報に基づいて、一般的な自動配線技術を用いて設計配線データ５０１を生成する。

部分的配線データ生成部８３０（図１３）は、図１５に示されているように、設計配線４１１Ｄ（図１４）のうち電極３１１の設計位置３１１ｐｄの周辺部分を削除することによって得られる部分的配線４１１Ｒを示す部分的配線データ５０２を生成する。部分的配線４１１Ｒは、上記のように除去された周辺部分との境界に被接続位置３１１ｑｄを有する。ここで、「周辺部分」は、例えば、設計位置３１１ｐｄから、予め定められた規則により定められた距離に含まれる部分である。この距離は、電極３１１の設計上の寸法Ｄから算出されてよい。寸法Ｄは、例えば、電極３１１が円形形状を有する場合はその直径であり、電極３１１が正方形形状を有する場合は一辺の長さであり、電極３１１が非正方形形状の長方形形状を有する場合は、その短辺または長辺の長さである。上記距離は、Ｄ／４以上であることが好ましく、Ｄ／２以上であることがより好ましい。また上記距離は、５Ｄ以下であることが好ましく、３Ｄ以下であることがより好ましい。あるいは、上記距離の情報を制御部７０が外部から受け付けてもよい。電極３１１の配置ずれの大きさとして寸法Ｅ程度が想定される場合、上記距離は、寸法Ｅから算出されてよく、具体的には、Ｅに定数（例えば１．５程度）を乗ずることによって算出されてよい。

実際位置データ取得部８６０（図１３）は、図１６に示されているように、ステージ１０（図１）に保持された基板Ｗ上における半導体チップ３１０の電極３１１の実際位置３１１ｐｒを示す実際位置データ５０３を取得する。具体的には、実際位置データ取得部８６０は、アライメントカメラ６０が半導体チップ３１０を撮影することによって得られたモニター画像から、電極３１１の実際位置３１１ｐｒを算出する。この算出は、半導体チップ３１０のアライメントマークの測定結果から算出されてよく、あるいは、電極３１１自身の測定結果から算出されてよい。なお、モニター画像における位置の検出は、例えば、画素値分布を２次微分することなどによって得られるエッジ信号などに基づいて行われてよい。

図１６において、電極３１１の実際位置３１１ｐｒと、設計ソルダパッド４１２Ｄにつながる部分的配線４１１Ｒの被接続位置３１１ｑｄとの間の破線は、ネットリストにより規定された接続関係を示す。ネットリストは、設計情報のひとつとして予め定められているものである。ネットリストは、基本ＣＡＤシステム１５０（図１３）から供されてよいし、あるいは制御部７０が外部から受け付けてもよい。

補正配線データ生成部８８０（図１３）は、図１７に示されているように、設計ビア４０１Ｄ（図１４）の位置を設計位置３１１ｐｄ（図１４）から実際位置３１１ｐｒ（図１７）にシフトすることによって、補正ビア４０１Ｃを示す補正配線データ５０４（図１７）を生成する。また補正配線データ生成部８８０（図１３）は、図１７に示されているように、部分的配線４１１Ｒと、実際位置３１１ｐｒにある電極３１１（参考のため破線で図示）と、を補正ビア４０１Ｃを介して互いに接続する配線である補正配線４１１Ｃを示す補正配線データ５０４を生成する。例えば、ネットリスト（図１６における破線を参照）に基づいて、互いに電気的に接続されるべき実際位置３１１ｐｒおよび被接続位置３１１ｑｄが選択され、これらを直線的につなぐ補正配線４１１Ｃのデータが生成される。生成されるパターン形状が直線的なものとされることによって、データの生成に要する計算負荷を軽減することができる。

描画データ生成部８９０は、補正配線データ５０４に対してＲＩＰを施すことによって、描画データ（ラスタライズされた配線データ）を生成する。また描画データ生成部８９０は、当該描画データを露光制御部９８０（図１３）へ送り出す。露光制御部９８０は、当該描画データに基づいて機能部品群５を制御する。これにより光学ヘッド部５０は、上記描画データに基づいて基板Ｗの直接露光を行う。

＜２－２．配線データ生成方法＞
上記構成により、以下の工程を含む配線データ生成方法を実施することができる。

設計配線生成工程ＳＴ１０（図１８）にて、設計配線生成部８１０（図１３）によって、設計配線データ５０１（図１４）が生成される。設計配線データ取得工程ＳＴ２０（図１８）にて、設計配線データ取得部８２０（図１３）によって、上記のように生成された設計配線データ５０１（図１４）が取得される。なお変形例として、設計配線データ５０１は基本ＣＡＤシステム１５０から取得されてよく、その場合、設計配線生成工程ＳＴ１０（図１８）は省略される。部分的配線データ生成工程ＳＴ３０（図１８）にて、部分的配線データ生成部（図１３）によって、部分的配線データ５０２（図１５）が生成される。実際位置データ取得工程ＳＴ４０（図１８）にて、実際位置データ取得部８６０（図１３）によって、実際位置３１１ｐｒ（図１６）を示す実際位置データ５０３が取得される。補正配線データ生成工程ＳＴ５０（図１８）にて、補正配線データ生成部（図１３）によって、補正配線データ５０４が生成される。

＜２－３．補正配線データを正常に生成可能か否かの判定＞
補正配線データ生成部８８０（図１３）は、補正配線データ５０４（図１７）を正常に生成可能か否かを判定する判定部８８２を含んでよい。この判定は、アライメントカメラ６０によって得られたモニター画像から算出された実際位置３１１ｐｒに基づいて実施されてよい。このような判定に代わって、またはこのような判定とともに、以下に説明する、変形例の判定が実施されてもよい。

変形例の判定を可能とする目的で、配線データ生成装置８００は誤差位置生成部８５０を有している。誤差位置生成部８５０は、予め定められた規則に基づいて、電極３１１の設計位置３１１ｐｄからの誤差を有する誤差位置を生成する。判定部８８２は、補正配線データ５０４（図１７）を正常に生成可能か否かを、実際位置３１１ｐｒが誤差位置にあると仮定して判定する。

＜２－４．経由位置の指定＞
上述した、図１６および図１７を参照しての説明においては、ネットリストに基づいて直線的な補正配線４１１Ｃのデータが生成される場合について詳述した。しかしながら、より複雑な形状の補正配線が必要なこともあり、その場合に、自動配線技術を用いて補正配線のデータが生成されてよい。一方で、補正配線が複雑なものである場合、自動配線における計算負荷が膨大になるかもしれず、また、適切な補正配線の生成に至ることができなるかもしれない。

上記問題は、自動配線を開始する前に補正配線の経由位置を指定することにより軽減される。経由位置を指定することが求められる場合、補正配線データ生成部８８０（図１３）は、経由位置を取得する経由位置取得部８８１を含む。経由位置の情報は、制御部７０によって自動的に設定されてよく、あるいは、制御部７０が外部から受け付けてもよい。補正配線データ生成部８８０（図１３）は、経由位置取得部８８１によって取得された経由位置を補正配線４１１Ｃが経由するように補正配線データを生成する。言い換えれば、補正配線データ生成工程ＳＴ５０（図１８）は、経由位置を取得する経由位置取得工程ＳＴ５１を含む。補正配線データ生成工程ＳＴ５０は、経由位置取得工程ＳＴ５１によって取得された経由位置を補正配線４１１Ｃが経由するように補正配線データを生成する。この技術について、以下において、再配線層が前述したものよりも複雑な構造を有する変形例を挙げて具体的に説明する。

図１９を参照して、設計配線データ５０１（図１４）の場合と同様の方法によって、設計配線データ５０１Ｌが取得される。

図２０を参照して、次に、部分的配線データ５０２（図１５）の場合と同様の方法によって、部分的配線データ５０２Ｌが生成される。このとき、またはこの後に、上述した経由位置が、中間ピン４１９の位置によって指定される。中間ピン４１９の位置は、部分的配線データ５０２Ｌが生成される際に制御部７０によって自動的に設定されてよく、あるいは、部分的配線データ５０２Ｌが生成された後に制御部７０が外部から受け付けてもよい。後者の場合、例えば、表示部７７（図３）に表示された中間ピン４１９の位置を作業者が、入力部７６（図３）を操作することによって調整する。

図２１を参照して、実際位置データ５０３（図１６）の場合と同様の方法によって、実際位置データ５０３Ｌが取得される。

図２２を参照して、次に、補正配線データ５０４（図１７）の場合と同様の方法によって、補正配線データ５０４Ｌが生成される。本例における補正配線４１１Ｃは、例えば、補正配線４１１Ｃ１～４１１Ｃ３を含む。補正配線４１１Ｃ１は、補正配線４１１Ｃ（図１７）と同様、直線的なパターン形状を有している。補正配線４１１Ｃ２は、補正配線４１１Ｃ（図１７）とは異なり、折れ曲がったパターン形状を有している。補正配線４１１Ｃ３は、中間ピン４１９（図２１）の位置を経由している。

＜２－５．効果＞
本実施形態によれば、生成される配線データの一部として、設計配線４１１Ｄ（図１４）のうち半導体チップ３１０の電極３１１の設計位置３１１ｐｄの周辺部分以外に対応する部分的配線４１１Ｒ（図１５）を利用する。これにより、配線データを効率的に生成することができる。さらに、配線データ生成装置８００は、生成される配線データの他部として、部分的配線４１１Ｒと、実際位置３１１ｐｒにある電極３１１と、を互いに接続する補正配線４１１Ｃ（図１７）を示す補正配線データ５０４を生成するので、基板Ｗ上における半導体チップ３１０の設計位置３１１ｐｄと実際位置３１１ｐｒとのずれに対応した補正を行うことができる。以上のように、基板Ｗ上における半導体チップ３１０の設計位置３１１ｐｄからのずれに対応した補正を行いつつ、配線データを効率的に生成することができる。

配線データ生成装置８００の設計配線データ取得部８２０（図１３）は、配線データ生成装置８００の設計配線生成部８１０によって生成された設計配線データ５０１（図１４）を取得してよい。この場合、設計配線データ５０１を配線データ生成装置８００（図１３）自身で準備することができる。言い換えれば、設計配線データ取得工程ＳＴ２０（図１８）は、設計配線生成工程ＳＴ１０によって生成された設計配線データ（図１４）を取得してよい。この場合、設計配線データ５０１を、配線データ生成方法においてで準備することができる。

配線データ生成装置８００の補正配線データ生成部８８０（図１３）は、補正配線データを正常に生成可能か否かを判定する判定部８８２を含んでよい。この場合、異常な補正配線データを用いて工程が進行することが途中で回避される。この判定は、アライメントカメラ６０によって得られたモニター画像から算出された実際位置３１１ｐｒに基づいて実施されてよい。実際位置３１１ｐｒに基づいた判定に代わって、またはそれとともに、実際位置３１１ｐｒが、誤差位置生成部８５０によって生成された誤差位置にあると仮定しての判定が行われてよい。これにより、実際位置３１１ｐｒを取得する前に判定を行うことができる。よって判定をより早期に行うことができる。

配線データ生成装置８００（図１３）は、経由位置取得部８８１によって取得された経由位置（中間ピン４１９（図２１）の位置）を補正配線４１１Ｃ３（図２２）が経由するように補正配線データ５０４Ｌ（図２２）を生成してよい。言い換えれば、補正配線データ生成工程ＳＴ５０（図１８）は、中間ピン４１９（図２１）の位置を補正配線４１１Ｃ３が経由するように補正配線データ５０４Ｌ（図２２）を生成してよい。これにより、補正配線４１１Ｃ３の設計自由度が不必要に広くなることが避けられる。よって、補正配線４１１Ｃ３の自動生成を効率化することができる。

この発明は詳細に説明されたが、上記の説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。上記各実施形態および各変形例で説明した各構成は、相互に矛盾しない限り適宜組み合わせたり、省略したりすることができる。

１ ：描画システム
５ ：機能部品群
１０ ：ステージ
２０ ：ステージ移動機構
５０ ：光学ヘッド部
６０ ：アライメントカメラ（撮影部）
７０ ：制御部
３１０ ：半導体チップ（電気素子）
３１１ ：電極
３１１ｐｄ ：設計位置
３１１ｐｒ ：実際位置
３１１ｑｄ ：被接続位置
３２０ ：部品
３２１ ：電極（接続先電極）
４０１ ：ビア
４０１Ｃ ：補正ビア
４０１Ｄ ：設計ビア
４０２ ：層間絶縁膜
４１０ ：金属層
４１１ ：配線
４１１Ｃ ：補正配線
４１１Ｄ ：設計配線
４１１Ｒ ：部分的配線
４１２ ：ソルダパッド
４１２Ｄ ：設計ソルダパッド
４１９ ：中間ピン
４２０ ：被覆絶縁膜
Ｗ ：基板

Claims (9)

1. 基板上に配置された電気素子の素子電極と、平面レイアウトにおいて前記電気素子に少なくとも部分的に重なるように配置されることになる接続先電極と、を互いに電気的に接続するための配線を示す配線データを生成する配線データ生成装置であって、
   前記基板上において設計位置にある前記素子電極と、前記接続先電極と、を互いに接続するための設計配線を示す設計配線データを取得する設計配線データ取得部と、
   前記設計配線のうち前記素子電極の前記設計位置の周辺部分を削除することによって得られる部分的配線を示す部分的配線データを生成する部分的配線データ生成部と、
   前記基板上における前記素子電極の実際位置を示す実際位置データを取得する実際位置データ取得部と、
   前記部分的配線と、前記実際位置にある前記素子電極と、を互いに接続する配線である補正配線を示す補正配線データを生成する補正配線データ生成部と、
   を備える、配線データ生成装置。
2. 請求項１に記載の配線データ生成装置であって、
   前記補正配線データ生成部は、経由位置を取得する経由位置取得部を含み、前記補正配線データ生成部は、前記経由位置取得部によって取得された前記経由位置を前記補正配線が経由するように前記補正配線データを生成する、配線データ生成装置。
3. 請求項１または２に記載の配線データ生成装置であって、
   前記電気素子の前記素子電極の前記設計位置と、前記接続先電極が配置されることになる想定位置と、に基づいて、前記設計配線データを生成する設計配線生成部をさらに備え、
   前記設計配線データ取得部は、前記設計配線生成部によって生成された前記設計配線データを取得する、配線データ生成装置。
4. 請求項１から３のいずれか１項に記載の配線データ生成装置であって、
   前記補正配線データ生成部は、前記補正配線データを正常に生成可能か否かを判定する判定部を含む、配線データ生成装置。
5. 請求項４に記載の配線データ生成装置であって、
   予め定められた規則に基づいて、前記素子電極の前記設計位置からの誤差を有する誤差位置を生成する誤差位置生成部をさらに備え、
   前記判定部は、前記補正配線データを正常に生成可能か否かを、前記実際位置が前記誤差位置にあると仮定して判定する、配線データ生成装置。
6. 請求項１から５のいずれか１項に記載の配線データ生成装置と、
   前記基板を保持するステージと、
   前記ステージに保持された前記基板上における前記電気素子の前記素子電極の前記実際位置を示す実際位置データを算出するために前記電気素子を撮影する撮影部と、
   前記配線データ生成装置によって生成された前記配線データに基づいて前記基板の直接露光を行う光学ヘッド部と、
   を備える、描画システム。
7. 基板上に配置された電気素子の素子電極と、平面レイアウトにおいて前記電気素子に少なくとも部分的に重なるように配置されることになる接続先電極と、を互いに電気的に接続するための配線を示す配線データを生成する配線データ生成方法であって、
   前記基板上において設計位置にある前記素子電極と、前記接続先電極と、を互いに接続するための設計配線を示す設計配線データを取得する設計配線データ取得工程と、
   前記設計配線のうち前記素子電極の前記設計位置の周辺部分を削除することによって得られる部分的配線を示す部分的配線データを生成する部分的配線データ生成工程と、
   前記基板上における前記素子電極の実際位置を示す実際位置データを取得する実際位置データ取得工程と、
   前記部分的配線と、前記実際位置にある前記素子電極と、を互いに接続する配線である補正配線を示す補正配線データを生成する補正配線データ生成工程と、
   を備える、配線データ生成方法。
8. 請求項７に記載の配線データ生成方法であって、
   前記補正配線データ生成工程は、経由位置を取得する経由位置取得工程を含み、前記補正配線データ生成工程は、前記経由位置取得工程によって取得された前記経由位置を前記補正配線が経由するように前記補正配線データを生成する、配線データ生成方法。
9. 請求項７または８に記載の配線データ生成方法であって、
   前記電気素子の前記素子電極の前記設計位置と、前記接続先電極が配置されることになる想定位置と、に基づいて、前記設計配線データを生成する設計配線生成工程をさらに備え、
   前記設計配線データ取得工程は、前記設計配線生成工程によって生成された前記設計配線データを取得する、配線データ生成方法。

Images