KR20230053691A - 배선 데이터 생성 장치, 묘화 시스템 및 배선 데이터 생성 방법 - Google Patents

Abstract

설계 배선 데이터 취득부 (820) 는, 기판 (W) 상에 있어서 설계 위치 (311pd) 에 있는 소자 전극 (311) 과 접속처 전극 (321) 을 서로 접속시키기 위한 설계 배선 (411D) 을 나타내는 설계 배선 데이터를 취득한다. 부분적 배선 데이터 생성부 (830) 는, 설계 배선 (411D) 중 소자 전극 (311) 의 설계 위치 (311pd) 의 주변 부분을 삭제함으로써 얻어지는 부분적 배선 (411R) 을 나타내는 부분적 배선 데이터를 생성한다. 실제 위치 데이터 취득부 (860) 는, 기판 (W) 상에 있어서의 소자 전극 (311) 의 실제 위치 (311pr) 를 나타내는 실제 위치 데이터를 취득한다. 보정 배선 데이터 생성부 (880) 는, 부분적 배선 (411R) 과 실제 위치 (311pr) 에 있는 소자 전극 (311) 을 서로 접속시키는 보정 배선 (411C) 을 나타내는 보정 배선 데이터를 생성한다.

Description

배선 데이터 생성 장치, 묘화 시스템 및 배선 데이터 생성 방법

본 발명은, 배선 데이터 생성 장치, 묘화 시스템 및 배선 데이터 생성 방법에 관한 것이다.

칩 퍼스트형의 SIP (System in Package) 혹은 WLP (Wafer Level Package) 의 제조 프로세스에 있어서는 재배선층을 사용하여, IC (Integrated Circuit) 의 사이, 또는, IC 의 패드와 범프 사이의 배선이 실시된다. 이 때, 지지체로서의 기판 상에 접합된 IC 의 배치 오차에 대한 대응이 필요해진다.

재배선층을 형성하기 위한 노광 처리를, 마스크를 사용한 스테퍼에 의해 실시하는 경우, 배치 오차에 대응하여, 노광의 중첩에 대해, 위치 및 각도 등이 미조정될 수 있다. 그러나, 이와 같은 미조정에 의한 대응에는 한계가 있다. 특히, 기판 상에 배열된 복수의 IC 용 재배선층의 형성을 위한 노광이 일괄하여 실시되는 경우, 각 IC 가 통상적으로는 제각기 배치 오차를 가지므로, 일괄 노광에 있어서의 중첩의 미조정만으로는, 개개의 IC 의 배치 오차에 충분히 대응하는 것이 어렵다. 배치 오차에 대한 대응이 불충분하면, 재배선층에 있어서의 접속 불량이 발생한다.

이에 대하여, 마스크를 사용하지 않고 노광용의 빔을 주사함으로써 직접 노광을 실시하는 기술이 알려져 있다. 이 기술에 의하면, 마스크를 사용하는 수법에 비해 IC 의 배치 오차에 대한 대응이 용이해진다. 즉, 배치 오차가 있는 경우에는, 배치 오차에 따라 배선 패턴을 처음부터 다시 설계함으로써, 보정된 배선 패턴을 나타내는 배선 데이터가 생성된다. 생성되는 배선 데이터는, 통상적으로 마스크 CAD 용의 포맷을 갖고 있으며, 그 경우, 묘화 장치용의 RIP (Raster Image Processing) 를 실시함으로써 래스터 데이터 형식의 묘화 데이터로 변환된다. 이 묘화 데이터를 사용하여 묘화 장치가 직접 노광을 실시한다. 그러나, 이와 같은 설계를 다시 하는 것에 의한 배선 데이터의 생성에는 다대한 계산 부하를 필요로 한다. 그래서, 직접 노광 기술에 있어서, 배치 오차에 대응한 배선 데이터의 생성에 필요로 하는 시간을 단축시키는 기술이 제안되어 있다.

예를 들어, 일본 공개특허공보 2016-71022호 (특허문헌 1) 에 의하면, 접속 배선 패턴을 나타내는 접속 배선 데이터를 생성하는 방법이 개시되어 있다. 이 접속 배선 패턴은, 기판 상에 배치된 반도체 칩이 갖는 전극의 각각과, 기판에 형성된 접속처 전극을, 네트리스트에 규정되는 소정의 접속 관계에 기초하여 전기적으로 접속시킨다. 이 방법에 있어서는, 소정의 기준 위치 및 소정의 기준 각도로 반도체 칩을 기판 상에 배치한 칩 상태에 의해, 기준 칩이 정의된다. 기준 위치에 기준 각도로 기준 칩이 배치된 상태에서 기준 칩 영역의 기준 팬 아웃 배선이 생성된다. 또, 칩 영역에 인접하는 재배선 영역의 대상 배선 패턴에 대해, 네트리스트가 생성된다. 그리고, 반도체 칩의 배치 오차에 따라, 기준 팬 아웃 배선으로부터 기판 상의 반도체 칩에 대한 팬 아웃 배선이 생성되고, 네트리스트에 기초하여, 반도체 칩의 팬 아웃 배선에 접속되도록 대상 배선 패턴이 배치 오차에 따라 재배선되어 새로운 배선 패턴이 생성된다. 이 기술에 의하면, 배선 패턴을 처음부터 다시 설계할 필요가 없으므로, 배치 오차에 대응한 배선 데이터를 효율적으로 생성할 수 있다.

일본 공개특허공보 2016-71022호

상기 공보의 기술은, 접속 배선 패턴이, 기준 칩 영역 내에 있어서 팬 아웃 배선에 의해 구성되는 일방단과, 기준 칩 영역 외의 재배선 영역 내에 대상 배선 패턴에 의해 구성되는 타방단을 갖는 것을, 전제로 하고 있다. 접속 배선 패턴의 상기 일방단은 반도체 칩의 전극에 접속되고, 접속 배선 패턴의 상기 타방단은 접속처 전극에 접속된다. 따라서, 접속처 전극의 위치는, 접속 배선 패턴의 타방단의 위치, 요컨대, 평면 레이아웃에 있어서의 기준 칩 영역 외의 위치가 된다. 한편으로, 최근, 평면 레이아웃에 있어서, 접속처 전극이 적어도 부분적으로 반도체 칩 (보다 넓은 의미로는 전기 소자) 에 중첩되는 배선 패턴도 필요해져 왔다. 그러나 상기 공보의 기술은, 상기 서술한 바와 같이 접속처 전극이 반도체 칩의 영역의 밖에 있는 것을 전제로 하므로, 이 필요성에 대응할 수 없다.

본 발명은 이상과 같은 과제를 해결하기 위해 이루어진 것으로서, 그 목적은, 기판 상에 배치된 전기 소자의 전극과, 평면 레이아웃에 있어서 전기 소자에 적어도 부분적으로 중첩되도록 배치되는 접속처 전극을 서로 접속시키기 위한 배선을 나타내는 배선 데이터를, 기판 상에서의 전기 소자의 위치 어긋남에 대응하면서 효율적으로 생성할 수 있는, 배선 데이터 생성 장치, 묘화 시스템 및 배선 데이터 생성 방법을 제공하는 것이다.

제 1 양태는, 기판 상에 배치된 전기 소자의 소자 전극과, 평면 레이아웃에 있어서 상기 전기 소자에 적어도 부분적으로 중첩되도록 배치되게 되는 접속처 전극을 서로 전기적으로 접속시키기 위한 배선을 나타내는 배선 데이터를 생성하는 배선 데이터 생성 장치로서, 설계 배선 데이터 취득부와, 부분적 배선 데이터 생성부와, 실제 위치 데이터 취득부와, 보정 배선 데이터 생성부를 구비한다. 설계 배선 데이터 취득부는, 상기 기판 상에 있어서 설계 위치에 있는 상기 소자 전극과 상기 접속처 전극을 서로 접속시키기 위한 설계 배선을 나타내는 설계 배선 데이터를 취득한다. 부분적 배선 데이터 생성부는, 상기 설계 배선 중 상기 소자 전극의 상기 설계 위치의 주변 부분을 삭제함으로써 얻어지는 부분적 배선을 나타내는 부분적 배선 데이터를 생성한다. 실제 위치 데이터 취득부는, 상기 기판 상에 있어서의 상기 소자 전극의 실제 위치를 나타내는 실제 위치 데이터를 취득한다. 보정 배선 데이터 생성부는, 상기 부분적 배선과 상기 실제 위치에 있는 상기 소자 전극을 서로 접속시키는 배선인 보정 배선을 나타내는 보정 배선 데이터를 생성한다.

제 2 양태는, 제 1 양태의 배선 데이터 생성 장치로서, 상기 보정 배선 데이터 생성부는, 경유 위치를 취득하는 경유 위치 취득부를 포함하고, 상기 보정 배선 데이터 생성부는, 상기 경유 위치 취득부에 의해 취득된 상기 경유 위치를 상기 보정 배선이 경유하도록 상기 보정 배선 데이터를 생성한다.

제 3 양태는, 제 1 또는 제 2 양태의 배선 데이터 생성 장치로서, 상기 전기 소자의 상기 소자 전극의 상기 설계 위치와, 상기 접속처 전극이 배치되게 되는 상정 위치에 기초하여, 상기 설계 배선 데이터를 생성하는 설계 배선 생성부를 추가로 구비하고, 상기 설계 배선 데이터 취득부는, 상기 설계 배선 생성부에 의해 생성된 상기 설계 배선 데이터를 취득한다.

제 4 양태는, 제 1 내지 제 3 양태 중 어느 하나의 배선 데이터 생성 장치로서, 상기 보정 배선 데이터 생성부는, 상기 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를 판정하는 판정부를 포함한다.

제 5 양태는, 제 4 양태의 배선 데이터 생성 장치로서, 미리 정해진 규칙에 기초하여, 상기 소자 전극의 상기 설계 위치로부터의 오차를 갖는 오차 위치를 생성하는 오차 위치 생성부를 추가로 구비하고, 상기 판정부는, 상기 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를, 상기 실제 위치가 상기 오차 위치에 있는 것으로 가정하여 판정한다.

제 6 양태는, 묘화 시스템으로서, 제 1 내지 제 5 양태 중 어느 하나의 배선 데이터 생성 장치와, 상기 기판을 유지하는 스테이지와, 상기 스테이지에 유지된 상기 기판 상에 있어서의 상기 전기 소자의 상기 소자 전극의 상기 실제 위치를 나타내는 실제 위치 데이터를 산출하기 위해 상기 전기 소자를 촬영하는 촬영부와, 상기 배선 데이터 생성 장치에 의해 생성된 상기 배선 데이터에 기초하여 상기 기판의 직접 노광을 실시하는 광학 헤드부를 구비한다.

제 7 양태는, 기판 상에 배치된 전기 소자의 소자 전극과, 평면 레이아웃에 있어서 상기 전기 소자에 적어도 부분적으로 중첩되도록 배치되게 되는 접속처 전극을 서로 전기적으로 접속시키기 위한 배선을 나타내는 배선 데이터를 생성하는 배선 데이터 생성 방법으로서, 설계 배선 데이터 취득 공정과, 부분적 배선 데이터 생성 공정과, 실제 위치 데이터 취득 공정과, 보정 배선 데이터 생성 공정을 구비한다. 설계 배선 데이터 취득 공정은, 상기 기판 상에 있어서 설계 위치에 있는 상기 소자 전극과 상기 접속처 전극을 서로 접속시키기 위한 설계 배선을 나타내는 설계 배선 데이터를 취득한다. 부분적 배선 데이터 생성 공정은, 상기 설계 배선 중 상기 소자 전극의 상기 설계 위치의 주변 부분을 삭제함으로써 얻어지는 부분적 배선을 나타내는 부분적 배선 데이터를 생성한다. 실제 위치 데이터 취득 공정은, 상기 기판 상에 있어서의 상기 소자 전극의 실제 위치를 나타내는 실제 위치 데이터를 취득한다. 보정 배선 데이터 생성 공정은, 상기 부분적 배선과 상기 실제 위치에 있는 상기 소자 전극을 서로 접속시키는 배선인 보정 배선을 나타내는 보정 배선 데이터를 생성한다.

제 8 양태는, 제 7 양태의 배선 데이터 생성 방법으로서, 상기 보정 배선 데이터 생성 공정은, 경유 위치를 취득하는 경유 위치 취득 공정을 포함하고, 상기 보정 배선 데이터 생성 공정은, 상기 경유 위치 취득 공정에 의해 취득된 상기 경유 위치를 상기 보정 배선이 경유하도록 상기 보정 배선 데이터를 생성한다.

제 9 양태는, 제 7 또는 8 양태의 배선 데이터 생성 방법으로서, 상기 전기 소자의 상기 소자 전극의 상기 설계 위치와, 상기 접속처 전극이 배치되게 되는 상정 위치에 기초하여, 상기 설계 배선 데이터를 생성하는 설계 배선 생성 공정을 추가로 구비하고, 상기 설계 배선 데이터 취득 공정은, 상기 설계 배선 생성 공정에 의해 생성된 상기 설계 배선 데이터를 취득한다.

제 1 양태에 의하면, 배선 데이터 생성 장치는, 생성되는 배선 데이터의 일부로서, 설계 배선 중 전기 소자의 소자 전극의 설계 위치의 주변 부분 이외에 대응하는 부분적 배선을 이용한다. 이로써, 배선 데이터를 효율적으로 생성할 수 있다. 또한, 배선 데이터 생성 장치는, 생성되는 배선 데이터의 타부 (他部) 로서, 부분적 배선과 실제 위치에 있는 소자 전극을 서로 접속시키는 보정 배선을 나타내는 보정 배선 데이터를 생성하므로, 기판 상에 있어서의 전기 소자의 설계 위치와 실제 위치의 어긋남에 대응한 보정을 실시할 수 있다. 이상과 같이, 기판 상에 있어서의 전기 소자의 설계 위치로부터의 어긋남에 대응한 보정을 실시하면서, 배선 데이터를 효율적으로 생성할 수 있다.

제 2 양태에 의하면, 배선 데이터 생성 장치는, 경유 위치 취득부에 의해 취득된 경유 위치를 보정 배선이 경유하도록 보정 배선 데이터를 생성한다. 이로써, 보정 배선의 설계 자유도가 불필요하게 넓어지는 것을 피할 수 있다. 따라서, 보정 배선의 자동 생성을 효율화할 수 있다.

제 3 양태에 의하면, 배선 데이터 생성 장치의 설계 배선 데이터 취득부는, 배선 데이터 생성 장치의 설계 배선 생성부에 의해 생성된 설계 배선 데이터를 취득한다. 이로써, 설계 배선 데이터를 배선 데이터 생성 장치 자체에서 준비할 수 있다.

제 4 양태에 의하면, 배선 데이터 생성 장치의 보정 배선 데이터 생성부는, 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를 판정하는 판정부를 포함한다. 이로써, 비정상적인 보정 배선 데이터를 사용하여 공정이 진행되는 것이 도중에 회피된다.

제 5 양태에 의하면, 배선 데이터 생성 장치는, 실제 위치가 오차 위치에 있는 것으로 가정하여, 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를 판정한다. 이로써, 실제 위치를 취득하기 전에 판정을 실시할 수 있다. 따라서 판정을 보다 조기에 실시할 수 있다.

제 6 양태에 의하면, 배선 데이터 생성 장치를 사용하여 기판을 직접 노광할 수 있다.

제 7 양태에 의하면, 배선 데이터 생성 방법은, 생성되는 배선 데이터의 일부로서, 설계 배선 중 전기 소자의 소자 전극의 설계 위치의 주변 부분 이외에 대응하는 부분적 배선을 이용한다. 이로써, 배선 데이터를 효율적으로 생성할 수 있다. 또한, 배선 데이터 생성 방법은, 생성되는 배선 데이터의 타부로서, 부분적 배선과 실제 위치에 있는 소자 전극을 서로 접속시키는 보정 배선을 나타내는 보정 배선 데이터를 생성하므로, 기판 상에 있어서의 전기 소자의 설계 위치와 실제 위치의 어긋남에 대응한 보정을 실시할 수 있다. 이상과 같이, 기판 상에 있어서의 전기 소자의 설계 위치로부터의 어긋남에 대응한 보정을 실시하면서, 배선 데이터를 효율적으로 생성할 수 있다.

제 8 양태에 의하면, 배선 데이터 생성 방법은, 경유 위치 취득 공정에 의해 취득된 경유 위치를 보정 배선이 경유하도록 보정 배선 데이터를 생성한다. 이로써, 보정 배선의 설계 자유도가 불필요하게 넓어지는 것을 피할 수 있다. 따라서, 보정 배선의 자동 생성을 효율화할 수 있다.

제 9 양태에 의하면, 배선 데이터 생성 방법의 설계 배선 데이터 취득 공정은, 배선 데이터 생성 방법의 설계 배선 생성 공정에 의해 생성된 설계 배선 데이터를 취득한다. 이로써, 설계 배선 데이터를 배선 데이터 생성 방법에 있어서 준비할 수 있다.

도 1 은, 묘화 시스템의 구성을 개략적으로 나타내는 측면도이다.
도 2 는, 묘화 시스템의 구성을 개략적으로 나타내는 평면도이다.
도 3 은, 묘화 시스템에 포함되는 묘화 장치의 제어부의 구성을 개략적으로 나타내는 블록도이다.
도 4 는, 전기 소자의 배치 위치가 정확 (精確) 한 경우의 재배선층의 형성예의 제 1 공정을 개략적으로 나타내는 부분 평면도이다.
도 5 는, 전기 소자의 배치 위치가 정확한 경우의 재배선층의 형성예의 제 2 공정을 개략적으로 나타내는 부분 평면도이다.
도 6 은, 전기 소자의 배치 위치가 정확한 경우의 재배선층의 형성예의 제 3 공정을 개략적으로 나타내는 부분 평면도이다.
도 7 은, 도 6 의 일부 확대도이다.
도 8 은, 전기 소자의 배치 위치가 정확한 경우의 재배선층의 형성예의 제 4 공정을 개략적으로 나타내는 부분 평면도이다.
도 9 는, 전기 소자의 배치 위치가 정확한 경우의 재배선층의 형성예의 제 4 공정을 개략적으로 나타내는 부분 평면도이다.
도 10 은, 전기 소자의 배치 오차에서 기인한 불량을 갖게 되는 재배선층의 형성예의 제 1 공정을 개략적으로 나타내는 부분 평면도이다.
도 11 은, 전기 소자의 배치 오차에서 기인한 불량을 갖게 되는 재배선층의 형성예의 제 2 공정을 개략적으로 나타내는 부분 평면도이다.
도 12 는, 전기 소자의 배치 오차에서 기인한 불량을 갖게 되는 재배선층의 형성예의 제 3 공정을 개략적으로 나타내는 부분 평면도이다.
도 13 은, 실시형태에 있어서의 묘화 시스템의 구성을 개략적으로 나타내는 블록도이다.
도 14 는, 실시형태에 있어서의 설계 데이터의 내용을 나타내는 부분 평면도이다.
도 15 는, 실시형태에 있어서의 부분적 배선 데이터의 내용을 나타내는 부분 평면도이다.
도 16 은, 실시형태에 있어서의 실제 위치 데이터의 내용을 나타내는 부분 평면도이다.
도 17 은, 실시형태에 있어서의 보정 배선 데이터의 내용을 나타내는 부분 평면도이다.
도 18 은, 실시형태에 있어서의 배선 데이터 생성 방법을 개략적으로 나타내는 플로도이다.
도 19 는, 변형예에 있어서의 설계 데이터의 내용을 나타내는 부분 평면도이다.
도 20 은, 변형예에 있어서의 부분적 배선 데이터의 내용을 나타내는 부분 평면도이다.
도 21 은, 변형예에 있어서의 실제 위치 데이터의 내용을 나타내는 부분 평면도이다.
도 22 는, 변형예에 있어서의 보정 배선 데이터의 내용을 나타내는 부분 평면도이다.

이하, 도면에 기초하여 실시형태에 대해 설명한다. 또한, 이하의 도면에 있어서 동일 또는 상당하는 부분에는 동일한 참조 번호를 붙이고 그 설명은 반복하지 않는다.

＜1. 예비적 설명＞

실시형태의 구체적 설명에 앞서, 그 이해를 용이하게 하기 위한 예비적 설명을 이하에 기재한다.

＜1-1. 묘화 시스템의 구성＞

도 1 및 도 2 의 각각은, 묘화 시스템 (1) 의 구성예를 나타내는 측면도 및 평면도이다. 묘화 시스템 (1) 은, 제어부 (70) 를 갖는 묘화 장치 (100) 와, 기본 CAD (Computer-Aided Design) 시스템 (150) 을 포함한다. 기본 CAD 시스템 (150) 은, 묘화 장치 (100) 의 제어부 (70) 와 통신 회선에 의해 접속되어 있고, 제어부 (70) 와의 사이에서 각종 데이터의 수수가 가능하게 구성되어 있다. 기본 CAD 시스템 (150) (도 3) 은, 배선 패턴 설계용의 일반적인 시스템을 사용하여 구성되어도 된다. 이하, 묘화 장치 (100) 의 구성에 대해 설명한다.

묘화 장치 (100) 는, 기판 (W) 상에 있어서의 포토리소그래피를 위해, 기판 (W) 상에 형성된 감광성 레지스트층을 향하여 광빔을 조사함으로써 패턴을 묘화하는 직접 묘화 장치이다. 또한 기판 (W) 과 레지스트층 사이에는 다른 구성이 개재되어 있어도 된다. 기판 (W) 은, 반도체 칩 (전기 소자) 상에 재배선층을 형성하는 공정에 있어서, 반도체 칩을 지지하기 위한 것이다. 따라서, 반도체 칩 및 재배선층을 포함하는 최종 제품 (전형적으로는 멀티칩 모듈) 이 완성되기 전에, 기판 (W) 이 제거되어도 된다. 기판 (W) 은, 예를 들어, 반도체 기판 또는 유리 기판이다. 묘화 장치 (100) 는, 주로, 기판 (W) 을 유지하는 스테이지 (10) 와, 스테이지 (10) 를 이동시키는 스테이지 이동 기구 (20) 와, 스테이지 (10) 의 위치에 대응한 위치 파라미터를 계측하는 위치 파라미터 계측 기구 (30) 와, 기판 (W) 의 상면을 향하여 펄스광을 조사하는 광학 헤드부 (50) 와, 얼라인먼트 카메라 (60) (촬영부) 와, 제어부 (70) 를 갖고 있다.

묘화 장치 (100) 는 또, 본체 프레임 (101) 과 그것에 장착된 커버 (102) 를 갖고 있다. 본체 프레임 (101) 및 커버 (102) 와, 이것들에 의해 둘러싸인 부재에 의해, 묘화 장치 (100) 의 본체부가 구성되어 있다. 본체부의 외측에는, 기판 수납 카세트 (110) 가 배치되어 있다. 기판 수납 카세트 (110) 에는, 노광 처리를 받아야 할 미처리의 기판 (W) 이 수납될 수 있다. 미처리의 기판 (W) 은, 본체 내부에 배치되는 반송 로봇 (120) 에 의해 본체부 내에 로딩된다. 또, 미처리의 기판 (W) 에 대하여 노광 처리 (패턴 묘화 처리) 가 실시된 후, 당해 기판 (W) 이 반송 로봇 (120) 에 의해 본체부로부터 언로딩되어 기판 수납 카세트 (110) 에 되돌려진다.

기대 (130) 는 본체부에 있어서, 반송 로봇 (120) 이 액세스 가능 범위에 배치되어 있다. 기대 (130) 의 일방단측 영역 (도 1 및 도 2 의 우측 영역) 이, 반송 로봇 (120) 과의 사이에서 기판 (W) 의 수수를 실시하는 기판 수수 영역이고, 타방단측 영역 (도 1 및 도 2 의 좌측 영역) 이 기판 (W) 에 대한 패턴 묘화를 실시하는 패턴 묘화 영역이다. 기대 (130) 상에는 헤드 지지부 (140) 가 형성되어 있다. 헤드 지지부 (140) 는, 기대 (130) 의 패턴 묘화 영역으로부터 상방에 세워져 형성된 2 개의 다리 부재 (141) 와 2 개의 다리 부재 (142) 를 갖고 있다. 또, 헤드 지지부 (140) 는, 2 개의 다리 부재 (141) 의 정부 (頂部) 사이를 중개하는 들보 부재 (143) 와, 2 개의 다리 부재 (142) 의 정부 사이를 중개하는 들보 부재 (144) 를 갖고 있다. 그리고, 들보 부재 (143) 의 패턴 묘화 영역측에 얼라인먼트 카메라 (60) 가 고정되어 있다. 얼라인먼트 카메라 (60) 는, 기판 (W) 의 상면측을 촬영한다.

스테이지 (10) 는, XY 면 내에 있어서 원통상의 외형을 갖고 있다. 스테이지 (10) 의 상면에는, 복수의 흡인공 (도시 생략) 이 형성되어 있다. 이로써, 스테이지 (10) 의 상면 상에 기판 (W) 이 수평 자세로 재치 (載置) 되면, 기판 (W) 은 복수의 흡인공의 흡인압에 의해 스테이지 (10) 의 상면에 흡착 고정된다. 이로써 기판 (W) 은 스테이지 (10) 에 유지된다. 스테이지 (10) 는, 기대 (130) 상에서 스테이지 이동 기구 (20) 에 의해 X 방향, Y 방향 및 θ 방향으로 이동된다. θ 방향은, Z 축 둘레로 회전하는 방향이다. 스테이지 이동 기구 (20) 는 스테이지 (10) 를, XY 면 (수평면) 내에서 2 차원적으로 평행 이동시키고, 또한 θ 방향으로 회전시킨다. 이로써 스테이지 (10) 는, 광학 헤드부 (50) 에 대하여 상대 이동한다. 이 상대 이동에 의해 스테이지 이동 기구 (20) 는 스테이지 (10) 를, 후술하는 광학 헤드부 (50) 에 대하여 위치 결정한다.

스테이지 이동 기구 (20) 는, 묘화 장치 (100) 의 기대 (130) 에 대하여 스테이지 (10) 를 주주사 방향 (Y 축 방향), 부주사 방향 (X 축 방향), 및 회전 방향 (Z 축 둘레의 회전 방향) 으로 이동시키기 위한 기구이다. 스테이지 이동 기구 (20) 는, 스테이지 (10) 를 회전시키는 회전 기구 (21) 와, 스테이지 (10) 를 회전 가능하게 지지하는 지지 플레이트 (22) 와, 지지 플레이트 (22) 를 부주사 방향으로 이동시키는 부주사 기구 (23) 와, 부주사 기구 (23) 를 개재하여 지지 플레이트 (22) 를 지지하는 베이스 플레이트 (24) 와, 베이스 플레이트 (24) 를 주주사 방향으로 이동시키는 주주사 기구 (25) 를 갖고 있다. 회전 기구 (21) 는, 스테이지 (10) 의 내부에 장착된 회전자에 의해 구성된 모터를 갖고 있다. 또, 스테이지 (10) 의 중앙부 하면측과 지지 플레이트 (22) 사이에는 회전 베어링 기구가 형성되어 있다. 모터를 동작시키면, 회전자가 θ 방향으로 이동한다. 이로써, 회전 베어링 기구의 회전축을 중심으로 하여 스테이지 (10) 가 소정 각도의 범위 내에서 회전한다. 부주사 기구 (23) 는, 리니어 모터 (23a) 와, 1 쌍의 가이드 레일 (23b) 을 갖고 있다. 리니어 모터 (23a) 는, 지지 플레이트 (22) 의 하면에 장착된 이동자와, 베이스 플레이트 (24) 의 상면에 부설 (敷設) 된 고정자에 의해, 부주사 방향의 추진력을 발생시킨다. 1 쌍의 가이드 레일 (23b) 은, 베이스 플레이트 (24) 에 대하여 지지 플레이트 (22) 를 부주사 방향을 따라 안내한다. 상기 구성에 의해, 리니어 모터 (23a) 가 동작하면, 베이스 플레이트 (24) 상의 가이드 레일 (23b) 을 따라 지지 플레이트 (22) 및 스테이지 (10) 가 부주사 방향으로 이동한다. 주주사 기구 (25) 는, 리니어 모터 (25a) 와, 1 쌍의 가이드 레일 (25b) 을 갖고 있다. 리니어 모터 (25a) 는, 베이스 플레이트 (24) 의 하면에 장착된 이동자와, 헤드 지지부 (140) 의 상면에 부설된 고정자에 의해, 주주사 방향의 추진력을 발생시킨다. 1 쌍의 가이드 레일 (25b) 은, 헤드 지지부 (140) 에 대하여 베이스 플레이트 (24) 를 주주사 방향을 따라 안내한다. 상기 구성에 의해, 리니어 모터 (25a) 가 동작하면, 기대 (130) 상의 가이드 레일 (25b) 을 따라 베이스 플레이트 (24), 지지 플레이트 (22), 및 스테이지 (10) 가 주주사 방향으로 이동한다. 또한, 이와 같은 스테이지 이동 기구 (20) 로는, 종래부터 다용되고 있는 X-Y-θ 축 이동 기구를 사용할 수 있다.

위치 파라미터 계측 기구 (30) 는, 레이저광의 간섭을 이용하여 스테이지 (10) 에 대한 위치 파라미터를 계측한다. 위치 파라미터 계측 기구 (30) 는, 주로, 레이저광 출사부 (31), 빔 스플리터 (32), 빔 벤더 (33), 제 1 간섭계 (34), 및 제 2 간섭계 (35) 를 갖고 있다. 레이저광 출사부 (31) 는, 계측용의 레이저광 (도면 중, 파선 참조) 을 출사하기 위한 광원 장치이다. 레이저광 출사부 (31) 는, 고정 위치 (기대 (130) 에 대하여 고정된 위치) 에 설치되어 있다. 레이저광 출사부 (31) 로부터 출사된 레이저광은, 먼저, 빔 스플리터 (32) 에 입사되고, 빔 스플리터 (32) 에서 빔 벤더 (33) 를 향하는 제 1 분기광과, 빔 스플리터 (32) 에서 제 2 간섭계 (35) 를 향하는 제 2 분기광으로 분기된다. 제 1 분기광은, 빔 벤더 (33) 에 의해 반사되어, 제 1 간섭계 (34) 에 입사됨과 함께, 제 1 간섭계 (34) 로부터 스테이지 (10) 의 -Y 측의 단변의 제 1 부위 (여기서는, -Y 측의 단변의 중앙부) (10a) 에 조사된다. 그리고, 제 1 부위 (10a) 에 있어서 반사된 제 1 분기광이, 다시 제 1 간섭계 (34) 에 입사된다. 제 1 간섭계 (34) 는, 스테이지 (10) 를 향하는 제 1 분기광과, 스테이지 (10) 로부터 반사된 제 1 분기광의 간섭에 기초하여, 스테이지 (10) 의 제 1 부위 (10a) 의 위치에 대응한 위치 파라미터를 계측한다. 한편, 제 2 분기광은, 제 2 간섭계 (35) 에 입사됨과 함께, 제 2 간섭계 (35) 로부터 스테이지 (10) 의 -Y 측의 단변의 제 2 부위 (제 1 부위 (10a) 와는 상이한 부위) (10b) 에 조사된다. 그리고, 제 2 부위 (10b) 에 있어서 반사된 제 2 분기광이, 다시 제 2 간섭계 (35) 에 입사된다. 제 2 간섭계 (35) 는, 스테이지 (10) 를 향하는 제 2 분기광과, 스테이지 (10) 로부터 반사된 제 2 분기광의 간섭에 기초하여, 스테이지 (10) 의 제 2 부위 (10b) 의 위치에 대응한 위치 파라미터를 계측한다. 제 1 간섭계 (34) 및 제 2 간섭계 (35) 는, 각각의 계측에 의해 취득된 위치 파라미터를, 제어부 (70) 에 송신한다. 제어부 (70) 는, 당해 위치 파라미터를 사용하여, 스테이지 (10) 의 위치 및 이동 속도의 제어 등을 실시한다.

광학 헤드부 (50) 는 XY 면 내에 있어서, 얼라인먼트 카메라 (60) 에 대하여, 고정된 상대 위치를 갖고 있다. 또 광학 헤드부 (50) 는, 헤드 이동 기구 (도시 생략) 에 의해 헤드 지지부 (140) 에 대하여 Z 방향 (상하 방향) 으로 자유롭게 이동할 수 있도록 장착되어 있다. 광학 헤드부 (50) 가 상하 방향으로 이동함으로써, 광학 헤드부 (50) 와 스테이지 (10) 상의 기판 (W) 의 거리가 고정밀도로 조정된다. 들보 부재 (143 및 144) 의 정부 사이를 중개하도록, 광학 헤드부 (50) 의 광학계 등을 수납한 박스 (172) 가 형성되어 있다. 박스 (172) 는, 기대 (130) 의 패턴 묘화 영역을 상방으로부터 덮고 있다.

광학 헤드부 (50) 는, 기판 (W) 상의 감광성 레지스트에 대한 패턴 묘화를 실시하기 위해, 스테이지 (10) 상에 유지된 기판 (W) 의 상면을 향하여 노광 처리용의 펄스광을 조사한다. 따라서 광학 헤드부 (50) 는, 노광용의 마스크를 사용하지 않고 기판 (W) 을 노광할 수 있다. 보다 상세하게는, 광학 헤드부 (50) 는, 배선 데이터 생성 장치 (800) 가 생성한 묘화 데이터에 기초하여, 스테이지 (10) 상에 재치된 기판 (W) 상의 감광성 레지스트층을 직접 노광한다. 광학 헤드부 (50) 는 들보 부재 (143) 에 장착되어 있고, 들보 부재 (143) 는 기대 (130) 상방에 있어서 스테이지 (10) 및 스테이지 이동 기구 (20) 에 걸쳐지도록 가설 (架設) 되어 있다. 광학 헤드부 (50) 는 Y 방향에 있어서, 기대 (130) 의 대략 중앙 부분에 배치되어 있다. 광학 헤드부 (50) 는, 조명 광학계 (53) 를 개재하여 1 개의 레이저 발진기 (54) 에 접속되어 있다. 레이저 발진기 (54) 에는, 레이저 발진기 (54) 를 구동시키는 레이저 구동부 (55) 가 접속되어 있다. 레이저 발진기 (54) 는, 감광성 레지스트층이 감광하는 파장대에 포함되는 파장의 광을 출사하는 것이다. 감광성 레지스트층은 전형적으로는 자외선에 대한 감광성을 갖고 있으며, 그 경우, 레이저 발진기 (54) 는, 예를 들어, 파장 355 ㎚ 의 자외선을 출사하는 3 배파 고체 레이저이다. 레이저 구동부 (55), 레이저 발진기 (54), 및 조명 광학계 (53) 는, 박스 (172) 의 내부에 형성되어 있다. 레이저 구동부 (55) 가 동작하면, 레이저 발진기 (54) 로부터 펄스광이 출사되고, 당해 펄스광은 조명 광학계 (53) 를 통하여 광학 헤드부 (50) 의 내부에 도입된다.

광학 헤드부 (50) 의 내부에는, 조사된 광을 공간 변조하는 공간 광 변조기, 공간 광 변조기를 제어하는 묘화 제어부, 광학 헤드부 (50) 의 내부에 도입된 펄스광을 공간 광 변조기를 통하여 기판 (W) 의 상면을 향하여 조사하는 광학계 등 (각각 도시 생략) 이 주로 형성되어 있다. 공간 광 변조기로는, 예를 들어, 회절 격자형의 공간 광 변조기인 GLV (등록 상표 : Grating Light Valve) 등이 채용된다. 광학 헤드부 (50) 의 내부에 도입된 펄스광은, 공간 광 변조기 등에 의해 소정의 패턴 형상으로 성형된 광속 (光束) 으로서 기판 (W) 의 상면을 향하여 조사된다. 그 결과, 기판 (W) 상의 감광성 레지스트층이 노광된다. 이로써, 기판 (W) 의 상면에 패턴이 묘화된다. 광학 헤드부 (50) 에 의한 노광 폭분씩 기판 (W) 을 부주사 방향으로 어긋나게 하면서, 주주사 방향에 있어서의 패턴의 묘화를 소정 횟수 반복함으로써, 기판 (W) 의 묘화 영역 전체면에 패턴을 형성할 수 있다.

얼라인먼트 카메라 (60) 는, 기판 (W) 의 촬영을 실시함으로써, 기판 (W) 의 상면의 복수 지점에 미리 형성된 얼라인먼트 마크 (도시 생략), 및 기판 (W) 상에 배치된 반도체 칩의 상면에 형성된 얼라인먼트 마크 등의 화상을 포함하는 모니터 화상을 생성한다. 모니터 화상은, 기판 (W) 의 위치 및 각도의 검출과, 반도체 칩의 위치 및 각도의 검출에 사용된다. 얼라인먼트 카메라 (60) 는, 감광성 레지스트층에 덮여진, 전극 등의 배선 패턴도 촬영 가능하다. 얼라인먼트 카메라 (60) 는, 예를 들어, 디지털 카메라 등에 의해 구성되어 있고, 들보 부재 (143) 를 개재하여 기대 (130) 에 고정되어 있다.

얼라인먼트 카메라 (60) 가 얼라인먼트 마크를 촬영하기 위해서는, 먼저, 스테이지 (10) 가 가장 -Y 측의 위치 (도 1, 도 2 중의 좌측 위치) 로 이동한다. 그리고, 모니터용의 조명부 (도시 생략) 가 기판 (W) 을 향하여 모니터용 조명광을 조사하면서, 얼라인먼트 카메라 (60) 가, 각 얼라인먼트 마크의 화상을 포함하는 모니터 화상을 취득한다. 취득된 모니터 화상은, 얼라인먼트 카메라 (60) 로부터 제어부 (70) 에 송신된다. 송신된 모니터 화상은, 제어부 (70) 에 의해, 광학 헤드부 (50) 에 대한 기판 (W) 의 위치 및 각도의 조정, 및 소정의 기준 위치 및 기준 각도에 대한 반도체 칩의 배치 오차의 검출 등에 사용된다.

기판 (W) 상에 배치되어 있는 반도체 칩의 전극에 대하여 모니터용 조명광이 조사되면, 그 반사광 중 적외광 성분이, 얼라인먼트 카메라 (60) 에 입사된다. 적외광 성분은, 감광에 거의 기여하지 않고 감광성 레지스트층을 투과할 수 있으므로, 적외선 영역에 감도를 갖는 얼라인먼트 카메라 (60) 는, 감광성 레지스트층에 덮여진 전극을 촬영할 수 있다. 따라서, 모니터용 조명광은, 적외광 성분을 많이 포함하는 것이 바람직하다. 이로써, 반도체 칩의 전극의 배치를 직접적으로 측정할 수 있다. 또한 이와 같은 직접적인 측정 대신에, 얼라인먼트 마크의 검출에 의해 반도체 칩의 배치를 측정한 후, 반도체 칩에 있어서의 전극의 배치의 설계 데이터를 참조함으로써, 전극의 배치를 간접적으로 측정할 수 있다.

제어부 (70) 는, 다양한 연산 처리를 실행하면서, 묘화 장치 (100) 내의 각 부의 동작을 제어하기 위한 정보 처리부이다. 제어부 (70) 는, 배선 데이터 생성 장치 (800) 와, 노광 제어부 (980) 를 갖고 있다. 배선 데이터 생성 장치 (800) 는, 반도체 칩의 재배선층 중에 형성되는 배선을 나타내는 배선 데이터를 생성한다. 이 배선 데이터를 사용하여 노광 제어부 (980) 는, 스테이지 이동 기구 (20) 및 광학 헤드부 (50) 등을 제어하고, 이로써 직접 노광 처리가 실시된다.

도 3 을 참조하여, 제어부 (70) 는, 전기 회로를 갖는 일반적인 1 개 또는 복수의 컴퓨터에 의해 구성되어 있어도 된다. 복수의 컴퓨터가 사용되는 경우, 이것들은 서로 통신 가능하게 접속된다. 제어부 (70) 는, 1 개의 전장 랙 (도시 생략) 내에 배치되어 있어도 된다. 구체적으로는, 제어부 (70) 는, 중앙 연산 처리 장치 (Central Processing Unit : CPU) (71), 리드 온리 메모리 (Read Only Memory : ROM) (72), 랜덤 액세스 메모리 (Random Access Memory : RAM) (73), 기억 장치 (74), 입력부 (76), 표시부 (77) 및 통신부 (78) 와, 이것들을 서로 접속시키는 버스 라인 (75) 을 갖고 있다. ROM (72) 은 기본 프로그램을 격납하고 있다. RAM (73) 은, CPU (71) 가 소정의 처리를 실시할 때의 작업 영역으로서 사용된다. 기억 장치 (74) 는, 플래시 메모리 또는 하드 디스크 장치 등의 불휘발성 기억 장치에 의해 구성되어 있다. 입력부 (76) 는, 각종 스위치 또는 터치 패널 등에 의해 구성되어 있고, 오퍼레이터로부터 처리 레시피 등의 입력 설정 지시를 받는다. 표시부 (77) 는, 예를 들어, 액정 표시 장치 및 램프 등에 의해 구성되어 있고, CPU (71) 의 제어하, 각종 정보를 표시한다. 통신부 (78) 는, local area network (LAN) 등을 통한 데이터 통신 기능을 갖는다. 기억 장치 (74) 에는, 묘화 장치 (100) 에 있어서의 각각의 구성의 제어에 대한 복수의 모드가 미리 설정되어 있다. CPU (71) 가 처리 프로그램 (74P) 을 실행함으로써, 상기 복수의 모드 중 1 개의 모드가 선택되고, 당해 모드로 각각의 구성이 제어된다. 또한, 처리 프로그램 (74P) 은, 기록 매체에 기억되어 있어도 된다. 이 기록 매체를 사용하면, 제어부 (70) 에 처리 프로그램 (74P) 을 인스톨할 수 있다. 또, 제어부 (70) 가 실행하는 기능의 일부 또는 전부는, 반드시 소프트웨어에 의해 실현될 필요는 없고, 전용의 논리 회로 등의 하드웨어에 의해 실현되어도 된다.

＜1-2. 칩 배치 위치가 정확한 경우의 재배선층의 형성예＞

도 4 를 참조하여, 기판 (W) 상의 미리 정해진 위치에 반도체 칩 (310) (전기 소자) 이 본더에 의해 배치된다. 본 예에서는, 배치에 오차가 없는 것으로 가정한다. 또한 도면 중에 있어서는 1 개의 반도체 칩 (310) 만 도시되어 있지만, 양산에 있어서는, 통상적으로, 기판 (W) 상의 면내 방향에 있어서의 상이한 위치에 복수의 반도체 칩 (310) 이 배열된다. 반도체 칩 (310) 은, 표면 (도 4 에 도시된 면) 상에 전극 (311) (소자 전극) 을 갖고 있다. 도시된 예에 있어서는 전극 (311) 은 원형 형상을 갖고 있으며, 그 직경은 예를 들어 25 ㎛ 정도이다. 다음으로, 반도체 칩 (310) 이 배치된 기판 (W) 상에 재배선층이, 이하의 공정에 의해 형성된다.

도 5 를 참조하여, 재배선층의 하부층으로서, 층간 절연막 (402) 과, 그것을 관통하는 비아 (401) 가 형성된다. 비아 (401) 는, 금속으로 이루어지고, 전극 (311) 상에 배치된다. 도시된 예에 있어서는, 비아 (401) 는 정방형 형상을 갖고 있으며, 그 한 변은 예를 들어 45 ㎛ 정도이다. 도시된 바와 같은 패턴 형상을 비아 (401) 에 부여하기 위해, 묘화 시스템 (1) 에 의한 노광 처리를 사용한 포토리소그래피가 실시된다.

도 6 을 참조하여, 재배선층의 중부층으로서, 배선 (411) 과, 솔더 패드 (412) 를 갖는 금속층 (410) 이 형성된다. 배선 (411) 은, 비아 (401) 에 접하는 일방단과, 솔더 패드 (412) 에 접하는 타방단을 갖고 있다. 배선 (411) 의 폭 치수 (연장 방향에 직교하는 방향에 있어서의 치수) 는, 예를 들어 15 ㎛ 정도 이상 20 ㎛ 정도 이하이다. 도시된 바와 같은 패턴 형상을 금속층 (410) 에 부여하기 위해, 묘화 시스템 (1) 에 의한 노광 처리를 사용한 포토리소그래피가 실시된다. 솔더 패드 (412) 는, 평면에서 봤을 때에 있어서, 반도체 칩 (310) 에 적어도 부분적으로 중첩되도록 배치된다. 구체적으로는, 복수의 솔더 패드 (412) 중 적어도 1 개가, 평면에서 봤을 때에 있어서, 반도체 칩 (310) 에 중첩되도록 배치된다. 도 7 은, 도 6 의 일부 확대도이다. 본 예에 있어서는 반도체 칩 (310) (도 6) 의 배치가 정확한 점에서, 반도체 칩 (310) 의 전극 (311) 은 설계 위치 (311pd) 에 위치하고 있다. 그리고 그것에 대응하여, 비아 (401) 와 배선 (411) 이 형성되어 있다. 또한 설계 위치 (311pd) 는, 전극 (311) 의 설계 상의 대표 위치이며, 예를 들어 전극 (311) 의 설계 상의 중심 위치여도 된다.

도 8 을 참조하여, 재배선층의 상부층으로서 피복 절연막 (420) 이 형성된다. 피복 절연막 (420) 은, 솔더 패드 (412) 를 부분적으로 노출시키는 개구부 (420n) 를 갖고 있다. 이로써, 비아 (401), 층간 절연막 (402), 금속층 (410) 및 피복 절연막 (420) 을 갖는 재배선층이 얻어진다. 바꿔 말하면, 여기까지의 공정에 의해, 재배선층의 형성이 완료된다.

다음으로, 상기와 같이 형성된 재배선층의 이용 형태의 예에 대해, 이하에 설명한다. 먼저, 개구부 (420n) 내에 있어서 솔더 패드 (412) 상에 솔더 볼 (도시 생략) 이 탑재된다. 도 9 를 참조하여, 상기 서술한 솔더 볼을 개재하여 재배선층 상에 부품 (320) 이 탑재된다. 이로써, 솔더 볼과 부품 (320) 의 전극 (321) (접속처 전극) 이 접속된다. 바꿔 말하면, 솔더 볼을 개재하여 전극 (321) 과 솔더 패드 (412) 가 서로 접속된다. 이 접속시, 평면에서 봤을 때에 있어서, 전극 (321) 의 각각은, 그것이 대응하는 솔더 패드 (412) 에, 적어도 부분적으로 중첩되도록 배치된다. 여기서, 예를 들어, 부품 (320) 은 반도체 칩이고, 전극 (321) 은 당해 반도체 칩의 패드 전극이다. 전극 (321) (전극 (311) (도 5) 에 있어서의 접속처 전극) 은, 평면에서 봤을 때에 있어서, 반도체 칩 (310) 에 적어도 부분적으로 중첩되도록 배치된다. 구체적으로는, 복수의 전극 (321) 중 적어도 1 개가, 평면에서 봤을 때에 있어서, 반도체 칩 (310) 에 중첩되도록 배치된다. 도 9 에 도시된 예에 있어서는, 평면에서 봤을 때에 있어서, 모든 전극 (321) 이 반도체 칩 (310) 에 중첩되도록 배치되어 있지만, 변형예로서, 복수의 전극 (321) 중 일부만이 반도체 칩 (310) 에 중첩되도록 배치되어도 된다.

이상에 의해, 기판 (W) 상에 있어서 반도체 칩 (310) 과 부품 (320) 이 재배선층을 개재하여 적층된 적층체가 얻어진다. 반도체 칩 (310) 및 부품 (320) 은, 평면 레이아웃에 있어서 적어도 부분적으로 중첩되도록 적층되어 있다. 반도체 칩 (310) 의 전극 (311) 과 부품 (320) 의 전극 (321) 은, 재배선층에 의해 서로 전기적으로 접속되어 있다. 또한 이 후, 기판 (W) 은 제거되어도 된다. 기판 (W) 상에 복수의 적층체가 형성되어 있으면, 복수의 적층체를 한 번에 얻을 수 있다.

＜1-3. 칩 배치 오차에서 기인한 불량을 갖게 되는 재배선층의 형성예＞

다음으로, 반도체 칩 (310) 에 무시할 수 없는 배치 오차가 있는 상황하에서, 당해 배치 오차에 대한 보정이 실시되지 않고, 상기와 동일한 방법으로 재배선층이 형성되는 경우에 대해, 이하에 설명한다. 또한, 본 예는, 후술하는 실시형태에 대한 비교예이다.

도 10 을 참조하여, 기판 (W) 상의 미리 정해진 위치 (310d) 에 반도체 칩 (310) (제 1 전기 소자) 이 본더에 의해 배치된다. 여기서는 이 배치에 오차가 있는 것으로 한다. 그 결과, 반도체 칩 (310) 의 위치는, 미리 정해진 위치 (310d) 에 대하여 오차를 갖고 있다. 이것에 대응하여, 반도체 칩 (310) 의 전극 (311) 의 실제 위치 (311pr) 는, 설계 위치 (311pd) 에 대하여 오차를 갖고 있다. 설계 위치 (311pd) 에 대한 실제 위치 (311pr) 의 오차의 주된 원인으로는, 기판 (W) 상에 반도체 칩 (310) 을 탑재할 때의 탑재 오차, 및 반도체 칩 (310) 등이 장착된 기판 (W) 에 있어서의 열 팽창 수축이 있을 수 있다. 또한 도면 중에 있어서는 1 개의 반도체 칩 (310) 만 도시되어 있지만, 양산에 있어서는, 기판 (W) 상의 면내 방향에 있어서의 상이한 위치에 복수의 반도체 칩 (310) 이 배열된다. 다음으로, 반도체 칩 (310) 이 배치된 기판 (W) 상에 재배선층이, 이하의 공정에 의해 형성된다.

도 11 을 참조하여, 재배선층의 하부로서, 층간 절연막 (402) 과, 그것을 관통하는 비아 (401) 가 형성된다. 도시된 바와 같은 패턴 형상을 비아 (401) 에 부여하기 위해, 묘화 시스템 (1) 에 의한 노광 처리를 사용한 포토리소그래피가 실시된다. 이 노광 처리는, 반도체 칩 (310) 의 전극 (311) 의 배치 오차를 무시하고 실시된다. 이 오차에서 기인하여, 전극 (311) 으로부터 비아 (401) 가 어긋나 버리고 있으며, 그 결과, 양자가 전기적으로 접속되어 있지 않다.

도 12 를 참조하여, 재배선층의 중부로서, 배선 (411) 과, 솔더 패드 (412) 를 갖는 금속층 (410) 이 형성된다. 도시된 바와 같은 패턴 형상을 금속층 (410) 에 부여하기 위해, 묘화 시스템 (1) 에 의한 노광 처리를 사용한 포토리소그래피가 실시된다. 여기서, 반도체 칩 (310) 의 배치 오차에 비해, 포토리소그래피의 중첩 오차는 충분히 작다. 따라서, 금속층 (410) 은, 비아 (401) 에 대하여 충분히 정확하게 배치된다. 여기서, 전술한 바와 같이, 전극 (311) 의 실제 위치 (311pr) 는 설계 위치 (311pd) 에 대하여 오차를 갖고 있으며, 그 결과, 비아 (401) 는 전극 (311) 에 접속되어 있지 않다. 따라서, 전극 (311) 과 금속층 (410) 은 전기적으로 접속되지 않는다. 따라서 본 예에 있어서는, 재배선층은 불량을 갖는다.

＜2. 실시형태의 상세＞

재배선층의 상기 불량을 피하기 위해, 본 실시형태에 있어서는, 묘화 시스템 (1) 은, 상기 예비적 설명에 있어서 설명한 구성에 더하여 추가로, 이하에 설명하는 특징을 갖고 있다.

＜2-1. 구성＞

도 13 은, 묘화 시스템 (1) 의 기능 구성을 개략적으로 나타내는 블록도이다. 묘화 시스템 (1) 은, 상기 예비적 설명에 있어서 설명한 바와 같이, 기본 CAD 시스템 (150) 과, 묘화 장치 (100) 를 갖고 있다. 또 묘화 장치 (100) 는, 제어부 (70) 와, 기능 부품군 (5) 을 갖고 있다. 제어부 (70) 는, 배선 데이터 생성 장치 (800) 와, 노광 제어부 (980) 를 갖고 있다. 노광 제어부 (980) 는 기능 부품군 (5) 을 제어한다. 기능 부품군 (5) 은, 전술한 스테이지 이동 기구 (20), 광학 헤드부 (50) 및 얼라인먼트 카메라 (60) 를 포함한다.

배선 데이터 생성 장치 (800) 는, 재배선층을 나타내는 데이터를 생성한다. 기판 (W) 상에 배치된 반도체 칩 (310) 의 전극 (311) (도 4) 과, 평면 레이아웃에 있어서 반도체 칩 (310) 에 적어도 부분적으로 중첩되도록 평면 레이아웃에 수직인 적층 방향에 있어서 반도체 칩 (310) 에 적층되게 되는 부품 (320) (도 9) 을 서로 전기적으로 접속시키기 위해, 재배선층은 적층 방향에 있어서 반도체 칩 (310) 과 부품 (320) 사이에 개재되게 된다. 상기 데이터 생성의 일환으로서, 배선 데이터 생성 장치 (800) 는, 배선 (411) (도 7) 을 나타내는 배선 데이터를 생성한다. 그것을 가능으로 하기 위해, 배선 데이터 생성 장치 (800) 는, 설계 배선 데이터 취득부 (820) 와, 부분적 배선 데이터 생성부 (830) 와, 실제 위치 데이터 취득부 (860) 와, 보정 배선 데이터 생성부 (880) 를 갖고 있다.

설계 배선 데이터 취득부 (820) (도 13) 는, 재배선층을 형성하기 위해, 기판 (W) 상에 있어서의 반도체 칩 (310) 의 배치 오차를 고려하지 않는 설계 데이터를 취득한다. 구체적으로는, 설계 배선 데이터 취득부 (820) 는, 도 14 에 도시되어 있는 바와 같이, 기판 (W) 상에 있어서 설계 위치 (311pd) 에 있는 전극 (311) (참고를 위해 파선으로 도시) 과, 부품 (320) 의 전극 (321) (도 9) 을 서로 접속시키기 위한, 설계 비아 (401D), 설계 배선 (411D) 및 설계 솔더 패드 (412D) 를 나타내는 설계 배선 데이터 (501) 를 취득한다. 설계 배선 데이터 (501) 는 기본 CAD 시스템 (150) 으로부터 취득되어도 되고, 그 경우, 설계 배선 생성부 (810) 는 생략되어도 된다. 혹은, 설계 배선 생성부 (810) 에 의해 생성된 설계 배선 데이터 (501) 가 취득되어도 된다. 그 경우, 설계 배선 생성부 (810) 는, 반도체 칩 (310) 의 전극 (311) 의 설계 위치 (311pd) 와, 부품 (320) 의 전극 (321) 이 배치되게 되는 상정 위치에 기초하여, 설계 배선 데이터 (501) 를 생성한다. 그 목적으로 설계 배선 생성부 (810) 는, 기본 CAD 시스템 (150) 또는 제어부 (70) 로부터, 반도체 칩 (310) 의 전극 (311) 의 설계 위치 (311pd) 와, 부품 (320) 의 전극 (321) 이 배치되게 되는 상정 위치와, 부품 (320) 에 있어서의 전극 (321) 의 설계 위치에 대한 정보를 취득한다. 그리고 이 정보에 기초하여, 일반적인 자동 배선 기술을 사용하여 설계 배선 데이터 (501) 를 생성한다.

부분적 배선 데이터 생성부 (830) (도 13) 는, 도 15 에 도시되어 있는 바와 같이, 설계 배선 (411D) (도 14) 중 전극 (311) 의 설계 위치 (311pd) 의 주변 부분을 삭제함으로써 얻어지는 부분적 배선 (411R) 을 나타내는 부분적 배선 데이터 (502) 를 생성한다. 부분적 배선 (411R) 은, 상기와 같이 제거된 주변 부분과의 경계에 피접속 위치 (311qd) 를 갖는다. 여기서,「주변 부분」은, 예를 들어, 설계 위치 (311pd) 로부터, 미리 정해진 규칙에 의해 정해진 거리에 포함되는 부분이다. 이 거리는, 전극 (311) 의 설계 상의 치수 D 로부터 산출되어도 된다. 치수 D 는, 예를 들어, 전극 (311) 이 원형 형상을 갖는 경우에는 그 직경이고, 전극 (311) 이 정방형 형상을 갖는 경우에는 한 변의 길이이고, 전극 (311) 이 비정방형 형상의 장방형 형상을 갖는 경우에는, 그 단변 또는 장변의 길이이다. 상기 거리는, D/4 이상인 것이 바람직하고, D/2 이상인 것이 보다 바람직하다. 또 상기 거리는, 5D 이하인 것이 바람직하고, 3D 이하인 것이 보다 바람직하다. 혹은, 상기 거리의 정보를 제어부 (70) 가 외부로부터 접수해도 된다. 전극 (311) 의 배치 어긋남의 크기로서 치수 E 정도가 상정되는 경우, 상기 거리는, 치수 E 로부터 산출되어도 되고, 구체적으로는, E 에 정수 (定數) (예를 들어 1.5 정도) 를 곱함으로써 산출되어도 된다.

실제 위치 데이터 취득부 (860) (도 13) 는, 도 16 에 도시되어 있는 바와 같이, 스테이지 (10) (도 1) 에 유지된 기판 (W) 상에 있어서의 반도체 칩 (310) 의 전극 (311) 의 실제 위치 (311pr) 를 나타내는 실제 위치 데이터 (503) 를 취득한다. 구체적으로는, 실제 위치 데이터 취득부 (860) 는, 얼라인먼트 카메라 (60) 가 반도체 칩 (310) 을 촬영함으로써 얻어진 모니터 화상으로부터, 전극 (311) 의 실제 위치 (311pr) 를 산출한다. 이 산출은, 반도체 칩 (310) 의 얼라인먼트 마크의 측정 결과로부터 산출되어도 되고, 혹은, 전극 (311) 자체의 측정 결과로부터 산출되어도 된다. 또한, 모니터 화상에 있어서의 위치의 검출은, 예를 들어, 화소값 분포를 2 차 미분하거나 함으로써 얻어지는 에지 신호 등에 기초하여 실시되어도 된다.

도 16 에 있어서, 전극 (311) 의 실제 위치 (311pr) 와, 설계 솔더 패드 (412D) 에 연결되는 부분적 배선 (411R) 의 피접속 위치 (311qd) 사이의 파선은, 네트리스트에 의해 규정된 접속 관계를 나타낸다. 네트리스트는, 설계 정보 중 하나로서 미리 정해져 있는 것이다. 네트리스트는, 기본 CAD 시스템 (150) (도 13) 으로부터 제공되어도 되고, 혹은 제어부 (70) 가 외부로부터 접수해도 된다.

보정 배선 데이터 생성부 (880) (도 13) 는, 도 17 에 도시되어 있는 바와 같이, 설계 비아 (401D) (도 14) 의 위치를 설계 위치 (311pd) (도 14) 로부터 실제 위치 (311pr) (도 17) 로 시프트함으로써, 보정 비아 (401C) 를 나타내는 보정 배선 데이터 (504) (도 17) 를 생성한다. 또 보정 배선 데이터 생성부 (880) (도 13) 는, 도 17 에 도시되어 있는 바와 같이, 부분적 배선 (411R) 과, 실제 위치 (311pr) 에 있는 전극 (311) (참고를 위해 파선으로 도시) 을 보정 비아 (401C) 를 개재하여 서로 접속시키는 배선인 보정 배선 (411C) 을 나타내는 보정 배선 데이터 (504) 를 생성한다. 예를 들어, 네트리스트 (도 16 에 있어서의 파선을 참조) 에 기초하여, 서로 전기적으로 접속되어야 할 실제 위치 (311pr) 및 피접속 위치 (311qd) 가 선택되고, 이것들을 직선적으로 연결하는 보정 배선 (411C) 의 데이터가 생성된다. 생성되는 패턴 형상이 직선적인 것이 됨으로써, 데이터의 생성에 필요로 하는 계산 부하를 경감시킬 수 있다.

묘화 데이터 생성부 (890) 는, 보정 배선 데이터 (504) 에 대하여 RIP 를 실시함으로써, 묘화 데이터 (래스터라이즈된 배선 데이터) 를 생성한다. 또 묘화 데이터 생성부 (890) 는, 당해 묘화 데이터를 노광 제어부 (980) (도 13) 에 송출한다. 노광 제어부 (980) 는, 당해 묘화 데이터에 기초하여 기능 부품군 (5) 을 제어한다. 이로써 광학 헤드부 (50) 는, 상기 묘화 데이터에 기초하여 기판 (W) 의 직접 노광을 실시한다.

＜2-2. 배선 데이터 생성 방법＞

상기 구성에 의해, 이하의 공정을 포함하는 배선 데이터 생성 방법을 실시할 수 있다.

설계 배선 생성 공정 ST10 (도 18) 에서, 설계 배선 생성부 (810) (도 13) 에 의해, 설계 배선 데이터 (501) (도 14) 가 생성된다. 설계 배선 데이터 취득 공정 ST20 (도 18) 에서, 설계 배선 데이터 취득부 (820) (도 13) 에 의해, 상기와 같이 생성된 설계 배선 데이터 (501) (도 14) 가 취득된다. 또한 변형예로서, 설계 배선 데이터 (501) 는 기본 CAD 시스템 (150) 으로부터 취득되어도 되고, 그 경우, 설계 배선 생성 공정 ST10 (도 18) 은 생략된다. 부분적 배선 데이터 생성 공정 ST30 (도 18) 에서, 부분적 배선 데이터 생성부 (도 13) 에 의해, 부분적 배선 데이터 (502) (도 15) 가 생성된다. 실제 위치 데이터 취득 공정 ST40 (도 18) 에서, 실제 위치 데이터 취득부 (860) (도 13) 에 의해, 실제 위치 (311pr) (도 16) 를 나타내는 실제 위치 데이터 (503) 가 취득된다. 보정 배선 데이터 생성 공정 ST50 (도 18) 에서, 보정 배선 데이터 생성부 (도 13) 에 의해, 보정 배선 데이터 (504) 가 생성된다.

＜2-3. 보정 배선 데이터를 정상적으로 생성 가능한지의 여부의 판정＞

보정 배선 데이터 생성부 (880) (도 13) 는, 보정 배선 데이터 (504) (도 17) 를 정상적으로 생성 가능한지의 여부를 판정하는 판정부 (882) 를 포함해도 된다. 이 판정은, 얼라인먼트 카메라 (60) 에 의해 얻어진 모니터 화상으로부터 산출된 실제 위치 (311pr) 에 기초하여 실시되어도 된다. 이와 같은 판정 대신에, 또는 이와 같은 판정과 함께, 이하에 설명하는, 변형예의 판정이 실시되어도 된다.

변형예의 판정을 가능하게 할 목적으로, 배선 데이터 생성 장치 (800) 는 오차 위치 생성부 (850) 를 갖고 있다. 오차 위치 생성부 (850) 는, 미리 정해진 규칙에 기초하여, 전극 (311) 의 설계 위치 (311pd) 로부터의 오차를 갖는 오차 위치를 생성한다. 판정부 (882) 는, 보정 배선 데이터 (504) (도 17) 를 정상적으로 생성 가능한지의 여부를, 실제 위치 (311pr) 가 오차 위치에 있는 것으로 가정하여 판정한다.

＜2-4. 경유 위치의 지정＞

상기 서술한, 도 16 및 도 17 을 참조한 설명에 있어서는, 네트리스트에 기초하여 직선적인 보정 배선 (411C) 의 데이터가 생성되는 경우에 대해 상세히 서술 하였다. 그러나, 보다 복잡한 형상의 보정 배선이 필요한 경우도 있으며, 그 경우, 자동 배선 기술을 사용하여 보정 배선의 데이터가 생성되어도 된다. 한편으로, 보정 배선이 복잡한 것인 경우, 자동 배선에 있어서의 계산 부하가 방대해질지도 모르고, 또, 적절한 보정 배선의 생성에 이를 수 없을지도 모른다.

상기 문제는, 자동 배선을 개시하기 전에 보정 배선의 경유 위치를 지정함으로써 경감된다. 경유 위치를 지정할 것이 요구되는 경우, 보정 배선 데이터 생성부 (880) (도 13) 는, 경유 위치를 취득하는 경유 위치 취득부 (881) 를 포함한다. 경유 위치의 정보는, 제어부 (70) 에 의해 자동적으로 설정되어도 되고, 혹은, 제어부 (70) 가 외부로부터 접수해도 된다. 보정 배선 데이터 생성부 (880) (도 13) 는, 경유 위치 취득부 (881) 에 의해 취득된 경유 위치를 보정 배선 (411C) 이 경유하도록 보정 배선 데이터를 생성한다. 바꿔 말하면, 보정 배선 데이터 생성 공정 ST50 (도 18) 은, 경유 위치를 취득하는 경유 위치 취득 공정 ST51 을 포함한다. 보정 배선 데이터 생성 공정 ST50 은, 경유 위치 취득 공정 ST51 에 의해 취득된 경유 위치를 보정 배선 (411C) 이 경유하도록 보정 배선 데이터를 생성한다. 이 기술에 대해, 이하에 있어서, 재배선층이 전술한 것보다 복잡한 구조를 갖는 변형예를 들어 구체적으로 설명한다.

도 19 를 참조하여, 설계 배선 데이터 (501) (도 14) 의 경우와 동일한 방법에 의해, 설계 배선 데이터 (501L) 가 취득된다.

도 20 을 참조하여, 다음으로, 부분적 배선 데이터 (502) (도 15) 의 경우와 동일한 방법에 의해, 부분적 배선 데이터 (502L) 가 생성된다. 이 때, 또는 이 후, 상기 서술한 경유 위치가, 중간 핀 (419) 의 위치에 의해 지정된다. 중간 핀 (419) 의 위치는, 부분적 배선 데이터 (502L) 가 생성될 때에 제어부 (70) 에 의해 자동적으로 설정되어도 되고, 혹은, 부분적 배선 데이터 (502L) 가 생성된 후에 제어부 (70) 가 외부로부터 접수해도 된다. 후자의 경우, 예를 들어, 표시부 (77) (도 3) 에 표시된 중간 핀 (419) 의 위치를 작업자가, 입력부 (76) (도 3) 를 조작함으로써 조정한다.

도 21 을 참조하여, 실제 위치 데이터 (503) (도 16) 의 경우와 동일한 방법에 의해, 실제 위치 데이터 (503L) 가 취득된다.

도 22 를 참조하여, 다음으로, 보정 배선 데이터 (504) (도 17) 의 경우와 동일한 방법에 의해, 보정 배선 데이터 (504L) 가 생성된다. 본 예에 있어서의 보정 배선 (411C) 은, 예를 들어, 보정 배선 (411C1 ∼ 411C3) 을 포함한다. 보정 배선 (411C1) 은, 보정 배선 (411C) (도 17) 과 동일하게, 직선적인 패턴 형상을 갖고 있다. 보정 배선 (411C2) 은, 보정 배선 (411C) (도 17) 과는 달리, 절곡된 패턴 형상을 갖고 있다. 보정 배선 (411C3) 은, 중간 핀 (419) (도 21) 의 위치를 경유하고 있다.

＜2-5. 효과＞

본 실시형태에 의하면, 생성되는 배선 데이터의 일부로서, 설계 배선 (411D) (도 14) 중 반도체 칩 (310) 의 전극 (311) 의 설계 위치 (311pd) 의 주변 부분 이외에 대응하는 부분적 배선 (411R) (도 15) 을 이용한다. 이로써, 배선 데이터를 효율적으로 생성할 수 있다. 또한, 배선 데이터 생성 장치 (800) 는, 생성되는 배선 데이터의 타부로서, 부분적 배선 (411R) 과 실제 위치 (311pr) 에 있는 전극 (311) 을 서로 접속시키는 보정 배선 (411C) (도 17) 을 나타내는 보정 배선 데이터 (504) 를 생성하므로, 기판 (W) 상에 있어서의 반도체 칩 (310) 의 설계 위치 (311pd) 와 실제 위치 (311pr) 의 어긋남에 대응한 보정을 실시할 수 있다. 이상과 같이, 기판 (W) 상에 있어서의 반도체 칩 (310) 의 설계 위치 (311pd) 로부터의 어긋남에 대응한 보정을 실시하면서, 배선 데이터를 효율적으로 생성할 수 있다.

배선 데이터 생성 장치 (800) 의 설계 배선 데이터 취득부 (820) (도 13) 는, 배선 데이터 생성 장치 (800) 의 설계 배선 생성부 (810) 에 의해 생성된 설계 배선 데이터 (501) (도 14) 를 취득해도 된다. 이 경우, 설계 배선 데이터 (501) 를 배선 데이터 생성 장치 (800) (도 13) 자체에서 준비할 수 있다. 바꿔 말하면, 설계 배선 데이터 취득 공정 ST20 (도 18) 은, 설계 배선 생성 공정 ST10 에 의해 생성된 설계 배선 데이터 (도 14) 를 취득해도 된다. 이 경우, 설계 배선 데이터 (501) 를, 배선 데이터 생성 방법에 있어서 준비할 수 있다.

배선 데이터 생성 장치 (800) 의 보정 배선 데이터 생성부 (880) (도 13) 는, 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를 판정하는 판정부 (882) 를 포함해도 된다. 이 경우, 비정상적인 보정 배선 데이터를 사용하여 공정이 진행되는 것이 도중에 회피된다. 이 판정은, 얼라인먼트 카메라 (60) 에 의해 얻어진 모니터 화상으로부터 산출된 실제 위치 (311pr) 에 기초하여 실시되어도 된다. 실제 위치 (311pr) 에 기초한 판정 대신에, 또는 그것과 함께, 실제 위치 (311pr) 가, 오차 위치 생성부 (850) 에 의해 생성된 오차 위치에 있는 것으로 가정한 판정이 실시되어도 된다. 이로써, 실제 위치 (311pr) 를 취득하기 전에 판정을 실시할 수 있다. 따라서 판정을 보다 조기에 실시할 수 있다.

배선 데이터 생성 장치 (800) (도 13) 는, 경유 위치 취득부 (881) 에 의해 취득된 경유 위치 (중간 핀 (419) (도 21) 의 위치) 를 보정 배선 (411C3) (도 22) 이 경유하도록 보정 배선 데이터 (504L) (도 22) 를 생성해도 된다. 바꿔 말하면, 보정 배선 데이터 생성 공정 ST50 (도 18) 은, 중간 핀 (419) (도 21) 의 위치를 보정 배선 (411C3) 이 경유하도록 보정 배선 데이터 (504L) (도 22) 를 생성해도 된다. 이로써, 보정 배선 (411C3) 의 설계 자유도가 불필요하게 넓어지는 것을 피할 수 있다. 따라서, 보정 배선 (411C3) 의 자동 생성을 효율화할 수 있다.

이 발명은 상세하게 설명되었지만, 상기 설명은, 모든 양태에 있어서, 예시로서, 이 발명이 그것에 한정되는 것은 아니다. 예시되어 있지 않은 무수한 변형예가, 이 발명의 범위에서 벗어나지 않고 상정될 수 있는 것으로 해석된다. 상기 각 실시형태 및 각 변형예에서 설명한 각 구성은, 서로 모순되지 않는 한 적절히 조합하거나, 생략하거나 할 수 있다.

1 : 묘화 시스템
5 : 기능 부품군
10 : 스테이지
20 : 스테이지 이동 기구
50 : 광학 헤드부
60 : 얼라인먼트 카메라 (촬영부)
70 : 제어부
310 : 반도체 칩 (전기 소자)
311 : 전극
311pd : 설계 위치
311pr : 실제 위치
311qd : 피접속 위치
320 : 부품
321 : 전극 (접속처 전극)
401 : 비아
401C : 보정 비아
401D : 설계 비아
402 : 층간 절연막
410 : 금속층
411 : 배선
411C : 보정 배선
411D : 설계 배선
411R : 부분적 배선
412 : 솔더 패드
412D : 설계 솔더 패드
419 : 중간 핀
420 : 피복 절연막
W : 기판

Claims (9)

1. 기판 상에 배치된 전기 소자의 소자 전극과, 평면 레이아웃에 있어서 상기 전기 소자에 적어도 부분적으로 중첩되도록 배치되게 되는 접속처 전극을 서로 전기적으로 접속시키기 위한 배선을 나타내는 배선 데이터를 생성하는 배선 데이터 생성 장치로서,
   상기 기판 상에 있어서 설계 위치에 있는 상기 소자 전극과 상기 접속처 전극을 서로 접속시키기 위한 설계 배선을 나타내는 설계 배선 데이터를 취득하는 설계 배선 데이터 취득부와,
   상기 설계 배선 중 상기 소자 전극의 상기 설계 위치의 주변 부분을 삭제함으로써 얻어지는 부분적 배선을 나타내는 부분적 배선 데이터를 생성하는 부분적 배선 데이터 생성부와,
   상기 기판 상에 있어서의 상기 소자 전극의 실제 위치를 나타내는 실제 위치 데이터를 취득하는 실제 위치 데이터 취득부와,
   상기 부분적 배선과 상기 실제 위치에 있는 상기 소자 전극을 서로 접속시키는 배선인 보정 배선을 나타내는 보정 배선 데이터를 생성하는 보정 배선 데이터 생성부를 구비하는, 배선 데이터 생성 장치.
2. 제 1 항에 있어서,
   상기 보정 배선 데이터 생성부는, 경유 위치를 취득하는 경유 위치 취득부를 포함하고, 상기 보정 배선 데이터 생성부는, 상기 경유 위치 취득부에 의해 취득된 상기 경유 위치를 상기 보정 배선이 경유하도록 상기 보정 배선 데이터를 생성하는, 배선 데이터 생성 장치.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 전기 소자의 상기 소자 전극의 상기 설계 위치와, 상기 접속처 전극이 배치되게 되는 상정 위치에 기초하여, 상기 설계 배선 데이터를 생성하는 설계 배선 생성부를 추가로 구비하고,
   상기 설계 배선 데이터 취득부는, 상기 설계 배선 생성부에 의해 생성된 상기 설계 배선 데이터를 취득하는, 배선 데이터 생성 장치.
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 보정 배선 데이터 생성부는, 상기 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를 판정하는 판정부를 포함하는, 배선 데이터 생성 장치.
5. 제 4 항에 있어서,
   미리 정해진 규칙에 기초하여, 상기 소자 전극의 상기 설계 위치로부터의 오차를 갖는 오차 위치를 생성하는 오차 위치 생성부를 추가로 구비하고,
   상기 판정부는, 상기 보정 배선 데이터를 정상적으로 생성 가능한지의 여부를, 상기 실제 위치가 상기 오차 위치에 있는 것으로 가정하여 판정하는, 배선 데이터 생성 장치.
6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 배선 데이터 생성 장치와,
   상기 기판을 유지하는 스테이지와,
   상기 스테이지에 유지된 상기 기판 상에 있어서의 상기 전기 소자의 상기 소자 전극의 상기 실제 위치를 나타내는 실제 위치 데이터를 산출하기 위해 상기 전기 소자를 촬영하는 촬영부와,
   상기 배선 데이터 생성 장치에 의해 생성된 상기 배선 데이터에 기초하여 상기 기판의 직접 노광을 실시하는 광학 헤드부를 구비하는, 묘화 시스템.
7. 기판 상에 배치된 전기 소자의 소자 전극과, 평면 레이아웃에 있어서 상기 전기 소자에 적어도 부분적으로 중첩되도록 배치되게 되는 접속처 전극을 서로 전기적으로 접속시키기 위한 배선을 나타내는 배선 데이터를 생성하는 배선 데이터 생성 방법으로서,
   상기 기판 상에 있어서 설계 위치에 있는 상기 소자 전극과 상기 접속처 전극을 서로 접속시키기 위한 설계 배선을 나타내는 설계 배선 데이터를 취득하는 설계 배선 데이터 취득 공정과,
   상기 설계 배선 중 상기 소자 전극의 상기 설계 위치의 주변 부분을 삭제함으로써 얻어지는 부분적 배선을 나타내는 부분적 배선 데이터를 생성하는 부분적 배선 데이터 생성 공정과,
   상기 기판 상에 있어서의 상기 소자 전극의 실제 위치를 나타내는 실제 위치 데이터를 취득하는 실제 위치 데이터 취득 공정과,
   상기 부분적 배선과 상기 실제 위치에 있는 상기 소자 전극을 서로 접속시키는 배선인 보정 배선을 나타내는 보정 배선 데이터를 생성하는 보정 배선 데이터 생성 공정을 구비하는, 배선 데이터 생성 방법.
8. 제 7 항에 있어서,
   상기 보정 배선 데이터 생성 공정은, 경유 위치를 취득하는 경유 위치 취득 공정을 포함하고, 상기 보정 배선 데이터 생성 공정은, 상기 경유 위치 취득 공정에 의해 취득된 상기 경유 위치를 상기 보정 배선이 경유하도록 상기 보정 배선 데이터를 생성하는, 배선 데이터 생성 방법.
9. 제 7 항 또는 제 8 항에 있어서,
   상기 전기 소자의 상기 소자 전극의 상기 설계 위치와, 상기 접속처 전극이 배치되게 되는 상정 위치에 기초하여, 상기 설계 배선 데이터를 생성하는 설계 배선 생성 공정을 추가로 구비하고,
   상기 설계 배선 데이터 취득 공정은, 상기 설계 배선 생성 공정에 의해 생성된 상기 설계 배선 데이터를 취득하는, 배선 데이터 생성 방법.

Images