KR101449262B1 - 배선 데이터의 생성 장치, 생성 방법 및 묘화 장치 - Google Patents

배선 데이터의 생성 장치, 생성 방법 및 묘화 장치 Download PDF

Info

Publication number
KR101449262B1
KR101449262B1 KR1020130034396A KR20130034396A KR101449262B1 KR 101449262 B1 KR101449262 B1 KR 101449262B1 KR 1020130034396 A KR1020130034396 A KR 1020130034396A KR 20130034396 A KR20130034396 A KR 20130034396A KR 101449262 B1 KR101449262 B1 KR 101449262B1
Authority
KR
South Korea
Prior art keywords
wiring
data
semiconductor chip
substrate
area
Prior art date
Application number
KR1020130034396A
Other languages
English (en)
Other versions
KR20140001741A (ko
Inventor
기요시 기타무라
가즈히로 나카이
Original Assignee
다이니폰 스크린 세이조우 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 스크린 세이조우 가부시키가이샤 filed Critical 다이니폰 스크린 세이조우 가부시키가이샤
Publication of KR20140001741A publication Critical patent/KR20140001741A/ko
Application granted granted Critical
Publication of KR101449262B1 publication Critical patent/KR101449262B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(과제) 배선 누락의 발생과 처리 시간을 억제하면서 배선 데이터를 생성한다.
(해결 수단)
배선 데이터의 생성 장치는, 기판 상에서의 기준 위치 및 기준 자세에 대한 반도체 칩의 배치 오차를 취득하는 오차 취득부와, 기판 상에서 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득부와, 배치 오차가 없는 기준 칩에 대해 설정된, 불량 배선이 없는 기준 배선 패턴 중 기준 팬 아웃 배선에 의거해, 접속 배선 패턴 중 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성부를 구비한다. 그리고, 배선 데이터 생성부는, 기준 칩에 대한 기준 팬 아웃 배선의 위치 및 자세와, 기판 상의 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 자세가 배치 오차에 관계없이 같아지도록, 포위 영역 배선 데이터를 생성한다.

Description

배선 데이터의 생성 장치, 생성 방법 및 묘화 장치{GENERATING APPARATUS OF WIRING DATA, GENERATING METHOD, AND DRAWING APPARATUS}
본 발명은, 칩 퍼스트형의 시스템 인 패키지 혹은 웨이퍼 레벨 패키지의 제조 프로세스에 있어서의 배선 패턴의 생성 기술 및 배선 패턴의 노광 기술에 관한 것이다.
칩 퍼스트형의 SIP(System in Package) 혹은 WLP(Wafer Level Package)의 제조 프로세스에 있어서는, 재배선층을 이용하여 IC(lntegrated Circuit)간 혹은 IC 의 패드와 범프간의 배선이 행히진다. 이때 지지체가 되는 기판 상에 접합된 I C의 배치 오차에 대한 대응이 문제가 된다.
노광 처리에 스테퍼를 이용하는 기술(특허 문헌 1, 2 참조)에 있어서는, 마스크를 통한 노광 범위 내에서 노광의 위치나 각도를 미세 조정함으로써, 이 문제에 대한 회피가 도모되고 있다. 그러나, 접속되는 IC간의 거리가, 마스크에 의해 노광 가능한 배선 패턴의 길이 이상으로 떨어져 있는 경우에는 재배선층에서의 접속 불량이 발생하는 등, IC의 배치 오차가 큰 경우에는 수율이 저하한다. 또, 기판 상의 복수의 IC에 관한 회로 영역이 한 번에 노광되는 경우에 있어서, 각 IC의 배치 오차에 불균일이 있는 경우에는 접속 불량의 억제가 곤란해진다.
이에 대해, 마스크를 사용하지 않고 노광용 빔을 주사하여 노광 처리를 행하는 기술이 알려져 있으며, 이 기술에 의하면, 마스크를 사용하는 수법에 비해 IC의 배치 오차에 대한 대응이 용이해진다. 즉, 배치 오차가 있는 경우에는, 배치 오차에 따라 배선 패턴을 처음부터 재설계함으로써, 보정된 배선 패턴을 나타내는 배선 데이터가 GDS 포맷 등의 마스크 CAD용 포맷으로 생성된다. 그리고, 생성된 배선 데이터에 RIP(Raster Image Processor)에 의한 묘화 장치용 RIP 처리가 실시되어 래스터 데이터 형식의 묘화 데이터가 생성됨으로써 묘화 장치에 의한 재배선이 가능해진다. 그러나, 이러한 재설계에 의한 배선 데이터의 생성에는 매우 많은 시간을 필요로 한다. 또 RIP 처리에도 많은 시간을 필요로 한다. 그래서, 마스크를 사용하지 않는 빔 주사에 의한 노광 기술에 있어서, 배치 오차에 대응한 배선 데이터의 생성에 필요한 시간을 단축하는 기술이 제안되고 있다.
예를 들면, 특허 문헌 3의 묘화 장치는, 기판 상의 각 회로 영역에 부여된 위치 맞춤 마크의 위치 변위를, 각 회로 영역의 전극의 위치 변위로서 검출한다. 그리고, 이 장치는, 설계대로 배치되어 위치 변위가 없는 경우에 각 회로 영역간을 접속하는 배선 패턴 중 회로 영역 내의 부분을, 위치 변위에 따라 평행하게 옮기는 패턴 시프트를 하여 보정하면서 빔 주사에 의해 보정된 배선 패턴에 의거한 묘화를 행한다. 그러나, 각 회로 영역에 위치 변위뿐만 아니라 자세 변동도 있는 경우에는, 위치 맞춤 마크의 변위와 배선 패턴의 끝점이 되는 전극의 변위가 상이하기 때문에 특허 문헌 3의 장치는 재배선층에서의 접속 불량이 발생한다.
그래서, 특허 문헌 4의 묘화 장치는, 복수의 전극이 설치된 각 IC가 배치된 기판을 촬영한 화상과, 각 IC의 배치 오차가 없는 상기 기판에 대한 기존의 배선 패턴의 비교에 의해, 각 IC간을 접속하는 각 배선의 양끝점이 되는 전극의 각 세트의 조합과 각 전극의 위치를 특정한다. 그리고, 상기 장치는, 특정한 전극의 세트를 최단 거리로 연결하는 직선의 벡터 데이터를, 전극의 세트의 각각에 대해 구하고, 구한 각 벡터 데이터를 IC의 배치 오차에 대응한 배선 패턴으로서 설정하여 묘화를 행한다. 이에 의해, IC의 배치 오차에 위치의 변위뿐만 아니라 자세의 변동이 포함되는 경우의 재배선층에서의 접속 불량의 억제가 도모되고 있다.
일본국 특허 공개 2003-197850호 공보 일본국 특허 공개 2010-219489호 공보 일본국 특허 공개 평 1-215022호 공보 일본국 특허 공개 2012-42587호 공보
그러나, 특허 문헌 4의 묘화 장치에는, IC의 전극과 접속처의 IC의 전극이 I C의 배치 오차에 따라 직선형상의 배선으로 직접 접속된다. 이 때문에, 각 IC의 전극의 배치가, BGA(Ball-Grid Array) 등과 같이 복잡한 경우에는, BGA 등에서의 팬 아웃 배선 부분에서 보정 후의 배선 패턴끼리가 교차하는 설계가 되기 때문에, 배선 패턴이 생성되지 않는 배선 누락(「미배선」)이 발생한다고 하는 문제가 있다.
본 발명은, 이러한 문제를 해결하기 위해서 이루어진 것으로, 기판 상의 반도체 칩의 각 전극과, 기판 상의 접속처의 각 전극을 접속하는 접속 배선 패턴을 나타내는 배선 데이터의 생성에 있어서, 반도체 칩의 각 전극의 배치가 복잡하고, 반도체 칩에 위치 및 자세에 관한 배치 오차가 있는 경우에도, 배선 누락의 발생과, 처리 시간을 억제하면서 배선 데이터를 생성 가능한 기술을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해서, 제1의 양태에 따른 배선 데이터의 생성 장치는, 기판 상에 배치된 반도체 칩의 각 전극과, 상기 기판에 대해 설치된 접속처의 각 전극을 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터의 생성 장치로서, 상기 기판 상에서의 소정의 기준 위치 및 소정의 기준 자세에 대한 상기 반도체 칩의 배치 오차를 취득하는 오차 취득부와, 상기 기판 상에서 상기 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득부와, 상기 배치 오차가 없는 상기 반도체 칩인 기준 칩에 대해 설정된 불량 배선이 없는 상기 접속 배선 패턴을 나타내는 기준 배선 패턴 중 상기 기준 칩의 각 전극으로부터 상기 기준 칩의 외주연까지의 배선 패턴인 기준 팬 아웃 배선에 의거해 상기 접속 배선 패턴 중 상기 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성부를 구비하고, 상기 배선 데이터 생성부는, 상기 기준 칩에 대한 상기 기준 팬 아웃 배선의 위치 및 자세와, 상기 기판 상의 상기 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 자세가 상기 배치 오차에 관계없이 같아지도록, 상기 포위 영역 배선 데이터를 생성한다.
제2의 양태에 따른 배선 데이터의 생성 장치는, 제1의 양태에 따른 배선 데이터의 생성 장치로서, 상기 포위 영역을 포위하는 상기 포위 영역보다도 넓은 미리 설정된 광영역의 외주연까지 상기 기준 팬 아웃 배선이 인출된 형상의 광역 배선 패턴을 나타내는 광역 배선 데이터를 취득하는 광역 배선 데이터 취득부를 더 구비하고, 상기 배선 데이터 생성부는, 상기 반도체 칩에 대한 상기 포위 영역에 상당하는 부분을, 상기 기준 칩을 기준으로 하여 상기 광영역에 있어서 특정하고, 상기 광역 배선 패턴 중 상기 특정된 부분의 배선 패턴을 상기 포위 영역 배선 패턴으로서 특정하여 상기 포위 영역 배선 데이터를 생성한다.
제3의 양태에 따른 배선 데이터의 생성 장치는, 제2의 양태에 따른 배선 데이터의 생성 장치로서, 상기 광역 배선 데이터 취득부는, 서로 상이한 복수의 기준 자세 후보에 각각 대응한 복수의 광역 배선 데이터 후보를 취득하고, 상기 배선 데이터 생성부는, 상기 복수의 기준 자세 후보 중 상기 기판 상에서의 상기 반도체 칩의 실제 자세에 가장 가까운 것을 상기 기준 자세로서 선택하고, 상기 복수의 광역 배선 데이터 후보 중 상기 기준 자세에 대응하는 것을 상기 광역 배선 데이터로서 선택하여, 선택한 상기 광역 배선 데이터에 의거해 상기 포위 영역 배선 데이터를 생성한다.
제4의 양태에 따른 배선 데이터의 생성 장치는, 제2 또는 제3의 양태에 따른 배선 데이터의 생성 장치로서, 상기 광역 배선 데이터가 소정의 래스터라이즈 처리에 따른 래스터 데이터 형식이다.
제5의 양태에 따른 배선 데이터의 생성 장치는, 제1 내지 제3의 양태 중 어느 하나에 따른 배선 데이터의 생성 장치로서, 상기 포위 영역은, 상기 배치 오차에 관계없이 상기 기판에 대해 고정된 범위의 영역이다.
제6의 양태에 따른 배선 데이터의 생성 장치는, 제1 내지 제3의 양태 중 어느 하나에 따른 배선 데이터의 생성 장치로서, 상기 포위 영역은 다각형의 영역이다.
제7의 양태에 따른 배선 데이터의 생성 장치는, 제1 내지 제3의 양태 중 어느 하나에 따른 배선 데이터의 생성 장치로서, 상기 배선 데이터 생성부는, 상기 반도체 칩의 팬 아웃 배선이 상기 포위 영역의 외주연까지 직선형상으로 인출된 형상의 상기 포위 영역 배선 패턴을 나타내는 상기 포위 영역 배선 데이터를 생성한다.
제8의 양태에 따른 배선 데이터의 생성 장치는, 제1 내지 제3의 양태 중 어느 하나에 따른 배선 데이터의 생성 장치로서, 상기 배선 데이터 생성부는, 상기 포위 영역 배선 패턴과 상기 포위 영역의 외주연과의 각 교점의 위치에 의거해, 상기 접속 배선 패턴 중 상기 포위 영역 배선 패턴 이외의 다른 배선 패턴을 나타내는 타영역 배선 데이터를 더 생성한다.
제9의 양태에 따른 묘화 장치는, 스테이지 상에 놓인 기판을 직접 노광하는 묘화 장치로서, 상기 기판 상에 배치된 반도체 칩의 각 전극과, 상기 기판에 대해 설치된 접속처의 각 전극을 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터를 생성하는 생성 장치와, 노광용 마스크를 사용하지 않고 상기 기판을 노광하는 광학 헤드부와, 상기 기판이 놓여, 상기 광학 헤드부에 대해 상대 이동하는 스테이지와, 상기 기판 상에 배치된 상기 반도체 칩을 촬영하는 촬영부와, 상기 묘화 장치용의 래스터라이즈 처리가 실시된 묘화 데이터를 생성하는 묘화 데이터 생성부를 구비하고, 상기 생성 장치는, 상기 기판 상에서의 소정의 기준 위치 및 소정의 기준 자세에 대한 상기 반도체 칩의 배치 오차를 취득하는 오차 취득부와, 상기 기판 상에서 상기 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득부와, 상기 배치 오차가 없는 상기 반도체 칩인 기준 칩에 대해 설정된 불량 배선이 없는 상기 접속 배선 패턴을 나타내는 기준 배선 패턴 중 상기 기준 칩의 각 전극으로부터 상기 기준 칩의 외주연까지의 배선 패턴인 기준 팬 아웃 배선에 의거해, 상기 기준 칩에 대한 상기 기준 팬 아웃 배선의 위치 및 자세와, 상기 기판 상의 상기 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 자세가 상기 배치 오차에 관계없이 같아지도록 상기 접속 배선 패턴 중 상기 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성부를 구비하고, 상기 촬영부가 촬영한 상기 반도체 칩의 화상에 의거해 상기 배치 오차를 취득함과 더불어, 상기 배치 오차에 의거해 상기 포위 영역 배선 데이터를 생성하고, 상기 묘화 데이터 생성부는, 상기 생성 장치가 생성한 상기 포위 영역 배선 데이터에 의거해 상기 묘화 데이터를 생성하고, 상기 묘화 장치는, 상기 묘화 데이터 생성부가 생성한 상기 묘화 데이터에 의거해 상기 광학 헤드부에 의해 상기 스테이지 상에 놓인 상기 기판을 직접 노광한다.
제10의 양태에 따른 배선 데이터의 생성 방법은, 기판 상에 배치된 반도체 칩의 각 전극과, 상기 기판에 대해 설치된 접속처의 각 전극을 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터의 생성 방법으로서, 상기 기판 상에서의 소정의 기준 위치 및 소정의 기준 자세에 대한 상기 반도체 칩의 배치 오차를 취득하는 오차 취득 단계와, 상기 기판 상에서 상기 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득 단계와, 상기 배치 오차가 없는 상기 반도체 칩인 기준 칩에 대해 설정된 불량 배선이 없는 상기 접속 배선 패턴을 나타내는 기준 배선 패턴 중 상기 기준 칩의 각 전극으로부터 상기 기준 칩의 외주연까지의 배선 패턴인 기준 팬 아웃 배선에 의거해 상기 접속 배선 패턴 중 상기 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성 단계를 구비하고, 상기 배선 데이터 생성 단계는, 상기 기준 칩에 대한 상기 기준 팬 아웃 배선의 위치 및 자세와, 상기 기판 상의 상기 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 자세가 상기 배치 오차에 관계없이 같아지도록, 상기 포위 영역 배선 데이터를 생성하는 단계이다.
본 발명에 의하면, 접속 배선 패턴 중 포위 영역 배선 패턴이, 불량 배선이 없는 기준 배선 패턴의 일부인 기준 팬 아웃 배선에 의거해, 기준 위치 및 기준 자세에 대한 반도체 칩의 배치 오차에 따라 생성된다. 이에 의해, 팬 아웃 배선을 포함해, 배선의 난이도가 높은 포위 영역에 있어서의 배선 누락의 발생과, 배선 데이터의 생성에 필요로 하는 처리 시간이 억제된다. 또, 포위 영역이 반도체 칩보다 넓기 때문에, 포위 영역이 반도체 칩과 같은 사이즈인 경우에 비해 포위 영역 배선 패턴 이외의 배선 패턴을 짧고, 단순화할 수 있다. 이에 의해, 상기 배선 패턴에 대해서도 배선 누락의 발생과, 배선 데이터의 생성에 필요로 하는 처리 시간이 억제된다. 따라서, 반도체 칩의 각 전극의 배치가 복잡하고, 반도체 칩에 위치 및 자세에 관한 배치 오차가 있는 경우에도, 배선 누락의 발생과 처리 시간을 억제하면서 접속 배선 패턴을 나타내는 배선 데이터를 생성할 수 있다.
도 1은 실시형태 1, 2에 각각 따른 묘화 장치의 구성예를 나타내는 측면도이다.
도 2는 도 1의 묘화 장치의 구성예를 나타내는 평면도이다.
도 3은 실시형태 1에 따른 묘화 장치의 기능 구성의 일례를 나타내는 블럭도이다.
도 4는 기판 상에 배치된 반도체 칩의 일례를 나타내는 도면이다.
도 5는 팬 아웃 배선의 일례를 나타내는 도면이다.
도 6은 기준 배선 패턴의 일례를 나타내는 도면이다.
도 7은 기준 배선 패턴의 일례를 나타내는 도면이다.
도 8은 접속 배선 패턴의 일례를 나타내는 도면이다.
도 9는 실시형태 1, 2 각각에 따른 배선 데이터 생성 장치의 동작의 일례를 나타내는 플로차트이다.
도 10은 실시형태 1에 따른 배선 데이터 생성 장치의 동작의 일례를 나타내는 플로차트이다.
도 11은 실시형태 2에 따른 묘화 장치의 기능 구성의 일례를 나타내는 블럭도이다.
도 12는 생성 수법 1에 의한 포위 영역 배선 패턴의 생성을 설명하기 위한 도면이다.
도 13은 생성 수법 2에서 이용되는 광역 배선 패턴의 일례를 나타내는 도면이다.
도 14는 생성 수법 2에서 이용되는 광역 배선 패턴의 일례를 나타내는 도면이다.
도 15는 생성 수법 2에 의한 포위 영역 배선 패턴의 생성을 설명하기 위한 도면이다.
도 16은 실시형태 2에 따른 배선 데이터 생성 장치의 동작의 일례를 나타내는 플로차트이다.
도 17은 실시형태 2에 따른 배선 데이터 생성 장치의 동작의 일례를 나타내는 플로차트이다.
이하, 본 발명의 실시형태를 도면에 의거해 설명한다. 도면에서는 동일한 구성 및 기능을 갖는 부분에 같은 부호가 부여되고, 하기 설명에서는 중복 설명이 생략된다. 또, 각 도면은 모식적으로 나타난 것이며, 예를 들면, 각 도면에서의 표시물의 사이즈 및 위치 관계 등은 반드시 정확하게 도시된 것은 아니다.
<실시형태 1>
<A-1. 묘화 장치의 구성>
도 1은, 실시형태 1에 따른 묘화 장치의 일례로서 묘화 장치(100A)의 구성예를 나타내는 측면도이며, 도 2는, 도 1의 묘화 장치(100A)의 구성예를 나타내는 평면도이다. 또한 도 1, 도 2는, 후술하는 실시형태 2에 따른 묘화 장치의 일례로서 묘화 장치(100B)의 구성예를 나타내는 측면도와 평면도를 각각 나타내는 도면이기도 하다. 묘화 장치(100A)와 묘화 장치(100B)의 구성의 차이는, 묘화 장치(100A)가 제어부(70A)를 구비한 데 반해, 묘화 장치(100B)는 제어부(70B)를 구비하는 것이다.
또, 도 1, 도 2에는, 묘화 장치(100A)의 외부 장치인 배선 시스템(150)이 나타나 있다. 배선 시스템(150)은, 묘화 장치(100A)의 제어부(70A)와 통신 회선에 의해 접속되어 있고, 제어부(70A)와의 사이에서 각종 데이터의 수수(授受)가 가능하게 구성되어 있다. 먼저, 묘화 장치(100A)에 대해서 이하에 설명한다.
묘화 장치(100A)는, 감광 재료가 표면에 부여된 반도체 기판이나 유리 기판 등의 기판(W)의 표면에 광 빔을 조사하여 패턴을 묘화하는 직접 묘화 장치이다. 더 구체적으로는, 멀티칩 모듈의 제조 공정에 있어서, 노광 대상 기판으로서 지지 기판(이하, 단순히 「기판」이라 함)(W)의 상면에 형성된 레지스트에, 배선 패턴을 묘화하기 위한 장치이다. 도 1 및 도 2에 나타낸 바와 같이, 묘화 장치(100A)는, 주로, 기판(W)을 유지하는 스테이지(10)와, 스테이지(10)를 이동시키는 스테이지 이동 기구(20)와, 스테이지(10)의 위치에 대응한 위치 파라미터를 계측하는 위치 파라미터 계측 기구(30)와, 기판(W)의 상면에 펄스광을 조사하는 광학 헤드부(50)와, 얼라인먼트 카메라(60)와, 제어부(70A)를 구비하고 있다.
그리고, 이 묘화 장치(100A)에서는, 본체 프레임(101)에 대해 커버(102)가 부착되어 형성되는 본체 내부에 장치 각 부가 배치되어 본체부가 구성됨과 더불어, 본체부의 외측(본 실시형태에서는, 도 1에 나타낸 바와 같이 본체부의 오른쪽)에 기판 수납 카세트(110)가 배치되어 있다. 이 기판 수납 카세트(110)에는, 노광 처리를 받아야 할 미처리 기판(W)이 수납되어 있으며, 본체 내부에 배치되는 반송 로봇(120)에 의해 본체부에 로딩된다. 또, 미처리의 기판(W)에 대해 노광 처리(패턴 묘화 처리)가 실시된 후, 상기 기판(W)이 반송 로봇(120)에 의해 본체부로부터 언로딩되어 기판 수납 카세트(110)에 되돌려진다.
이 본체부에서는, 도 1 및 도 2에 나타낸 바와 같이, 커버(102)에 둘러싸인 본체 내부의 오른쪽 단부에 반송 로봇(120)이 배치되어 있다. 또, 이 반송 로봇(120)의 왼쪽에는 기대(130)가 배치되어 있다. 이 기대(130)의 일방단측 영역(도 1 및 도 2의 오른쪽 영역)이, 반송 로봇(120) 사이에서 기판(W)의 수도(受渡)를 행하는 기판 수도 영역으로 되어 있는데 반해, 타방단측 영역(도 1 및 도 2의 왼쪽 영역)이 기판(W)으로의 패턴 묘화를 행하는 패턴 묘화 영역으로 되어 있다.
이 기대(130) 상에서는, 패턴 묘화 영역에 헤드 지지부(140)가 설치되어 있다. 헤드 지지부(140)는, 기대(130)로부터 상방에 세워져 설치된 2개의 다리 부재(141)와, 2개의 다리 부재(142)를 구비하고 있다. 또, 헤드 지지부(140)는, 2개의 다리 부재(141)의 꼭대기부 사이와, 2개의 다리 부재(142)의 꼭대기부 사이의 각각을 연결하도록 설치된 들보 부재(143 및 144)도 구비하고 있다. 그리고, 들보 부재(143)의 패턴 묘화 영역측에 얼라인먼트 카메라(촬영부)(60)가 고정되어 있다. 얼라인먼트 카메라(60)는, 스테이지(10)에 유지되어 패턴 묘화 영역으로 반송된 기판(W)의 촬영을 행하여, 모니터 화상(42)(도 3)을 생성한다. 기판(W) 상에는 반도체 칩이 배치되어 있기 때문에, 얼라인먼트 카메라(60)는, 상기 반도체 칩도 촬영한다.
도 4는, 기판(W)의 표면 상에 배치된 반도체 칩의 일례를 나타내는 도면이다. 기판(W)에는, 복수의 반도체 칩이 배치되어 있다. 각 반도체 칩에는 복수의 전극이 설치되어 있으며, 도 4에서는, 기판(W)의 표면 중 1세트의 반도체 칩(610 및 630)이 배치되어 있는 부분이 표시되어 있다. 반도체 칩(「기준 칩」)(620)은, 반도체 칩(630)이 소정의 기준 위치에 소정의 기준 자세로 배치된 상태를 나타내고 있다. 도 4에 나타난 바와 같이, 반도체 칩(630)의 위치 및 자세는, 기준 위치 및 기준 자세에 대해 배치 오차를 갖고 있다. 한편, 기준 칩(620)은, 소정의 기준 위치에 소정의 기준 자세로 배치되어 있다. 따라서, 기준 칩(620)에는, 배치 오차가 없다. 즉, 기준 칩(620)은, 기준 위치 및 기준 자세로 반도체 칩(630)을 기판(W) 상에 배치한 칩 상태를 표현하고 있다. 반도체 칩(630)의 전극(680)이 설치되어 있는 면에는, 반도체 칩(630)의 위치 및 자세를 검출하기 위한 얼라인먼트 마크가 설치되어 있다. 또한, 기판(W)의 상면에는, 반도체 칩(610 및 630)이 배치되어 있는 상태로, 이러한 반도체 칩을 덮도록 레지스트(감광 재료)의 층이 미리 형성되어 있다.
기판(W)의 상면(주면, 피묘화면, 피노광면이라고도 칭해짐)의 면 위에는, 기판(W)의 위치 및 자세의 검출에 이용되는 도시 생략한 얼라인먼트 마크가 형성되어 있다. 또, 기판(W)의 상면에 배치된 반도체 칩(630)에는, 반도체 칩(630)의 위치 및 자세의 검출에 이용되는 도시 생략한 얼라인먼트 마크가 형성되어 있다.
반도체 칩(610)에는 복수의 전극(660)이 설치되고, 반도체 칩(630)에는 BGA의 전극을 구성하는 복수의 전극(680)이 설치되어 있다. 도 4에서는, 반도체 칩(610)과 반도체 칩(630) 사이에 걸친 전극간의 접속 관계가 래츠 네스트(Rat's Nest)(270)에 의해 표시되어 있다. 이 래츠 네스트는, 소정의 전기적인 접속 관계를 나타내는 넷 리스트에 규정된 전극간의 접속 관계를 도시한 것이다. 래츠 네스트에서 서로 접속된 전극끼리가 전기적으로 접속된다. 반도체 칩(630)에는 배치 오차가 있기 때문에, 배선 시스템(150)이 기판(W)의 배선의 설계 정보에 의거해 생성한 기준 배선 데이터(310)에 따라서 노광 처리 등이 이루어진 경우에는, 단선이나 배선 누락 등의 불량 배선이 발생한다. 그래서, 묘화 장치(100A)의 배선 데이터 생성 장치(1A)는, 넷 리스트에 의해 접속 관계가 규정된 전극끼리를 반도체 칩의 실제 위치 및 자세에 따른 배선 패턴으로 접속하는 접속 배선 패턴을 구하고, 상기 접속 배선 패턴 나타내는 배선 데이터를 생성한다. 그리고, 묘화 장치(100A)는, 상기 배선 데이터에 의거한 노광 처리를 행한다.
본원의 설명에 있어서는, 이하에, 기판(W)에 배치된 각 반도체 사이에서 전극을 접속하는 배선 패턴 중 반도체 칩(610)과 반도체 칩(630) 사이에서 전극을 접속하는 배선 패턴을 나타내는 배선 데이터의 생성에 대해서 설명을 행한다. 다른 배선 패턴을 나타내는 배선 데이터의 생성도 반도체 칩(610)과 반도체 칩(630) 사이에서의 배선 데이터의 생성과 동일하게 행해질 수 있다.
도 1, 도 2로 돌아와서, 스테이지(10)는, 기대(130) 상에서 스테이지 이동 기구(20)에 의해 X방향, Y방향 및 θ방향으로 이동된다. 즉, 스테이지 이동 기구(20)는, 스테이지(10)를 수평면 내에서 2차원적으로 이동시켜 위치 결정함과 더불어, θ축(연직축) 둘레로 회전시켜 후술하는 광학 헤드부(50)에 대한 상대 각도를 조정하여 위치 결정한다. 이에 의해, 스테이지(10)는, 광학 헤드부(50)에 대해 상대 이동한다.
또, 이와 같이 구성된 헤드 지지부(140)에 대해 광학 헤드부(50)가 상하 방향으로 이동 가능하게 부착되어 있다. 이와 같이 헤드 지지부(140)에 대해, 얼라인먼트 카메라(60)와 광학 헤드부(50)가 부착되어 있으며, XY평면 내에서의 양자의 위치 관계는 고정화되어 있다. 또, 이 광학 헤드부(50)는, 기판(W)으로의 패턴 묘화를 행함으로써, 헤드 이동 기구(도시 생략)에 의해 상하 방향으로 이동된다. 그리고, 헤드 이동 기구가 작동함으로써, 광학 헤드부(50)가 상하 방향으로 이동하고, 광학 헤드부(50)와 스테이지(10)에 유지되는 기판(W)의 거리를 고정밀도로 조정 가능하게 되어 있다. 이와 같이, 광학 헤드부(50)가 묘화 헤드로서 기능하고 있다.
또, 들보 부재(143 및 144)의 꼭대기부 사이를 연결하도록 광학 헤드부(50)의 광학계 등을 수납한 박스(172)가 설치되어 있고, 기대(130)의 패턴 묘화 영역을 상방으로부터 덮고 있다.
스테이지(10)는, 원통형의 외형을 갖고, 그 상면에 기판(W)을 수평 자세로 놓고 유지하기 위한 유지부이다. 스테이지(10)의 상면에는, 복수의 흡인 구멍(도시 생략)이 형성되어 있다. 이로써, 스테이지(10) 상에 기판(W)이 놓이면, 기판(W)은, 복수의 흡인 구멍의 흡인압에 의해 스테이지(10)의 상면에 흡착 고정된다.
스테이지 이동 기구(20)는, 묘화 장치(100A)의 기대(130)에 대해 스테이지(10)를 주 주사 방향(Y축 방향), 부 주사 방향(X축 방향) 및 회전 방향(Z축 둘레의 회전 방향)으로 이동시키기 위한 기구이다. 스테이지 이동 기구(20)는, 스테이지(10)를 회전시키는 회전 기구(21)와, 스테이지(10)를 회전 가능하게 지지하는 지지 플레이트(22)와, 지지 플레이트(22)를 부 주사 방향으로 이동시키는 부주사 기구(23)와, 부주사 기구(23)를 통해 지지 플레이트(22)를 지지하는 베이스 플레이트(24)와, 베이스 플레이트(24)를 주 주사 방향으로 이동시키는 주 주사 기구(25)를 갖고 있다.
회전 기구(21)는, 스테이지(10)의 내부에 부착된 회전자에 의해 구성된 모터를 갖고 있다. 또, 스테이지(10)의 중앙부 하면측과 지지 플레이트(22) 사이에는 회전 베어링 기구가 설치되어 있다. 이로써, 모터를 동작시키면, 회전자가 θ방향으로 이동하고, 회전 베어링 기구의 회전축을 중심으로 하여 스테이지(10)가 소정 각도의 범위 내에서 회전한다.
부주사 기구(23)는, 지지 플레이트(22)의 하면에 부착된 이동자와 베이스 플레이트(24)의 상면에 부설(敷設)된 고정자에 의해 부 주사 방향의 추진력을 발생시키는 리니어 모터(23a)를 갖고 있다. 또, 부주사 기구(23)는, 베이스 플레이트(24)에 대해 지지 플레이트(22)를 부 주사 방향을 따라서 안내하는 한 쌍의 가이드 레일(23b)을 갖고 있다. 이로써, 리니어 모터(23a)를 동작시키면, 베이스 플레이트(24) 상의 가이드 레일(23b)을 따라서 지지 플레이트(22) 및 스테이지(10)가 부 주사 방향으로 이동한다.
주 주사 기구(25)는, 베이스 플레이트(24)의 하면에 부착된 이동자와 헤드 지지부(140)의 상면에 부설된 고정자에 의해 주 주사 방향의 추진력을 발생시키는 리니어 모터(25a)를 갖고 있다. 또, 주 주사 기구(25)는, 헤드 지지부(140)에 대해 베이스 플레이트(24)를 주 주사 방향을 따라서 안내하는 한 쌍의 가이드 레일(25b)을 갖고 있다. 이로써, 리니어 모터(25a)를 동작시키면, 기대(130) 상의 가이드 레일(25b)을 따라 베이스 플레이트(24), 지지 플레이트(22) 및 스테이지(10)가 주 주사 방향으로 이동한다. 또한, 이러한 스테이지 이동 기구(20)로는, 종래부터 다용되고 있는 X-Y-θ축 이동 기구를 이용할 수 있다.
위치 파라미터 계측 기구(30)는, 레이저광의 간섭을 이용하여 스테이지(10)에 대한 위치 파라미터를 계측하기 위한 기구이다. 위치 파라미터 계측 기구(30)는, 주로 레이저광 출사부(31), 빔 스플리터(32), 빔 벤더(33), 제1의 간섭계(34) 및 제2의 간섭계(35)를 갖는다.
레이저광 출사부(31)는, 계측용의 레이저광을 출사하기 위한 광원 장치이다. 레이저광 출사부(31)는, 고정 위치, 즉 본 장치의 기대(130)나 광학 헤드부(50)에 대해 고정된 위치에 설치되어 있다. 레이저광 출사부(31)로부터 출사된 레이저광은, 우선, 빔 스플리터(32)에 입사하고, 빔 스플리터(32)로부터 빔 벤더(33)로 향하는 제1의 분기광과, 빔 스플리터(32)로부터 제2의 간섭계(35)로 향하는 제2의 분기광으로 분기된다.
제1의 분기광은, 빔 벤더(33)에 의해 반사되고, 제1의 간섭계(34)에 입사함과 더불어, 제1의 간섭계(34)로부터 스테이지(10)의 -Y측의 단변의 제1의 부위(여기에서는, -Y측의 단변의 중앙부)(10a)에 조사된다. 그리고, 제1의 부위(10a)에 서 반사한 제1의 분기광이 다시 제1의 간섭계(34)에 입사한다. 제1의 간섭계(34)는, 스테이지(10)를 향하는 제1의 분기광과 스테이지(10)로부터 반사한 제1의 분기광의 간섭에 의거해, 스테이지(10)의 제1의 부위(10a)의 위치에 대응한 위치 파라미터를 계측한다.
한편, 제2의 분기광은, 제2의 간섭계(35)에 입사함과 더불어, 제2의 간섭계(35)로부터 스테이지(10)의 -Y측의 단변의 제2의 부위(제1의 부위(10a)와는 상이한 부위)(10b)에 조사된다. 그리고, 제2의 부위(10b)에서 반사한 제2의 분기광이 다시 제2의 간섭계(35)로 입사한다. 제2의 간섭계(35)는, 스테이지(10)로 향하는 제2의 분기광과 스테이지(10)로부터 반사한 제2의 분기광의 간섭에 의거해, 스테이지(10)의 제2의 부위(10b)의 위치에 대응한 위치 파라미터를 계측한다. 제1의 간섭계(34) 및 제2의 간섭계(35)는, 각각의 계측에 의해 취득된 위치 파라미터를 제어부(70A)로 송신한다. 제어부(70A)는, 상기 위치 파라미터를 이용하여, 스테이지(10)의 위치나 스테이지(10)의 이동 속도의 제어 등을 행한다.
광학 헤드부(50)는, 스테이지(10) 상에 유지된 기판(W)의 상면을 향해 노광 처리용 펄스광을 조사하는 광조사부이다. 광학 헤드부(50)는, 노광용 마스크를 사용하지 않고 기판(W)을 노광한다. 보다 상세하게는, 광학 헤드부(50)는, 배선 데이터 생성 장치(1A)가 생성한 묘화 데이터(580)(도 3)에 의거해 스테이지(10) 상에 놓인 기판(W)을 직접 노광한다. 기대(130) 상에는, 스테이지(10) 및 스테이지 이동 기구(20)를 걸치도록 들보 부재(143)가 가설되어 있고, 들보 부재(143)에는 광학 헤드부(50)가 설치되어 있다. 광학 헤드부(50)는, 기대(130)에 있어서의 Y방향(주 주사 방향)의 대략 중앙 부분에 위치한다. 광학 헤드부(50)는, 조명 광학계(53)를 통해 1개의 레이저 발진기(54)에 접속되어 있다. 또, 레이저 발진기(54)에는, 레이저 발진기(54)의 구동을 행하는 레이저 구동부(55)가 접속되어 있다. 레이저 구동부(55), 레이저 발진기(54) 및 조명 광학계(53)는 박스(172)의 내부에 설치되어 있다. 레이저 구동부(55)를 동작시키면, 레이저 발진기(54)로부터 펄스광이 출사되어, 상기 펄스광이 조명 광학계(53)를 통해 광학 헤드부(50)의 내부에 도입된다.
광학 헤드부(50)의 내부에는, 조사된 광을 공간 변조하는 공간 광변조기, 공간 광변조기를 제어하는 묘화 제어부, 광학 헤드부(50)의 내부에 도입된 펄스광을 공간 광변조기를 통해 기판(W)의 상면에 조사하는 광학계 등(각각 도시 생략)이 주로 설치되어 있다. 공간 광변조기로는, 예를 들면, 회절 격자형의 공간 광변조기인 GLV(등록상표；Grating Light Valve) 등이 채용된다. 광학 헤드부(50)의 내부에 도입된 펄스광은, 공간 광변조기 등에 의해서 소정의 패턴 형상으로 성형된 광속으로서 기판(W)의 상면에 조사되어, 기판(W) 상의 레지스트 등의 감광층을 노광한다. 이에 의해, 기판(W)의 상면에 패턴이 묘화된다.
기판(W)의 상면 상에는, 배치된 반도체 칩(610 및 630)을 덮도록 자외선 조사에 의해 감광하는 레지스트(감광 재료)가 미리 형성되어 있고, 레이저 발진기(54)는, 파장 355nm의 자외선을 출사하는 3배파 고체 레이저가 된다. 물론, 레이저 발진기(54)는 기판(W)의 감광 재료가 감광하는 파장대에 포함되는 다른 파장의 광을 출사하는 것이어도 된다. 묘화 장치(100A)는, 광학 헤드부(50)에 의한 노광폭분씩 기판(W)을 부 주사 방향으로 옮기면서, 주 주사 방향으로의 패턴의 묘화를 소정 회수 반복함으로써, 기판(W)의 묘화 영역 전체면에 패턴을 형성한다.
얼라인먼트 카메라(「촬영부」)(60)는, 기판(W)의 촬영을 행함으로써, 기판(W)의 상면의 복수 개소에 미리 형성된 도시 생략한 얼라인먼트 마크나, 반도체 칩(630)의 상면에 형성된 도시 생략한 얼라인먼트 마크 등의 화상을 포함하는 모니터 화상(42)(도 3)을 생성한다. 모니터 화상(42)은, 기판(W)의 위치 및 자세의 검출이나, 반도체 칩(630)의 위치 및 자세의 검출에 이용된다. 얼라인먼트 카메라(60)는, 기판(W) 상의 레지스트의 하층에 설치된 전극 등의 배선 패턴도 촬영 가능하게 되어 있다. 얼라인먼트 카메라(60)는, 예를 들면, 디지털 카메라 등에 의해 구성되고, 들보 부재(143)를 통해 기대(130)에 고정되어 있다.
얼라인먼트 카메라(60)에 의해 얼라인먼트 마크를 촬영하는 경우에는, 우선, 묘화 장치(100A)는, 스테이지(10)를 가장 -Y측의 위치(도 1, 도 2 중의 좌측 위치)로 이동시킨다. 그리고, 묘화 장치(100A)는, 도시 생략한 모니터용 조명부로부터 기판(W)에 모니터용 조명 광을 조사하여, 얼라인먼트 카메라(60)에 촬영을 실행시킴으로써, 각 얼라인먼트 마크의 화상을 포함하는 모니터 화상(42)을 취득한다. 취득된 모니터 화상(42)은, 얼라인먼트 카메라(60)로부터 제어부(70A)로 송신된다. 송신된 모니터 화상(42)은, 제어부(70A)에 의해 광학 헤드부(50)에 대한 기판(W)의 위치 및 자세의 조정이나, 소정의 기준 위치 및 기준 자세에 대한 반도체 칩(630)의 배치 오차의 검출 등에 이용된다.
기판(W) 상에 배치되어 있는 반도체 칩의 금속막 등으로 이루어지는 전극 패드에 대해 모니터용 조명부로부터 조명 광이 조사되면, 그 반사광 중 적외광 성분이 얼라인먼트 카메라(60)에 입사한다. 적외광 성분은, 레지스트의 반응에 거의 기여하지 않고, 레지스트를 투과할 수 있기 때문에 전극 패드는 촬영될 수 있다. 하층이 금속막에 의해 전체면 덮여 있는 경우에는, 그 아래의 층을 관찰할 수 없지만, 통상의 기판(W)에서는, 전극 패드가 전체면을 덮을 가능성은 적다. 따라서, 모니터용 조명부의 광원으로는 적외광 성분을 많이 포함하는 광을 출사가능한 광원이 채용되는 것이 바람직하다. 또, 얼라인먼트 카메라(60)도 적외선 영역에 감도를 갖는 것이 바람직하다.
제어부(70A)는, 여러 가지의 연산 처리를 실행하면서 묘화 장치(100A) 내의 각 부의 동작을 제어하기 위한 정보 처리부이다. 제어부(70A)는, 예를 들면, 전기적으로 접속된 CPU(900A)(도 3) 및 기억부(72A)(도 3) 등을 갖는 컴퓨터를 구비하여 구성된다. 제어부(70A)는, 또, CPU(900A)와 전기적으로 접속된 노광 제어부(980)(도 3)를 구비하고 있고, 상기 컴퓨터와 노광 제어부(980)는, 하나의 전장(電裝) 래크(도시 생략) 내에 배치되어 있다. 제어부(70A)는, 상기 스테이지 이동 기구(20), 위치 파라미터 계측 기구(30), 광학 헤드부(50) 및 얼라인먼트 카메라(60) 등과 전기적으로 접속되어 있다. 제어부(70A)는, CPU(900A)가 기억부(72A)에 기억된 프로그램(PG1)을 읽어들여 실행함으로써, 상기 각 부의 동작 제어를 행한다. 또, 제어부(70A)는, 묘화 장치(100A)의 외부의 배선 시스템(150)과 통신 회선을 통해 접속되어 있다.
제어부(70A)는, 얼라인먼트 카메라(60)가 기판(W)의 촬영에 의해 생성한 모니터 화상(42)을 이용하여 기판(W) 상의 레지스트층의 하층에 있어서의 배선 패턴이나 전극의 위치를 검출함으로써, 반도체 칩의 전극 패드의 위치 검출을 행할 수 있다. 제어부(70A)는, 검출된 전극의 위치와, 기준 위치 및 기준 자세의 반도체 칩에 대한 미리 생성된 배선 패턴의 비교를 행함으로써, 반도체 칩의 배치 오차를 검출할 수 있다. 또한 얼라인먼트 마크나 전극의 검출은, 모니터 화상(42)의 화소값 분포를 2차 미분하는 등에 의해 얻어지는 에지 신호 등에 의거하여 행해진다.
배선 시스템(150)은, CAD 시스템 등을 구비해 구성되어 있다. 배선 시스템(150)은, 기판(W) 상에 배치되는 반도체 칩의 전극간의 전기적인 접속 관계를 나타내는 넷 리스트를 생성한다. 배선 시스템(150)은, 상기 넷 리스트에 따라서 기판(W) 상에 배치되는 반도체 칩의 전극간을 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터를 생성한다. 보다 상세하게는, 배선 시스템(150)은, 배치 오차가 없는 기준 칩에 대한 접속 배선 패턴(「기준 배선 패턴」)을 나타내는 기준 배선 데이터(310)(도 3)를 생성한다. 기준 배선 패턴은, 전기적인 단락이나 단선 등의 배선 불량이 발생하지 않은 접속 배선 패턴이다. 즉, 불량 배선을 갖고 있지 않은 기준 배선 패턴이, 접속 배선 패턴에 대응해 기준 칩에 부여되어 있다. 생성된 기준 배선 데이터(310)는, 묘화 장치(100A)의 제어부(70A)에 공급된다. 또, 배선 시스템(150)은, 기판(W)에 관한 넷 리스트와 기판(W) 상에 배치된 반도체 칩(630)의 기준 위치 및 기준 자세 등을 포함한 설계 정보(44)(도 3)를 제어부(70A)에 공급한다.
<A-2. 묘화 장치의 기능 구성>
<A-2-1. 묘화 장치의 전체적인 기능 구성>
도 3은, 실시형태 1에 따른 묘화 장치(100A)의 묘화 동작의 제어에 관한 기능 구성의 일례를 나타내는 블럭도이다. 도 3에 나타난 바와 같이, 묘화 장치(100A)는, 묘화 동작의 제어에 관한 기능 요소로서, 상술한 얼라인먼트 카메라(60), 제어부(70A), 광학 헤드부(50) 및 스테이지 이동 기구(20)를 주로 구비하고 있으며, 이들 요소의 동작에 의해 묘화 동작의 제어를 행한다.
제어부(70A)는, CPU(900A) 및 메모리 등의 기억부(72A) 등을 구비한 컴퓨터를 구비해 구성되어 있다. 제어부(70A)에는, 상기 컴퓨터와 함께 노광 제어부(980)가 더 설치되어 있다. 상기 컴퓨터 내의 CPU(900A)가 프로그램(PG1)에 따라서 연산 처리함으로써, 오차 취득부(910), 영역 정보 취득부(920), 배선 데이터 생성부(930A) 및 묘화 데이터 생성부(940) 등의 기능이 실현된다.
오차 취득부(910), 영역 정보 취득부(920) 및 배선 데이터 생성부(930A)는, 배선 데이터 생성 장치(1A)를 구성한다. 배선 데이터 생성 장치(1A)는, 기판(W) 상에 배치된 반도체 칩의 각 전극과, 기판(W)에 대해 설치된 접속처의 각 전극, 즉 기판(W)의 영역 내에 설치된 접속처의 각 전극을, 넷 리스트 등에 규정되는 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 접속 배선 데이터(510)(도 3)를 생성한다. 환언하면, 배선 데이터 생성 장치(1A)는, 기판(W) 상에 배치된 반도체 칩의 각 전극으로부터 기판(W) 상에서 연장되는 접속 배선 패턴을 나타내는 배선 데이터를 생성한다.
묘화 데이터 생성부(940)는, 배선 데이터 생성 장치(1A)가 생성한 접속 배선 데이터(510)에 의거해, 묘화 장치(100A)용의 래스터라이즈 처리가 실시된 묘화 데이터(580)(도 3)를 생성한다.
기억부(72A)는, ROM 및 RAM 등의 메모리 등에 의해 구성되어 있다. 기억부(72A)에는, CPU(900A)가 판독하는 실행하는 프로그램(PG1) 및 영역 설정용 정보(49) 등이 미리 기억되어 있다. 영역 설정용 정보(49)는, 예를 들면, 후술하는 포위 영역의 사이즈에 관련된 정보이다. 또, 기억부(72A)는, 묘화 데이터 생성부(940)가 생성한 묘화 데이터(580)를 기억하는 것 외에, CPU(900A)의 워크 메모리로서도 동작한다.
노광 제어부(980)는, 기억부(72A)에 기억된 묘화 데이터(580)에 의거해 광학 헤드부(50) 및 스테이지 이동 기구(20)의 각 부를 제어함으로써 1스트라이프분의 묘화를 행한다. 그리고, 1개의 스트라이프에 대한 노광 기록이 종료되면, 다음의 분할 영역에 대해 동일한 처리가 행해지고, 스트라이프마다 묘화가 반복된다. 이에 의해, 묘화 데이터(580)의 배선 패턴이 기판(W) 상에 묘화된다.
<A-2-2. 배선 데이터 생성 장치의 기능 구성>
배선 데이터 생성 장치(1A)는, 오차 취득부(910), 영역 정보 취득부(920) 및 배선 데이터 생성부(930A)를 구비해 구성된다.
오차 취득부(910)는, 기판(W) 상에서의 소정의 기준 위치 및 소정의 기준 자세에 대한 반도체 칩(630)의 배치 오차(46)(도 3)를 취득한다. 보다 상세하게는, 오차 취득부(910)는, 모니터 화상(42)으로부터 기판(W) 상에서의 반도체 칩(630)의 실제 위치와 자세를 검출하고, 이들을 설계 정보(44)에 포함된 기준 위치 및 기준 자세와 비교함으로써 배치 오차(46)를 취득한다. 배치 오차(46)는, 배선 데이터 생성부(930A)에 공급된다.
영역 정보 취득부(920)는, 기판(W)의 상면의 면 상에서 반도체 칩(630)을 포위하고, 반도체 칩(630)보다도 넓은 포위 영역(710)(도 6, 도 8 등 참조)을 나타내는 포위 영역 정보(810)를 취득한다. 영역 정보 취득부(920)는, 예를 들면, 설계 정보(44)에 포함된 반도체 칩(630)의 기판(W)에 대한 기준 위치를 영역의 중심으로 하고, 영역 설정용 정보(49)에 의해 규정되는 사이즈와 형상 등을 갖는 포위 영역(710)을 특정한다. 그리고, 영역 정보 취득부(920)는, 특정한 포위 영역(710)을 나타내는 위치, 사이즈 및 형상 등의 포위 영역 정보(810)를 취득하여 배선 데이터 생성부(930A)에 공급한다.
영역 설정용 정보(49)는, 반도체 칩(630)이 기판(W) 상을 이동하는 최대 범위를 포위 영역(710)의 사이즈로서 설정 가능한 정보인 것이 바람직하다. 이러한 영역 설정용 정보(49)는, 예를 들면, 기판(W)의 상면에 반도체 칩(630)을 배치하는 본더의 위치 결정 오차 등에 의거하여 취득될 수 있다. 또한 설정된 포위 영역(710)의 사이즈가 상기 최대 범위보다도 작다고 해도, 또한, 크다고 해도, 포위 영역(710)이 반도체 칩(630)보다도 넓으면, 포위 영역(710) 내에 반도체 칩(630)이 포함될 수 있으므로, 본 발명의 유용성을 해치는 것은 아니다. 마찬가지로, 포위 영역(710)의 중심이, 기준 위치에서 벗어나 설정되었다고 해도 본 발명의 유용성을 해치는 것은 아니다.
또, 영역 설정용 정보(49)가 미리 설정된 포위 영역 정보(810) 그 자체이며, 영역 정보 취득부(920)가 기억부(72A)로부터 포위 영역 정보(810)를 취득하여 배선 데이터 생성부(930A)에 그대로 공급하는 구성이 채용되어도 된다.
배선 데이터 생성부(930A)는, 도 8에 나타난 바와 같이, 배치 오차(46), 포위 영역 정보(810) 및 설계 정보(44)에 포함되는 넷 리스트 등에 의거하여, 포위 영역(710)에 대응하는 부분의 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)(도 3)를 생성한다.
여기서, 도 5는, 팬 아웃 배선의 일례로서 반도체 칩(12)의 BGA를 구성하는 각 전극(14)으로부터 배선된 팬 아웃 배선(16)을 나타내는 도면이다. 팬 아웃 배선(16)은, 각 전극(14)으로부터 도시 생략한 접속처의 각 전극까지 설치되는 접속 배선 패턴 중 각 전극(14)으로부터 반도체 칩(12)의 외주연까지의 배선 패턴이다. 접속 배선 패턴은, 각 배선끼리의 교차나 단선이 발생하지 않도록 CAD 시스템 등에 의해 설계된다. 이 때문에, 접속 배선 패턴은, 접속처의 각 전극과, 반도체 칩(12)의 상대적인 위치 및 자세의 관계에 따라 변동한다. 따라서, 팬 아웃 배선의 배선 패턴도 상기 위치 및 자세의 관계에 따라 변동한다.
본원의 기재에서는, 기판(W)에 대해 소정의 기준 위치에 소정의 기준 자세로 배치된 기준 칩에 대한 팬 아웃 배선은, 「기준 팬 아웃 배선」이라고도 칭해진다. 즉, 기준 팬 아웃 배선은, 기준 배선 패턴 중 기준 칩 상의 부분이다. 기준 위치 및 기준 자세는, 반드시 반도체 칩(630)의 설계대로의 위치 및 자세일 필요는 없고, 여러 가지 기존의 값을 취할 수 있다. 따라서, 기준 팬 아웃 배선도, 접속처의 각 전극과, 반도체 칩(12)의 상대적인 위치 및 자세의 관계에 따라, 즉 기준 위치 및 기준 자세에 따라 변동한다.
도 6은, 배선 시스템(150)으로부터 공급되는 기준 배선 데이터(310)(도 3)가 나타내는 기준 배선 패턴의 일례로서, 기준 칩(620)에 대해 설정된 기준 배선 패턴(210)을 나타내는 도면이며, 동일하게 도 7은 기준 배선 패턴(212)을 나타내는 도면이다. 또, 도 8은, 배선 데이터 생성부(930A)가 생성하는 접속 배선 데이터(510)(도 3)가 나타내는 접속 배선 패턴의 일례로서 접속 배선 패턴(410)을 나타내는 도면이다. 다음에, 도 6~도 8을 참조하면서 배선 데이터 생성부(930A)에 대해서 설명한다.
도 6에서는, 기준 칩(620)을 둘러싸는 포위 영역(710)이 설치되고, 각 전극(670) 중 4개의 전극과, 반도체 칩(610)의 각 전극(660)을 접속하는 기준 배선 패턴(210)이 나타나 있다. 또한 기준 배선 패턴(210) 중 포위 영역(710)의 외측의 부분은, 반도체 칩(610)의 전극(660)으로부터 포위 영역(710)의 외주연에 이르는 래츠 네스트(270)이다. 기준 배선 패턴(210) 중 포위 영역(710)의 부분은, 각각 실제로 배선 패턴이 설정된 기준 팬 아웃 배선(220)과 인출 배선 패턴(230)이다. 인출 배선 패턴(230)은, 기준 팬 아웃 배선(220)이 기준 칩(620)의 외주연으로부터 포위 영역(710)의 외주연을 향해 직선형상으로 인출된 형상의 배선 패턴이다. 그리고, 기준 배선 패턴(210)은, 기준 팬 아웃 배선(220)과 인출 배선 패턴(230)과 래츠 네스트(270)로 구성되어 있다. 기준 배선 패턴(210)을 나타내는 기준 배선 데이터(310)(도 3)는, 배선 시스템(150)으로부터 배선 데이터 생성부(930A)에 공급된다. 또한 래츠 네스트(270)에서 나타난 부분은, 실제의 배선 패턴이 설정되어 있지 않다. 이 때문에, 기준 배선 데이터(310)에 포함되는 배선 데이터는, 기준 팬 아웃 배선(220)과 인출 배선 패턴(230) 각각을 나타내는 각 배선 데이터이다.
도 7에서는, 도 6에 있어서의 래츠 네스트(270)의 부분이, 상기 래츠 네스트에 따라서 실제로 설정된 배선 패턴(240)으로 치환되어 있다. 또, 기준 배선 패턴(212)은, 기준 팬 아웃 배선(220)과 인출 배선 패턴(230)과 배선 패턴(240)으로 구성되어 있다. 그리고, 기준 배선 패턴(212)을 나타내는 기준 배선 데이터(310)(도 3)가, 배선 시스템(150)으로부터 배선 데이터 생성부(930A)에 공급된다.
도 6, 도 7의 예에서는, 기준 배선 패턴(210, 212)을 각각 나타내는 기준 배선 데이터(310)가 배선 데이터 생성부(930A)에 공급되지만, 포위 영역 배선 패턴(460)(도 8)은, 후술하는 바와 같이 기준 팬 아웃 배선(220)에 의거해 형성된다. 따라서, 기준 배선 패턴 중 적어도 기준 팬 아웃 배선(220)을 포함하는 배선 패턴을 나타내는 배선 데이터가 기준 배선 데이터(310)로서 배선 데이터 생성부(930A)에 공급되면 된다.
또, 도 7에 나타난 바와 같이, 기준 배선 패턴은, 실제로 배선 누락 등의 배선 불량을 일으키지 않고 설계된 배선 패턴인 것이 보다 바람직하다. 그러나, 도 6에 나타난 기준 배선 패턴과 같이, 배선 불량 없이 배선할 수 있는 것이 래츠 네스트 등에 가능해진 배선 패턴이면, 기준 팬 아웃 부분 이외의 실제의 배선 설계가 완료되지 않은 기준 배선 패턴이 채용되어도 된다.
또, 도 6, 도 7의 예에서는, 포위 영역(710)이 각각 설정되어 있으며, 기준 배선 패턴(210, 212) 중 포위 영역(710) 부분의 배선은, 기준 팬 아웃 배선(220)을 따라서 직선형상으로 포위 영역(710)의 외주연까지 인출되어 있다. 이와 같이, 포위 영역의 외주연까지 기준 칩에 대한 기준 팬 아웃 배선이 인출된 기준 배선 패턴이 이용되면, 기판 상에 실제로 배치된 반도체 칩에 대해 생성되는 접속 배선 패턴에 있어서의 배선 누락의 억제가 용이해진다. 그러나, 포위 영역(710)이 설정되어 있지 않은 상태로, 전극(670)과 전극(660)을 접속하는 기준 배선 패턴이 형성되어, 상기 기준 배선 패턴이 이용되었다고 해도 본 발명의 유용성을 해치는 것은 아니다.
또, 도 6, 도 7에 나타난 바와 같이, 포위 영역의 외주연까지 직선형상으로 인출된 배선을 갖는 기준 배선 패턴의 기준 팬 아웃 배선에 의거해, 기판에 배치된 반도체 칩에 대한 인출 배선 패턴을 포함하는 접속 배선 패턴이 설정된 경우에는, 설정되는 접속 배선 패턴에 대해 기준 배선 패턴과는 극단적으로 상이한 배선의 인출이 발생하는 것을 억제할 수 있어 전기적인 특성의 변동을 억제하기 쉬워진다.
도 8에 나타난 바와 같이, 배선 데이터 생성부(930A)는, 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)와, 다른 배선 패턴(440)을 나타내는 타영역 배선 데이터(540)를 생성한다. 배선 데이터 생성부(930A)는, 각종 수법으로 포위 영역 배선 데이터(560)를 생성할 수 있다.
예를 들면, 배선 데이터 생성부(930A)는, 기준 칩에 대한 기준 팬 아웃 배선의 위치 및 자세와, 기판(W) 상의 반도체 칩(630)에 대한 상기 반도체 칩의 팬 아웃 배선(420)의 위치 및 자세가 반도체 칩(630)의 배치 오차에 관계없이 같아지도록 팬 아웃 배선(420)을 설정한다. 그리고, 배선 데이터 생성부(930A)는, 팬 아웃 배선(420)을 포위 영역(710)의 외주연까지 인출함으로써 인출 배선 패턴(430)을 설정한다. 배선 데이터 생성부(930A)는, 팬 아웃 배선(420)과 인출 배선 패턴(430)에 의해 구성되는 배선 패턴을 포위 영역 배선 패턴(460)으로서 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)(도 8)를 생성한다.
또, 다른 수법에서는, 배선 데이터 생성부(930A)는, 예를 들면, 기준 팬 아웃 배선(220)과 인출 배선 패턴(230)을 일체의 배선으로서 취급하고, 상기 일체의 배선의 기준 칩(620)에 대한 위치 및 자세와, 상기 일체의 배선의 반도체 칩(630)에 대한 위치 및 자세가 같아지도록 상기 일체의 배선의 위치 및 자세를 조정한다. 배선 데이터 생성부(930A)는, 위치와 자세가 조정된 상기 일체의 배선의 길이를 조정함으로써 팬 아웃 배선(420)과 인출 배선 패턴(430)에 의해 구성된 포위 영역 배선 패턴(460)을 설정하여, 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)를 생성한다.
상술한 수법 중 어느 것에 있어서도, 배선 데이터 생성부(930A)는, 기준 칩(620)에 대한 기준 팬 아웃 배선(220)의 위치 및 자세와, 기판(W) 상의 반도체 칩(630)에 대한 반도체 칩(630)의 팬 아웃 배선의 위치 및 자세가 반도체 칩(630)의 배치 오차에 관계없이 같아지도록 포위 영역 배선 패턴(460)을 설정하여, 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)를 생성한다.
이와 같이 하여, 배선 데이터 생성부(930A)는, 배치 오차가 없는 기준 칩(620)에 대해 미리 설정된 기준 배선 패턴 중 기준 팬 아웃 배선(220)에 의거해, 접속 배선 패턴(410) 중 포위 영역(710)에 대응하는 부분의 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)를 생성한다. 또, 배선 데이터 생성부(930A)는, GDS포맷 등의 CAD용 포맷으로 포위 영역 배선 데이터(560)를 생성한다.
다음에, 배선 데이터 생성부(930A)는, 접속 배선 패턴(410) 중 포위 역역 배선 패턴(460) 이외의 다른 배선 패턴(440)을 나타내는 타영역 배선 데이터(540)를 더 생성한다. 타영역 배선 데이터(540)의 생성에 있어서, 배선 데이터 생성부(930A)는, 먼저, 포위 영역 배선 패턴(460)과 포위 영역(710)의 외주연의 각 교점(690)의 위치(좌표)를 특정한다.
교점(690)의 위치를 구할 때에, 배선 데이터 생성부(930A)는, 예를 들면, 포위 영역 배선 패턴(460)을 나타내는 방정식과, 포위 영역(710)의 외주연 중, 인출 배선 패턴(430)이 교차하는 부분을 표시하는 선분의 방정식을 이용하여 교점(690)의 위치를 산정한다.
교점의 좌표의 산정을 용이하게 행하기 위해서, 도 8에 나타난 바와 같이, 영역 정보 취득부(920)는, 바람직하게는, 다각형의 영역을 포위 영역(710)으로서 설정하는 포위 영역 정보(810)를 취득한다. 또, 배선 데이터 생성부(930A)는, 포위 영역(710)의 외주연까지 팬 아웃 배선(420)이, 바람직하게는, 직선형상으로 인출된 형상의 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)를 생성한다. 또한 포위 영역(710)의 외주연과, 포위 영역 배선 패턴(460)의 각각이 특정되면, 교점(690)의 교점 위치는 산정될 수 있다. 따라서, 포위 영역(710)이 다각형의 영역이 아니라고 해도, 또, 포위 영역 배선 패턴(460)이 직선형상이 아니라고 해도 본 발명의 유용성을 해치는 것은 아니다.
그리고, 배선 데이터 생성부(930A)는, 각 교점(690)과, 접속처의 반도체 칩(610)의 각 전극(660)을, 설계 정보(44)에 포함되는 넷 리스트에 의거해 접속하는 배선 패턴(440)을 구하고, 배선 패턴(440)을 나타내는 타영역 배선 데이터(540)를 더 생성한다. 배선 데이터 생성부(930A)는, GDS 포맷 등의 CAD용 포맷으로 타영역 배선 데이터(540)를 생성한다.
배선 패턴(440)의 설정에 있어서, 배선 데이터 생성부(930A)는, 예를 들면, 도 7에 나타나는 기준 배선 패턴(212) 중 배선 패턴(240)의 일부의 배선을 수정함으로써 배선 패턴(440)을 설정할 수 있다. 또, 배선 데이터 생성부(930A)는, 배선 패턴(240)을 이용하지 않고, 접속 관계에 있는 교점(690)과 전극(660)을 접속하는 배선 패턴(440)을 새로 설정할 수도 있다. 어느 수법에 있어서도, 산정된 교점(690)의 위치에 의거해 넷 리스트에 의거한 공지의 수법에 의해, 배선 패턴(440)의 전부 또는 수정 부분이 설정될 수 있다.
또한 포위 영역(710)이, 반도체 칩(630)의 배치 오차에 관계없이 기판(W)에 대해 고정된 범위의 영역이면, 교점(690)의 위치의 산정에 있어서, 포위 영역(710)의 영역이 한 번 특정되면, 상기 배치 오차가 변동할 때마다 포위 영역(710)의 외주연을 다시 특정할 필요가 없으므로 처리가 용이하게 된다. 따라서, 영역 정보 취득부(920)는, 배치 오차에 관계없이 기판(W)에 대해 고정된 범위의 영역을 포위 영역(710)으로서 설정하는 포위 영역 정보(810)를 취득한다. 또한 포위 영역(710)이, 배치 오차에 따라 변동한다고 해도, 배선 데이터 생성부(930A)는, 포위 영역 배선 패턴(460) 및 배선 패턴(440)을 설정하여 접속 배선 패턴(410)을 설정할 수 있다. 따라서, 포위 영역(710)이 배치 오차에 따라 변동한다고 해도, 본 발명의 유용성을 해치는 것은 아니다.
포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)가 생성되면, 배선 데이터 생성부(930A)는, 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)를, 접속 배선 데이터(510)(도 3)를 구성하는 배선 데이터로서 묘화 데이터 생성부(940)에 공급한다.
묘화 데이터 생성부(940)는, 배선 데이터 생성 장치(1A)가 생성한 접속 배선 데이터(510)에 의거해, 즉, 포위 영역 배선 데이터(560)에 의거해 묘화 장치(100A)용의 래스터라이즈 처리가 실시된 묘화 데이터(580)를 생성한다. 묘화 데이터(580)는, 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)가 1개의 화상 데이터로서 합성되어 생성될 필요가 있다. 따라서, 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)의 데이터 형식이 상이한 경우에는, 상기 합성 처리 전에 서로 같은 데이터 형식으로 표현되어 있을 필요가 있다. 또, 묘화 데이터(580)는, 최종적으로 래스터 데이터 형식으로 생성될 필요가 있다. 따라서, 묘화 데이터 생성부(940)는, 예를 들면, 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)가 GDS 포맷으로 공급된 경우에는, 이들 배선 데이터를 GDS 포맷으로 합성하고, 합성된 배선 데이터를 래스터 데이터 형식으로 변환하여 묘화 데이터(580)를 생성한다. 묘화 데이터(580)는 기억부(72A)에 기억된다. 노광 제어부(980)는, 묘화 데이터(580)에 의거해 기판(W)의 노광 처리를 행한다.
<A-3. 배선 데이터 생성 장치의 동작>
도 9 및 도 10은, 실시형태 1에 따른 배선 데이터 생성 장치(1A)(도 3)의 동작의 일례를 나타내는 플로차트이다. 또한 도 9의 플로차트는, 실시형태 2에 따른 배선 데이터 생성 장치(1B)의 동작의 일례도 나타내고 있다.
배선 시스템(150)(도 3)으로부터 기준 배선 데이터(310)(도 3)가 공급되고, 얼라인먼트 카메라(60)(도 3)로부터 모니터 화상(42)(도 3)이 공급되면, 배선 데이터 생성 장치(1A)는, 도 9의 플로차트에서 나타난 처리를 개시한다.
도 9에 나타난 바와 같이, 먼저, 오차 취득부(910)(도 3)는, 기판(W) 상에서의 소정의 기준 위치 및 소정의 기준 자세에 대한 반도체 칩(630)(도 3)의 배치 오차(46)(도 3)를 취득하고(단계 S110), 영역 정보 취득부(920)(도 3)는, 기판(W) 상에서 반도체 칩(630)을 포위하는 상기 반도체 칩보다도 넓은 포위 영역(710)(도 8)을 나타내는 포위 영역 정보(810)(도 3)를 취득한다(단계 S120).
배치 오차(46)와 포위 영역 정보(810)가 공급되면, 배선 데이터 생성부(930A)는, 포위 영역 배선 데이터(560)(도 8)의 생성을 행한다(단계 S130A). 단계 S130A의 처리가 개시되면, 처리는 도 10으로 옮겨지고, 배선 데이터 생성부(930A)는, 배선 시스템(150)으로부터 미리 공급된 기준 배선 데이터(310)가 나타내는 기준 배선 패턴 중 기준 팬 아웃 배선(220)(도 6, 도 7)을 특정한다(단계 S210).
다음에, 배선 데이터 생성부(930A)는, 기준 칩(620)(도 6, 도 7)에 대한 기준 팬 아웃 배선(220)의 위치 및 자세와, 기판(W) 상에 배치된 반도체 칩(630)(도 8)에 대한 상기 반도체 칩의 팬 아웃 배선(420)(도 8)의 위치 및 자세가 상기 반도체 칩의 배치 오차에 관계없이 같아지도록, 기준 팬 아웃 배선(220)에 의거해 기판 상의 반도체 칩(630)의 팬 아웃 배선(420)을 취득한다(단계 S220).
배선 데이터 생성부(930A)는, 취득한 팬 아웃 배선(420)이 포위 영역(710)의 외주연까지 인출된 형상을 갖는 포위 영역 배선 패턴(460)(도 8)을 취득하여(단계 S230), 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)(도 3, 도 8)를 생성하고(단계 S240), 단계 S130A의 처리를 완료한다.
다음에, 처리는, 도 9로 되돌려져, 배선 데이터 생성부(930A)는, 포위 영역 배선 패턴(460)과 포위 영역(710)의 외주연의 각 교점(690)(도 8)의 위치에 의거해, 접속 배선 패턴(410)(도 8) 중 포위 영역 배선 패턴(460) 이외의 다른 배선 패턴(440)(도 8)을 나타내는 타영역 배선 데이터(540)(도 3, 도 8)를 생성한다(단계 S140).
<실시형태 2>
<B-1. 묘화 장치의 구성>
실시형태 2에 따른 묘화 장치(100B)는, 실시형태 1에 따른 묘화 장치(100A)와 동일하게 감광 재료가 표면에 부여된 반도체 기판이나 유리 기판 등의 기판(W)의 표면에 광 빔을 조사하여 패턴을 묘화하는 직접 묘화 장치이다. 도 1, 도 2에 나타난 바와 같이, 묘화 장치(100B)에 있어서, 묘화 장치(100A)에 대해 상이한 구성은 제어부(70B)이다. 묘화 장치(100B)에 있어서의 제어부(70B) 이외의 각 구성 요소는, 같은 부호가 부여된 묘화 장치(100A)에 있어서의 각 구성 요소와 동일한 구성 및 기능을 갖는다. 또, 묘화 장치(100B)의 외부에 설치된 다른 장치인 배선 시스템(150)도, 묘화 장치(100A)와 접속된 배선 시스템(150)과 동일한 구성 및 기능을 갖는다. 이하에, 제어부(70B)에 대해서 설명한다.
제어부(70B)는, 묘화 장치(100A)의 제어부(70A)와 동일하게, 여러 가지의 연산 처리를 실행하면서, 묘화 장치(100B) 내의 각 부의 동작을 제어하기 위한 정보 처리부이다. 제어부(70B)는, 예를 들면, 전기적으로 접속된 CPU(900B)(도 11) 및 기억부(72B)(도 11) 등을 갖는 컴퓨터를 구비하여 구성된다. 제어부(70B)는, 또, CPU(900B)와 전기적으로 접속된 노광 제어부(980)(도 11)를 구비하고 있으며, 상기 컴퓨터와 노광 제어부(980)는, 하나의 전장 래크(도시 생략) 내에 배치되어 있다. 제어부(70B)는, 상기 스테이지 이동 기구(20), 위치 파라미터 계측 기구(30), 광학 헤드부(50) 및 얼라인먼트 카메라(60) 등과 전기적으로 접속되어 있다. 제어부(70B)는, CPU(900B)가 기억부(72B)에 기억된 프로그램(PG2)을 읽어들여 실행함으로써, 상기 각 부의 동작 제어를 행한다. 또, 제어부(70B)는, 묘화 장치(100B)의 외부의 배선 시스템(150)과 통신 회선을 통해 접속되어 있다.
또, 제어부(70B)는, 제어부(70A)와 동일하게, 기판 상에 배치된 반도체 칩의 전극 패드의 위치 검출을 행하여, 반도체 칩의 배치 오차를 검출할 수도 있다.
<B-2. 묘화 장치의 기능 구성>
<B-2-1. 묘화 장치의 전체적인 기능 구성>
도 11은, 실시형태 2에 따른 묘화 장치(100B)의 묘화 동작의 제어에 관한 기능 구성의 일례를 나타내는 블럭도이다. 도 11에 나타난 바와 같이, 묘화 장치(100B)는, 묘화 동작의 제어에 관한 기능 요소로서, 얼라인먼트 카메라(60), 제어부(70B), 광학 헤드부(50) 및 스테이지 이동 기구(20)를 주로 구비하고 있고, 이들 요소의 동작에 의해 묘화 동작의 제어를 행한다.
제어부(70B)는, CPU(900B) 및 메모리 등의 기억부(72B) 등을 구비한 컴퓨터를 구비해 구성되어 있다. 제어부(70B)에는, 상기 컴퓨터와 함께 노광 제어부(980)가 더 설치되어 있다. 상기 컴퓨터 내의 CPU(900B)가 프로그램(PG2)에 따라서 연산 처리함으로써, 오차 취득부(910), 영역 정보 취득부(920), 배선 데이터 생성부(930B), 묘화 데이터 생성부(940) 및 광역 배선 데이터 취득부(950) 등의 기능이 실현된다.
오차 취득부(910), 영역 정보 취득부(920), 배선 데이터 생성부(930B) 및 광역 배선 데이터 취득부(950)는, 배선 데이터 생성 장치(1B)를 구성한다. 배선 데이터 생성 장치(1B)는, 기판(W) 상에 배치된 반도체 칩의 각 전극과, 기판(W)에 대해 설치된 접속처의 각 전극, 즉 기판(W)의 영역 내에 설치된 접속처의 각 전극을, 넷 리스트 등에 규정되는 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 접속 배선 데이터(510)(도 11)를 생성한다. 환언하면, 배선 데이터 생성 장치(1B)는, 기판(W) 상에 배치된 반도체 칩의 각 전극으로부터 기판(W) 상에서 연장되는 접속 배선 패턴을 나타내는 배선 데이터를 생성한다.
제어부(70B)에 있어서의 제어부(70A)와의 구성 요소의 차이는, 기억부(72B)와, CPU(900B)에 있어서의 배선 데이터 생성 장치(1B)이다. 제어부(70B)에 있어서, 제어부(70A)의 구성 요소와 같은 부호가 부여된 구성 요소는, 제어부(70A)에 있어서의 상기 같은 부호가 부여된 구성 요소와 같은 구성과 기능을 갖는다.
기억부(72B)는, ROM 및 RAM 등의 메모리 등에 의해 구성되어 있으며, 기억부(72A)와 마찬가지로, CPU(900B)가 판독하여 실행하는 프로그램(PG2) 및 영역 설정용 정보(49) 등이 미리 기억되어 있다. 또한, 기억부(72B)에는, 광역 배선 데이터(350)가 미리 기억되어 있다.
광역 배선 데이터(350)는, 예를 들면, 도 12에 나타난 바와 같이, 포위 영역(710)을 포위하고, 상기 포위 영역보다도 넓은, 미리 설정된 광영역(730)의 외주연까지, 기준 칩(620)에 관한 기준 팬 아웃 배선이 인출된 형상의 광역 배선 패턴(250)을 나타내는 배선 데이터이다. 또, 기억부(72B)에는, 예를 들면, 도 13, 도 14에 나타나는 광역 배선 패턴(250 및 252)과 같이, 서로 상이한 복수의 기준 팬 아웃 배선에 각각 대응한 복수의 광역 배선 데이터(350)도 기억될 수 있다. 광역 배선 데이터(350)의 생성에 있어서는, 예를 들면, 먼저, 배선 시스템(150)이 기준 칩의 기준 자세에 의거해, 광영역에 대해 광역 배선 패턴을 나타내는 배선 데이터를 GDS 포맷 등으로 생성한다. 그리고, 예를 들면, CPU(900B)가, 상기 배선 데이터에 묘화 장치용의 래스터라이즈 처리를 실시함으로써 래스터 데이터 형식의 광역 배선 데이터(350)가 생성된다.
이와 같이, 광역 배선 데이터(350)는, 미리, 래스터 데이터 형식으로 생성되어 있는 것이 처리 시간의 저감의 관점에서 바람직하다. 그러나, 광역 배선 데이터(350)가 GDS 포맷 등의 CAD용 포맷으로 생성되어 있다고 해도, 배선 데이터 생성 장치(1B)가 광역 배선 데이터(350)에 의거해 접속 배선 데이터(510)를 생성할 수 있으므로, 본 발명의 유용성을 해치는 것은 아니다.
<B-2-2. 배선 데이터 생성 장치의 기능 구성>
배선 데이터 생성 장치(1B)는, 오차 취득부(910), 영역 정보 취득부(920), 배선 데이터 생성부(930B) 및 광역 배선 데이터 취득부(950)를 구비해 구성된다. 배선 데이터 생성 장치(1B)와 배선 데이터 생성 장치(1A)의 실질적인 차이는, 배선 데이터 생성부(930B)와 광역 배선 데이터 취득부(950)이다.
배선 데이터 생성 장치(1B)에 있어서의 배선 데이터 생성부(930B) 및 광역 배선 데이터 취득부(950) 이외의 각 구성 요소는, 같은 부호가 부여된 배선 데이터 생성 장치(1A)에 있어서의 각 구성 요소와 동일한 기능을 갖는다.
구체적으로는, 도 11에 나타난 바와 같이, 오차 취득부(910)는, 배치 오차(46)를 취득하여, 배선 데이터 생성부(930B)에 공급하고, 영역 정보 취득부(920)는, 포위 영역(710)을 나타내는 위치, 사이즈 및 형상 등의 포위 영역 정보(810)를 취득하여 배선 데이터 생성부(930B)에 공급한다. 또, 영역 정보 취득부(920)가 이용하는 영역 설정용 정보(49)가, 미리 설정된 포위 영역 정보(810) 그 자체이며, 영역 정보 취득부(920)가 기억부(72B)로부터 상기 포위 영역 정보(810)를 취득하여 배선 데이터 생성부(930B)에 그대로 공급하는 구성이 채용되어도 된다.
광역 배선 데이터 취득부(950)는, 상술한 광역 배선 패턴을 나타내는 광역 배선 데이터(350)를 기억부(72B)로부터 취득하여 배선 데이터 생성부(930B)에 공급한다.
배선 데이터 생성부(930B)는, 배치 오차(46), 포위 영역 정보(810), 설계 정보(44)에 포함되는 넷 리스트 및 광역 배선 데이터(350) 등에 의거하여, 이하에 설명하는 2종류의 생성 수법 1, 생성 수법 2에 의해 포위 영역 배선 패턴을 설정하여, 상기 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성할 수 있다.
<B-2-2-1. 배선 데이터 생성부에 의한 포위 영역 배선 패턴의 생성 수법 1>
도 12는, 생성 수법 1에 의한 포위 영역 배선 패턴의 생성을 설명하기 위한 도면이다. 도 12의 상측에 나타난 바와 같이, 포위 영역(710)은, 기판(W) 상의 소정의 기준 위치에 소정의 기준 자세로 배치된 기준 칩(620)을 포위하고 있다. 광영역(730)은, 상기 포위 영역(710)을 포위하고 있으며, 포위 영역(710)보다도 넓은, 미리 설정된 영역이다. 광역 배선 패턴(250)은, 기준 칩(620)의 각 전극(670)에 대해 설정된 기준 팬 아웃 배선이, 광영역(730)의 외주연까지 인출된 형상을 갖고 있다. 광역 배선 패턴(250)은, 기억부(72B)에 기억된 광역 배선 데이터(350)가나타내는 배선 패턴이다. 광역 배선 데이터(350)는, 광역 배선 데이터 취득부(950)에 의해 취득되어, 배선 데이터 생성부(930B)에 공급된다. 광역 배선 패턴(250)은, 접속처의 각 전극(660)과, 기준 칩(620)의 상대적인 위치 및 자세의 관계에 따라 변동한다.
대응 영역(720)은, 도 12의 하측에 나타난 반도체 칩(630)에 대한 포위 영역(710)에 상당하는 부분이, 기준 칩(620)을 기준으로 하여 광영역(730)에 있어서 특정된 영역이다. 대응 영역(720)의 특정은, 배선 데이터 생성부(930B)에 의해 행해진다.
배선 데이터 생성부(930B)는, 광역 배선 패턴(250) 중 특정한 대응 영역(720)에 있어서의 배선 패턴을 포위 영역 배선 패턴(460)으로서 특정하고, 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)(도 11)를 생성한다. 따라서, 생성 수법 1에 있어서, 배선 데이터 생성부(930B)는, 기준 칩(620)에 대한 기준 팬 아웃 배선의 위치 및 자세와, 기판(W) 상의 반도체 칩(630)에 대한 반도체 칩(630)의 팬 아웃 배선의 위치 및 자세가 반도체 칩(630)의 배치 오차에 관계없이 같아지도록 포위 영역 배선 패턴(460)을 설정한다.
<B-2-2-2. 배선 데이터 생성부에 의한 포위 영역 배선 패턴의 생성 수법 2>
도 13 및 도 14는, 생성 수법 2에서 이용되는 복수의 광역 배선 데이터(350)의 일례로서 서로 상이한 광역 배선 패턴(250)과 광역 배선 패턴(252)을 각각 나타내는 도면이다. 도 15는, 생성 수법 2에 의한 포위 영역 배선 패턴의 생성을 설명하기 위한 도면이다.
도 13, 도 14에 나타난 바와 같이, 기준 칩(620)과 기준 칩(622) 사이에서는, 기준 위치와 기준 자세 중 적어도 기준 자세가 서로 상이하다. 도 13에는, 도 12의 상측에 나타난 광영역(730)의 범위 내의 부분이 나타나 있다. 도 14의 광역 배선 패턴(252)은, 기준 칩(622)에 대해 광역 배선 패턴(250)과 동일하게 설정되어 있다. 또, 기억부(72B)에는, 광역 배선 패턴(250 및 252)을 각각 나타내는 복수의 광역 배선 데이터(350)(도 11)가 기억되어 있다. 이들 광역 배선 데이터(350)는, 광역 배선 데이터 취득부(950)에 의해 기억부(72B)로부터 취득되어, 배선 데이터 생성부(930B)에 공급된다.
광역 배선 패턴(250 및 252)은, 기준 칩(620)과, 기준 칩(622)의 각각에 대해, 배선 시스템(150)이 넷 리스트에 의거해 개별적으로 설계한 각 기준 배선 패턴에 의거하여 설정되어도 된다. 또, 예를 들면, 배선 시스템(150)이 설계한 기준 배선 패턴에 의거해 설정된 광역 배선 패턴(250)의 위치와 자세가, 기준 칩(620 및 622) 사이의 상대적인 위치 및 자세의 차이에 의거해 조정됨으로써 광역 배선 패턴(252)이 설정되어도 된다. 이 경우에는 적절하게 길이 조정도 행해진다. 이와 같이, 1개의 광역 배선 패턴으로부터 넷 리스트에 의거하는 설계를 거치지 않고 다른 광역 배선 패턴이 설정되면, 복수의 광역 배선 데이터(350)의 취득에 필요로 하는 처리 시간이 단축된다.
배선 데이터 생성부(930B)는, 우선, 광역 배선 패턴(250 및 252)에 각각 관한 기준 칩(620 및 622)의 복수의 기준 자세 중 기판(W) 상에 배치된 반도체 칩의 자세에 가장 가까운 것을 특정한다. 도 15의 상측에는, 도 13의 기준 칩(620)과, 도 14의 기준 칩(622) 중 기준 칩(622)의 기준 자세가, 기판(W) 상에 배치된 반도체 칩의 기준 자세에 가장 가깝기 때문에, 기준 칩(622)의 기준 자세가, 기판(W) 상에 배치된 반도체 칩의 자세에 가장 가까운 것으로서 특정된 상태가 나타나 있다.
다음에, 배선 데이터 생성부(930B)는, 공급된 복수의 광역 배선 데이터(350) 중 특정한 기준 자세에 대응하는 배선 데이터를 특정한다. 사용하는 광역 배선 데이터(350)가 특정되면, 배선 데이터 생성부(930B)는, 특정된 광역 배선 데이터(350)에 대해, 상술한 생성 수법 1을 적용함으로써 포위 영역 배선 데이터(560)(도 11)를 생성한다. 따라서, 생성 수법 2에 있어서도, 배선 데이터 생성부(930B)는, 기준 칩에 대한 기준 팬 아웃 배선의 위치 및 자세와, 기판(W) 상의 반도체 칩에 대한 반도체 칩의 팬 아웃 배선의 위치 및 자세가 반도체 칩의 배치 오차에 관계없이 같아지도록 포위 영역 배선 패턴을 설정한다.
도 15의 하측에는, 기판(W) 상에 배치된 반도체 칩(632 및 634)이 나타나 있다. 이들 반도체 칩에 관한 기준 자세는 서로 같지만, 기준 위치는 서로 상이하다. 예를 들면, 반도체 칩(632)에 대한 포위 영역 배선 패턴(462)을 설정하는 경우에는, 배선 데이터 생성부(930B)는, 광역 배선 패턴(252) 중 대응 영역(722)의 부분의 배선 패턴을, 포위 영역 배선 패턴(462)으로서 설정한다. 그리고 배선 데이터 생성부(930B)는, 포위 영역 배선 패턴(462)을 나타내는 포위 영역 배선 데이터(560)를 생성한다. 또, 반도체 칩(634)에 대한 포위 영역 배선 패턴(464)을 설정하는 경우에는, 배선 데이터 생성부(930B)는, 마찬가지로, 광역 배선 패턴(252) 중 대응 영역(724)의 부분의 배선 패턴을 포위 영역 배선 패턴(464)으로서 설정하고, 포위 영역 배선 패턴(464)을 나타내는 포위 영역 배선 데이터(560)를 생성한다.
광역 배선 데이터(350)는, 미리 래스터 데이터 형식으로 생성되어 있는 것이 처리 시간을 저감하는 관점에서 바람직하다. 보다 상세하게는, 광역 배선 데이터(350)가 래스터 데이터 형식의 배선 데이터이면, 포위 영역 배선 데이터(560)는, 생성된 당초부터 래스터 데이터 형식으로 생성된다. 따라서, GDS 포맷 등의 CAD용 포맷으로 생성된 광역 배선 데이터(350)로부터 상기 포맷으로 포위 영역 배선 데이터(560)가 생성되고, 그 후에 래스터 데이터 형식으로 변환되는 경우에 비해, 상기 변환에 필요로 하는 처리 시간을 저감할 수 있다. 그러나, 광역 배선 데이터(350)가 GDS 포맷 등의 CAD용 포맷으로 생성되어 있다고 해도, 배선 데이터 생성 장치(1B)가 광역 배선 데이터(350)에 의거해 접속 배선 데이터(510)를 생성할 수 있으므로, 본 발명의 유용성을 해치는 것은 아니다.
생성 수법 1 또는 생성 수법 2에 의해 포위 영역 배선 데이터(560)(도 11)가 생성되면, 배선 데이터 생성부(930B)는, 접속 배선 패턴(410) 중 포위 영역 배선 데이터(560)가 나타내는 포위 영역 배선 패턴 이외의 다른 배선 패턴을 나타내는 타영역 배선 데이터(540)(도 11)를 생성한다. 타영역 배선 데이터(540)의 생성은, 도 8을 이용하여 설명한 배선 데이터 생성부(930A)에 의한 타영역 배선 데이터의 생성과 동일하게, 포위 영역 배선 패턴과 포위 영역(710)의 외주연의 각 교점의 위치(좌표)에 의거해 행해진다. 타영역 배선 데이터(540)는, 통상, GDS 포맷 등의 CAD용 포맷으로 생성된다.
생성 수법 1, 2에 의한 포위 영역 배선 패턴의 설정 처리에 있어서도, 배선 데이터 생성부(930A)에 의한 포위 영역 배선 패턴의 설정과 동일한 이유에 의해, 영역 정보 취득부(920)는, 바람직하게는, 다각형의 영역을 포위 영역(710)으로서 설정하는 포위 영역 정보(810)를 취득한다.
또, 배선 데이터 생성부(930B)는, 기판(W)에 배치된 반도체 칩에 대한 팬 아웃 배선이 포위 영역(710)의 외주연까지, 바람직하게는, 직선형상으로 인출된 형상의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터(560)를 생성한다.
또, 영역 정보 취득부(920)는, 바람직하게는, 반도체 칩의 배치 오차에 관계없이 기판(W)에 대해 고정된 범위의 영역을 포위 영역(710)으로서 설정하는 포위 영역 정보(810)를 취득한다.
포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)가 생성되면, 배선 데이터 생성부(930B)는, 포위 영역 배선 데이터(560)와, 타영역 배선 데이터(540)를 접속 배선 데이터(510)(도 11)를 구성하는 배선 데이터로서 묘화 데이터 생성부(940)에 공급한다.
묘화 데이터 생성부(940)는, 배선 데이터 생성 장치(1B)가 생성한 접속 배선 데이터(510)에 의거해, 즉, 포위 영역 배선 데이터(560)에 의거해 묘화 장치(100B)용의 래스터라이즈 처리가 실시된 묘화 데이터(580)(도 11)를 생성한다. 묘화 데이터(580)는, 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)가 1개의 화상 데이터로서 합성되어 생성될 필요가 있다. 따라서, 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)의 데이터 형식이 상이한 경우에는, 상기 합성 처리 전에 서로 같은 데이터 형식으로 표현될 필요가 있다. 또, 묘화 데이터(580)는, 최종적으로 래스터 데이터 형식으로 생성될 필요가 있다. 따라서, 묘화 데이터 생성부(940)는, 예를 들면, 포위 영역 배선 데이터(560)가 래스터 데이터 형식으로 공급되고, 타영역 배선 데이터(540)가 GDS 포맷으로 공급된 경우에는, 먼저, 타영역 배선 데이터(540)를 래스터 데이터 형식으로 변환한다. 그리고, 묘화 데이터 생성부(940)는, 서로 래스터 데이터 형식의 포위 영역 배선 데이터(560)와 타영역 배선 데이터(540)를 합성하여 묘화 데이터(580)를 생성한다. 묘화 데이터(580)는 기억부(72A)에 기억된다. 노광 제어부(980)는, 묘화 데이터(580)에 의거해 기판(W)의 노광 처리를 행한다.
<B-3. 배선 데이터 생성 장치의 동작>
도 16 및 도 17은, 실시형태 2에 따른 배선 데이터 생성 장치(1B)의 동작의 일례를 나타내는 플로차트이다. 도 16의 플로차트는, 상술한 포위 영역 배선 패턴의 생성 수법 1에 대응한 플로차트이며, 도 9의 플로차트의 단계 S130B의 상세한 처리를 나타내고 있다. 도 17의 플로차트는, 상술한 포위 영역 배선 패턴의 생성 수법 2에 대응한 플로차트이며, 도 9의 플로차트의 단계 S130C의 상세한 처리를 나타내고 있다. 이미 기재한 도 9의 플로차트에 대해서는 설명을 생략하고, 도 11, 도 12를 적절히 참조하면서 도 16의 플로차트에 의해 포위 영역 배선 패턴의 생성 수법 1에 의한 포위 영역 배선 데이터의 생성을 설명한다. 또, 도 11, 도 13~도 15를 적절히 참조하면서 도 17의 플로차트에 의해 포위 영역 배선 패턴의 생성 수법 2에 의한 포위 영역 배선 데이터의 생성을 설명한다.
<B-3-1. 생성 수법 1에 의한 포위 영역 배선 데이터의 생성 동작>
도 9의 플로차트에 있어서 단계 S130B의 처리가 개시되면, 처리는, 도 16으로 옮겨지고, 도 11에 나타난 바와 같이, 광역 배선 데이터 취득부(950)가 광역 배선 데이터(350)를 기억부(72B)로부터 취득하여(단계 S310), 배선 데이터 생성부(930B)에 공급한다.
다음에, 배선 데이터 생성부(930B)는, 도 12에 나타난 바와 같이, 광역 배선 데이터(350)가 나타내는 광역 배선 패턴(250)에 의거해, 기판(W) 상의 반도체 칩(630)의 배치 오차에 따른 포위 영역 배선 패턴(460)을 설정한다(단계 S320). 보다 상세하게는, 광역 배선 패턴(250) 중 반도체 칩(630)의 배치 오차에 따른 대응 영역(720)(도 12)의 부분의 배선 패턴이 추출된다. 그리고, 추출된 배선 패턴의 위치 및 자세가 반도체 칩(630)에 대한 포위 영역(710)의 위치 및 자세에 적합하도록 배치 오차에 따라 조정됨으로써 포위 영역 배선 패턴(460)으로서 설정된다.
배선 데이터 생성부(930B)는, 설정한 포위 영역 배선 패턴(460)을 나타내는 포위 영역 배선 데이터(560)(도 11)를 생성한다(단계 S330). 그리고, 도 16의 플로차트의 처리가 종료되고, 처리는 단계 S140(도 9)으로 되돌려진다.
<B-3-2. 생성 수법 2에 의한 포위 영역 배선 데이터의 생성 동작>
도 9의 플로차트에 있어서 단계 S130C의 처리가 개시되면, 처리는, 도 17로 옮겨지고, 광역 배선 데이터 취득부(950)(도 11)가, 상이한 기준 자세에 대응한 복수의 광역 배선 데이터(350)를 기억부(72B)(도 11)로부터 취득하여(단계 S410), 배선 데이터 생성부(930B)에 공급한다. 환언하면, 광역 배선 데이터 취득부(950)는, 서로 상이한 복수의 기준 자세 후보에 각각 대응한 복수의 광역 배선 데이터 후보를 취득한다. 상기 복수의 광역 배선 데이터(350)는, 구체적으로는, 예를 들면, 도 13, 도 14에 각각 나타난 광역 배선 패턴(250 및 252)을 각각 나타내는 복수의 광역 배선 데이터(350)이다.
다음에, 배선 데이터 생성부(930B)는, 반도체 칩(630)의 자세에 가장 가까운 기준 자세에 대응한 광역 배선 데이터(350)를 특정한다(단계 S420). 보다 상세하게는, 먼저, 복수의 광역 배선 데이터(350)에 각각 관련한 복수의 기준 자세 중 기판(W) 상에 배치된 반도체 칩의 자세에 가장 가까운 기준 자세가 특정된다. 그리고, 특정된 기준 자세에 대한 광역 배선 데이터(350)가 특정된다. 환언하면, 배선 데이터 생성부(930B)는, 복수의 기준 자세 후보 중 기판(W) 상에서의 반도체 칩(630)의 실제 자세에 가장 가까운 것을 기준 자세로서 선택한다. 그리고, 배선 데이터 생성부(930B)는, 광역 배선 데이터 취득부(950)가 취득한 복수의 광역 배선 데이터 후보 중, 선택한 기준 자세에 대응하는 것을 광역 배선 데이터(350)로서 선택한다. 도 15의 예에서는, 도 14에 나타난 광역 배선 패턴(252)을 나타내는 광역 배선 데이터(350)가 특정되어 있다.
광역 배선 데이터(350)가 특정되면, 배선 데이터 생성부(930B)는, 특정한 광역 배선 데이터(350)에 의거해, 포위 영역 배선 데이터(560)(도 11)를 생성한다(단계 S430). 단계 S430에서의 포위 영역 배선 데이터(560)의 생성 처리는, 예를 들면, 도 16에 나타난 단계 S320 및 S330의 처리에 의해 행해진다. 그리고, 도 17의 플로차트의 처리가 종료되고, 처리는 단계 S140(도 9)으로 되돌려진다.
이상과 같이 구성된 실시형태 1 및 실시형태 2 중 어느 하나에 따른 배선 데이터 생성 장치에 의해서도, 접속 배선 패턴 중 포위 영역 배선 패턴이, 불량 배선이 없는, 즉, 불량 배선을 갖고 있지 않은 기준 배선 패턴의 일부인 기준 팬 아웃 배선에 의거해, 기준 위치 및 기준 자세에 대한 반도체 칩의 배치 오차에 따라 생성된다. 따라서, 팬 아웃 배선을 포함하고, 배선의 난이도가 높은 포위 영역에 있어서의 배선 누락의 발생과, 배선 데이터의 생성에 필요로 하는 처리 시간이 억제된다. 또, 포위 영역이 반도체 칩보다도 넓기 때문에, 포위 영역이 반도체 칩과 같은 사이즈인 경우에 비해 포위 영역 배선 패턴 이외의 배선 패턴을 짧고, 단순화 할 수 있다. 이에 의해, 상기 배선 패턴에 대해서도 배선 누락의 발생과, 배선 데이터의 생성에 필요로 하는 처리 시간이 억제된다. 따라서, 반도체 칩의 각 전극의 배치가 복잡하고, 반도체 칩에 위치 및 자세에 관한 배치 오차가 있는 경우에도, 배선 누락의 발생과 처리 시간을 억제하면서 접속 배선 패턴을 나타내는 배선 데이터를 생성할 수 있다.
또, 이상과 같이 구성된 실시형태 2에 따른 배선 데이터 생성 장치에 의하면, 포위 영역을 포위하는 상기 포위 영역보다도 넓은, 미리 설정된 광영역에 대해, 광영역의 외주연까지 기준 팬 아웃 배선이 인출된 형상의 광역 배선 패턴이 미리 설정되어 있는 상태로, 기판 상의 반도체 칩에 대한 포위 영역에 상당하는 부분이, 기준 칩을 기준으로 하여 광영역에 있어서 특정된다. 그리고, 광역 배선 패턴 중 상기 특정된 부분의 배선 패턴이 포위 영역 배선 패턴으로서 특정되어 포위 영역 배선 데이터가 생성된다. 따라서, 포위 영역 배선 데이터의 생성에 필요로 하는 시간이 단축된다.
또, 이상과 같이 구성된 실시형태 2에 따른 배선 데이터 생성 장치에 의하면, 서로 상이한 복수의 기준 자세에 각각 대응한, 미리 생성된 복수의 광역 배선 데이터가 취득되고, 상기 복수의 기준 자세 중 기판 상에 배치된 반도체 칩의 자세에 가장 가까운 것이 특정된다. 환언하면, 서로 상이한 복수의 기준 자세 후보(reference angle candidates)에 각각 대응한 복수의 광역 배선 데이터 후보가 취득되고, 복수의 기준 자세 후보 중 기판(W) 상에서의 반도체 칩(630)의 실제 자세에 가장 가까운 것이 기준 자세로서 선택된다. 그리고, 상기 복수의 광역 배선 데이터 중 특정된 기준 자세에 대응하는 광역 배선 데이터가 특정되고, 상기 광역 배선 데이터에 의거해 포위 영역 배선 데이터가 생성된다. 환언하면, 복수의 광역 배선 데이터 후보 중, 선택된 기준 자세에 대응하는 것이 광역 배선 데이터(350)로서 선택되고, 선택된 광역 배선 데이터에 의거해 포위 영역 배선 데이터가 생성된다. 따라서, 회전 처리와 평행이동 처리 중, 처리가 용이한 평행이동에 의해서만 광역 배선 데이터로부터 포위 영역 배선 데이터가 생성될 수 있으므로, 처리 시간이 단축될 수 있다.
또, 이상과 같이 구성된 실시형태 2에 따른 배선 데이터 생성 장치에 의하면, 기억부에 미리 기억되어 있는 광역 배선 데이터가, 묘화 장치용 등의 소정의 래스터라이즈 처리에 따른 래스터 데이터 형식이다. 따라서, 광역 배선 데이터로부터 생성되는 포위 영역 배선 데이터도 래스터 데이터 형식이므로, 묘화 데이터의 생성 과정에 있어서 포위 영역 배선 데이터에 대한 래스터라이즈 처리가 불필요해져, 처리 시간이 단축된다.
본 발명은 상세하게 나타나 기술되었는데, 상기 기술은 모든 양태에 있어서 예시이며 한정적이진 않다. 따라서, 본 발명은, 그 발명의 범위 내에서, 각 실시의 형태를 자유롭게 조합하거나, 각 실시의 형태를 적절하게 변형, 생략하는 것이 가능하다. 예를 들면, 실시형태 1 및 2에 있어서의 배선 데이터 생성 장치는, 묘화 장치에 구비되어 있었는데, 묘화 장치와는 독립된 외부 장치로서 설치되어도 된다. 또, 도 7 등에 나타난 반도체 칩(610)의 각 전극(660)을 대신해, 반도체 칩(630)의 주위에 설치된 각 전극이, 반도체 칩(620)의 전극(670)에 대한 접속처의 전극으로서 채용되어도 된다. 또, 본 발명은, 반도체 칩(610)이 기준 칩(620)과 동일하게 이동하는 경우에도 적용할 수 있음과 더불어, 반도체 칩(610)을 대신해 단순히 전극(660)만이 배치되어 있는 경우에도 적용할 수 있다. 또, 반도체 칩의 전극이 기판 등 지지체에 접합되고, 반도체 칩이 봉입된 후에, 지지체가 박화 등에 의해 제거된 상태로, 반도체 칩의 전극이 노출된 지지체의 배면에 있어서, 본 발명의 수법이 적용되어 접속 배선 패턴이 형성되어도 된다. 또, 포위 영역이나 광영역의 사이즈가, 각 반도체 칩의 크기나 반도체 칩간의 간격에 따라 적절히 변경되어도 된다. 또, 배선 데이터 생성 장치에 의해 접속 배선 데이터가 구해진 단계 등에 있어서, DRC(Design Rule Check)가 행해져, 그 결과가 소정의 기준을 만족시킨 경우에 하류측의 생성 처리 등이 행해져도 된다.
lA, 1B: 배선 데이터 생성 장치 100A, 100B: 묘화 장치
150: 배선 시스템 310: 기준 배선 데이터
42: 모니터 화상 44: 설계 정보
46: 배치 오차 510: 접속 배선 데이터
540: 타영역 배선 데이터 560: 포위 영역 배선 데이터
70A, 70B: 제어부 900A, 900B: CPU

Claims (10)

  1. 기판 상에 배치된 반도체 칩의 각 전극과, 상기 기판에 대해 설치된 접속처의 각 전극을 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터의 생성 장치로서,
    상기 기판 상에서의 소정의 기준 위치 및 소정의 기준 각도에 대한 상기 반도체 칩의 배치 오차를 취득하는 오차 취득부와,
    상기 기판 상에서 상기 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득부와,
    상기 배치 오차가 없는 상기 반도체 칩인 기준 칩에 대해 설정된 불량 배선이 없는 상기 접속 배선 패턴을 나타내는 기준 배선 패턴 중 상기 기준 칩의 각 전극으로부터 상기 기준 칩의 외주연까지의 배선 패턴인 기준 팬 아웃 배선에 의거해 상기 접속 배선 패턴 중 상기 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성부를 구비하고,
    상기 배선 데이터 생성부는,
    상기 기준 칩에 대한 상기 기준 팬 아웃 배선의 위치 및 각도와, 상기 기판 상의 상기 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 각도가 상기 배치 오차에 관계없이 같아지도록, 상기 포위 영역 배선 데이터를 생성하는, 배선 데이터의 생성 장치.
  2. 청구항 1에 있어서,
    상기 포위 영역을 포위하는 상기 포위 영역보다도 넓은 미리 설정된 광영역의 외주연까지 상기 기준 팬 아웃 배선이 인출된 형상의 광역 배선 패턴을 나타내는 광역 배선 데이터를 취득하는 광역 배선 데이터 취득부를 더 구비하고,
    상기 배선 데이터 생성부는,
    상기 반도체 칩에 대한 상기 포위 영역에 상당하는 부분을, 상기 기준 칩을 기준으로 하여 상기 광영역에 있어서 특정하고, 상기 광역 배선 패턴 중 상기 특정된 부분의 배선 패턴을 상기 포위 영역 배선 패턴으로서 특정하여 상기 포위 영역 배선 데이터를 생성하는, 배선 데이터의 생성 장치.
  3. 청구항 2에 있어서,
    상기 광역 배선 데이터 취득부는,
    서로 상이한 복수의 기준 각도 후보에 각각 대응한 복수의 광역 배선 데이터 후보를 취득하고,
    상기 배선 데이터 생성부는,
    상기 복수의 기준 각도 후보 중 상기 기판 상에서의 상기 반도체 칩의 실제 각도에 가장 가까운 것을 상기 기준 각도로서 선택하고, 상기 복수의 광역 배선 데이터 후보 중 상기 기준 각도에 대응하는 것을 상기 광역 배선 데이터로서 선택하여, 선택한 상기 광역 배선 데이터에 의거해 상기 포위 영역 배선 데이터를 생성하는, 배선 데이터의 생성 장치.
  4. 청구항 2 또는 청구항 3에 있어서,
    상기 광역 배선 데이터가 소정의 래스터라이즈 처리에 따른 래스터 데이터 형식인, 배선 데이터의 생성 장치.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 포위 영역은, 상기 배치 오차에 관계없이 상기 기판에 대해 고정된 범위의 영역인, 배선 데이터의 생성 장치.
  6. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 포위 영역은 다각형의 영역인, 배선 데이터의 생성 장치.
  7. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 배선 데이터 생성부는,
    상기 반도체 칩의 팬 아웃 배선이 상기 포위 영역의 외주연까지 직선 형상으로 인출된 형상의 상기 포위 영역 배선 패턴을 나타내는 상기 포위 영역 배선 데이터를 생성하는, 배선 데이터의 생성 장치.
  8. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 배선 데이터 생성부는,
    상기 포위 영역 배선 패턴과 상기 포위 영역의 외주연의 각 교점의 위치에 의거해, 상기 접속 배선 패턴 중 상기 포위 영역 배선 패턴 이외의 다른 배선 패턴을 나타내는 타영역 배선 데이터를 더 생성하는, 배선 데이터의 생성 장치.
  9. 스테이지 상에 놓인 기판을 직접 노광하는 묘화 장치로서,
    상기 기판 상에 배치된 반도체 칩의 각 전극과, 상기 기판에 대해 설치된 접속처의 각 전극을 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터를 생성하는 생성 장치와,
    노광용 마스크를 사용하지 않고 상기 기판을 노광하는 광학 헤드부와,
    상기 기판이 놓여, 상기 광학 헤드부에 대해 상대 이동하는 스테이지와,
    상기 기판 상에 배치된 상기 반도체 칩을 촬영하는 촬영부와,
    상기 묘화 장치용의 래스터라이즈 처리가 실시된 묘화 데이터를 생성하는 묘화 데이터 생성부를 구비하고,
    상기 생성 장치는,
    상기 기판 상에서의 소정의 기준 위치 및 소정의 기준 각도에 대한 상기 반도체 칩의 배치 오차를 취득하는 오차 취득부와,
    상기 기판 상에서 상기 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득부와,
    상기 배치 오차가 없는 상기 반도체 칩인 기준 칩에 대해 설정된 불량 배선이 없는 상기 접속 배선 패턴을 나타내는 기준 배선 패턴 중 상기 기준 칩의 각 전극으로부터 상기 기준 칩의 외주연까지의 배선 패턴인 기준 팬 아웃 배선에 의거해, 상기 기준 칩에 대한 상기 기준 팬 아웃 배선의 위치 및 각도와, 상기 기판 상의 상기 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 각도가 상기 배치 오차에 관계없이 같아지도록 상기 접속 배선 패턴 중 상기 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성부를 구비하고, 상기 촬영부가 촬영한 상기 반도체 칩의 화상에 의거해 상기 배치 오차를 취득함과 더불어, 상기 배치 오차에 의거해 상기 포위 영역 배선 데이터를 생성하고,
    상기 묘화 데이터 생성부는,
    상기 생성 장치가 생성한 상기 포위 영역 배선 데이터에 의거해 상기 묘화 데이터를 생성하고,
    상기 묘화 장치는,
    상기 묘화 데이터 생성부가 생성한 상기 묘화 데이터에 의거해 상기 광학 헤드부에 의해 상기 스테이지 상에 놓인 상기 기판을 직접 노광하는, 묘화 장치.
  10. 기판 상에 배치된 반도체 칩의 각 전극과, 상기 기판에 대해 설치된 접속처의 각 전극을 소정의 접속 관계에 의거해 전기적으로 접속하는 접속 배선 패턴을 나타내는 배선 데이터의 생성 방법으로서,
    상기 기판 상에서의 소정의 기준 위치 및 소정의 기준 각도에 대한 상기 반도체 칩의 배치 오차를 취득하는 오차 취득 단계와,
    상기 기판 상에서 상기 반도체 칩을 포위하는 상기 반도체 칩보다도 넓은 포위 영역을 나타내는 포위 영역 정보를 취득하는 영역 정보 취득 단계와,
    상기 배치 오차가 없는 상기 반도체 칩인 기준 칩에 대해 설정된 불량 배선이 없는 상기 접속 배선 패턴을 나타내는 기준 배선 패턴 중 상기 기준 칩의 각 전극으로부터 상기 기준 칩의 외주연까지의 배선 패턴인 기준 팬 아웃 배선에 의거해 상기 접속 배선 패턴 중 상기 포위 영역에 대응하는 부분의 포위 영역 배선 패턴을 나타내는 포위 영역 배선 데이터를 생성하는 배선 데이터 생성 단계를 구비하고,
    상기 배선 데이터 생성 단계는,
    상기 기준 칩에 대한 상기 기준 팬 아웃 배선의 위치 및 각도와, 상기 기판 상의 상기 반도체 칩에 대한 상기 반도체 칩의 팬 아웃 배선의 위치 및 각도가 상기 배치 오차에 관계없이 같아지도록, 상기 포위 영역 배선 데이터를 생성하는 단계인, 배선 데이터의 생성 방법.
KR1020130034396A 2012-06-28 2013-03-29 배선 데이터의 생성 장치, 생성 방법 및 묘화 장치 KR101449262B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012145880A JP5779145B2 (ja) 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置
JPJP-P-2012-145880 2012-06-28

Publications (2)

Publication Number Publication Date
KR20140001741A KR20140001741A (ko) 2014-01-07
KR101449262B1 true KR101449262B1 (ko) 2014-10-08

Family

ID=49779653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130034396A KR101449262B1 (ko) 2012-06-28 2013-03-29 배선 데이터의 생성 장치, 생성 방법 및 묘화 장치

Country Status (5)

Country Link
US (1) US8645891B2 (ko)
JP (1) JP5779145B2 (ko)
KR (1) KR101449262B1 (ko)
CN (1) CN103515267B (ko)
TW (1) TWI467404B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351992B2 (ja) * 2014-02-17 2018-07-04 株式会社Ｓｃｒｅｅｎホールディングス 変位検出装置、基板処理装置、変位検出方法および基板処理方法
JP6321512B2 (ja) * 2014-09-29 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、および描画システム
JP6601173B2 (ja) * 2015-11-12 2019-11-06 ウシオ電機株式会社 露光装置、基板製造システム、露光方法、および基板製造方法
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
TWI648604B (zh) * 2017-12-27 2019-01-21 財團法人工業技術研究院 數位直接成像方法與系統、影像產生方法與電子裝置
JP7123692B2 (ja) * 2018-08-13 2022-08-23 株式会社日本マイクロニクス 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
TWI809201B (zh) * 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
JP2020136549A (ja) * 2019-02-22 2020-08-31 株式会社Ｓｃｒｅｅｎホールディングス パターン形成装置、パターン形成方法および吐出データ生成方法
JP7365262B2 (ja) * 2020-02-21 2023-10-19 株式会社Ｓｃｒｅｅｎホールディングス 配線パターン生成装置、描画システム、配線パターン生成方法および配線パターン生成プログラム
JP7437282B2 (ja) * 2020-10-01 2024-02-22 株式会社Ｓｃｒｅｅｎホールディングス 配線データ生成装置、描画システムおよび配線データ生成方法
CN112380807B (zh) * 2020-11-06 2022-08-09 成都海光集成电路设计有限公司 重布线层过孔阵列的放置方法及装置
JP2022162313A (ja) * 2021-04-12 2022-10-24 株式会社ニコン 露光装置、露光方法、デバイス製造方法、及びデバイス
JPWO2023286726A1 (ko) * 2021-07-12 2023-01-19
WO2023003918A2 (en) * 2021-07-23 2023-01-26 D2S, Inc. Methods and systems to determine parasitics for semiconductor or flat panel display fabrication

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009705A (ko) * 2005-05-24 2008-01-29 후지필름 가부시키가이샤 화상 처리 장치
KR100995846B1 (ko) 2005-06-16 2010-11-23 후지필름 가부시키가이샤 화상 처리 장치, 화상 묘화 장치 및 시스템
JP2012042587A (ja) 2010-08-17 2012-03-01 Dainippon Screen Mfg Co Ltd 直接描画方法および直接描画装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831404B2 (ja) * 1988-02-24 1996-03-27 三菱電機株式会社 半導体装置の製造方法
JP3301112B2 (ja) * 1992-05-28 2002-07-15 ソニー株式会社 マルチチップパッケージ型半導体装置の製造方法
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003197850A (ja) 2001-12-26 2003-07-11 Sony Corp 半導体装置及びその製造方法
JP4245418B2 (ja) * 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
JP4371039B2 (ja) * 2004-11-04 2009-11-25 セイコーエプソン株式会社 半導体チップの実装方法
US7394070B2 (en) * 2004-12-27 2008-07-01 Hitachi High-Technologies Corporation Method and apparatus for inspecting patterns
US8111374B2 (en) * 2005-09-09 2012-02-07 Nikon Corporation Analysis method, exposure method, and device manufacturing method
JPWO2007037220A1 (ja) * 2005-09-27 2009-04-09 ローム株式会社 Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置
JP2008078467A (ja) * 2006-09-22 2008-04-03 Toshiba Corp 特定用途向け半導体集積回路及びその製造方法
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5373518B2 (ja) 2009-09-15 2013-12-18 大日本スクリーン製造株式会社 データ変換方法、描画システムおよびプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080009705A (ko) * 2005-05-24 2008-01-29 후지필름 가부시키가이샤 화상 처리 장치
KR100995846B1 (ko) 2005-06-16 2010-11-23 후지필름 가부시키가이샤 화상 처리 장치, 화상 묘화 장치 및 시스템
JP2012042587A (ja) 2010-08-17 2012-03-01 Dainippon Screen Mfg Co Ltd 直接描画方法および直接描画装置

Also Published As

Publication number Publication date
JP2014011264A (ja) 2014-01-20
US8645891B2 (en) 2014-02-04
CN103515267B (zh) 2016-03-16
CN103515267A (zh) 2014-01-15
TW201401093A (zh) 2014-01-01
KR20140001741A (ko) 2014-01-07
TWI467404B (zh) 2015-01-01
JP5779145B2 (ja) 2015-09-16
US20140007033A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
KR101449262B1 (ko) 배선 데이터의 생성 장치, 생성 방법 및 묘화 장치
JP5406256B2 (ja) リソグラフィ装置、デバイス製造方法および基板にパターンを与える方法
JP6321512B2 (ja) 配線データの生成装置、生成方法、および描画システム
JP5637771B2 (ja) 直接描画方法および直接描画装置
KR20120123581A (ko) 패턴 정렬을 수행하기 위한 방법 및 장치
CN104049468B (zh) 用于在半导体器件制造中实施光刻工艺的系统和方法
KR20130127976A (ko) 워크피스들 상에 패턴들을 생성하기 위한 장치
KR20220143743A (ko) 리소그래피 공정에서 오버레이 오류를 보정하기 위한 시스템 및 방법
TWI776696B (zh) 配線資料生成裝置、描繪系統以及配線資料生成方法
KR20160142801A (ko) 계측 장치 및 계측 방법
KR101802561B1 (ko) 노광 장치용의 gui 장치, 노광 시스템, 노광 조건 설정 방법 및 프로그램
JP2007305995A (ja) バンプの配置及び／または形成のための方法及び装置
US10269662B2 (en) Scanning methods for focus control for lithographic processing of reconstituted wafers
KR101800990B1 (ko) 패턴 묘화 장치용의 gui 장치, 패턴 묘화 시스템, 잡 티켓 갱신 방법 및 프로그램
JP2005197338A (ja) 位置合わせ方法及び処理装置
JP6071263B2 (ja) 露光装置、露光システム、それらを用いたデバイスの製造方法
WO2024063968A1 (en) On tool metrology scheme for advanced packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5