CN103515267A - 布线数据的生成装置、生成方法及描画装置 - Google Patents

布线数据的生成装置、生成方法及描画装置 Download PDF

Info

Publication number
CN103515267A
CN103515267A CN201310120294.7A CN201310120294A CN103515267A CN 103515267 A CN103515267 A CN 103515267A CN 201310120294 A CN201310120294 A CN 201310120294A CN 103515267 A CN103515267 A CN 103515267A
Authority
CN
China
Prior art keywords
wiring
data
wiring pattern
enclosing region
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310120294.7A
Other languages
English (en)
Other versions
CN103515267B (zh
Inventor
北村清志
中井一博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Publication of CN103515267A publication Critical patent/CN103515267A/zh
Application granted granted Critical
Publication of CN103515267B publication Critical patent/CN103515267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

提供抑制布线遗漏产生和处理时间来生成布线数据的生成装置、生成方法及描画装置。该装置具有：误差获取部，获取在基板上的半导体芯片相对于基准位置及基准姿势的配置误差；区域信息获取部，获取表示在基板上的包围半导体芯片且比该半导体芯片大的包围区域的包围区域信息；布线数据生成部，基于针对无配置误差的基准芯片设定的无不良布线的基准布线图案中的基准扇出布线，生成表示连接布线图案中的与包围区域对应的部分的包围区域布线图案的包围区域布线数据。布线数据生成部以使与基准芯片对应的基准扇出布线的位置及姿势和与基板上的半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受配置误差影响的方式，生成包围区域布线数据。

Description

布线数据的生成装置、生成方法及描画装置
技术领域
本发明涉及一种在芯片快速（chip fast）型的系统级封装（System inPackage）或晶圆级封装（Wafer Level Packaging）的制造过程中的布线图案的生成技术及布线图案的曝光技术。
背景技术
在芯片快速型的SIP（System in Package：系统级封装）或WLP（WaferLevel Package：晶圆级封装）的制造过程中，利用重新布线层，进行IC（Integrated Circuit：集成电路）之间或IC的焊盘（pad）与凸块（bump）之间的布线。此时，如何处理在作为支撑体的基板上接合的IC的配置误差成为问题。
在将步进曝光装置（stepper）应用在曝光处理中的技术（参照专利文献1、2）中，通过在借助掩模的曝光范围内对曝光的位置、角度进行微调，来避免上述问题。然而，在连接的IC之间的距离在能够利用掩模进行曝光的布线图案的长度以上的情况下，在重新布线层产生的接触不良等的IC的配置误差很大，在该情况下，成品率会下降。另外，在使与基板上的多个IC相关的电路区域曝光一次的情况下，如果各IC的配置误差有偏差（各异），则难以抑制接触不良。
与此相对地，已知一种不使用掩模而是利用曝光用的光束进行扫描来进行曝光处理的技术，与使用掩模的方法相比，利用这种技术，易于对IC的配置误差进行处理。即，在有配置误差的情况下，根据配置误差，从头开始重新设计布线图案，从而采用GDS（Graphic Design System：图形设计系统）格式等的掩模CAD（Computer-Aided Design：计算机辅助设计）用的格式来生成表示修正后的布线图案的布线数据。通过对生成的布线数据进行由RIP（Raster Image Processor：光栅图像处理器）实施的描画装置用的RIP处理，生成栅格数据（Raster Data）形式的描画数据，由此能够利用描画装置实现重新布线。然而，这种通过重新进行设计来生成布线数据的方法需要花费很长的时间。另外，RIP处理也需要花费很长的时间。在此，在不使用掩模而是利用光束扫描的曝光技术中，提出了一种缩短为了处理配置误差而生成布线数据所需的时间的技术。
例如，专利文献3的描画装置检测标注在基板上的各电路区域内的校准位置标记（对位标记）的位置移位（位移），来作为各电路区域的电极的位置移位。然后，在配置成与设计相同，没有位置移位的情况下，该装置一边进行图案移动（pattern shift）来进行修正，一边利用光束扫描来描画基于修正后的布线图案，其中，图案移动是指，根据位置移位，使连接在各电路区域之间的布线图案中的电路区域内的部分平行地错开。然而，在各电路区域内不仅发生移位，姿势也发生变动的情况下，校准位置标记的移位与作为布线图案端点的电极的移位不同，因此，专利文献3的装置会在重新布线层产生接触不良。
在此，专利文献4的描画装置，通过对拍摄配置有设置多个电极的各IC的基板而得到的图像与各IC没有配置误差的该基板的现有的布线图案进行比较，来确定作为每组连接各IC之间的各布线的两端点的电极的各对组合，和各电极的位置。然后，该装置分别针对每组电极对，求得采用最短距离连接所确定的电极对的直线的矢量数据，将求得的各矢量数据设定为与处理IC的配置误差对应的布线图案，并进行描画。由此，在IC的配置误差不仅包括位置的移位还包括姿势变动的情况下，能够抑制在重新布线层产生的接触不良。
现有技术文献
专利文献
专利文献1：日本特开2003-197850号公报
专利文献2：日本特开2010-219489号公报
专利文献3：日本特开平1-215022号公报
专利文献4：日本特开2012-42587号公报
然而，在专利文献4的描画装置中，根据IC的配置误差，采用直线状的布线直接连接IC的电极和作为连接对象的IC的电极。因此，在各IC的电极的配置像BGA（Ball-Grid Array：球栅阵列）等那样复杂的情况下，由于会变成在来自BGA等的扇出（Fanout）布线部分中修正后的布线图案彼此交差的设计，所以存在产生没有生成布线图案的布线遗漏（“未布线”）的问题。
发明内容
本发明是为了解决上述问题而提出的，目的在于，提供一种生成布线数据的技术，在生成布线数据的过程中，即使在半导体芯片的各电极的配置很复杂，半导体芯片具有与位置及姿势相关的配置误差的情况下，也能够在抑制布线遗漏的产生和处理时间的基础上生成布线数据，所述布线数据表示连接布线图案，所述连接布线图案用于连接基板上的半导体芯片的各电极和基板上的作为连接对象的各电极。
为了解决上述的问题，第一技术方案的布线数据的生成装置为一种布线数据的生成装置，其生成表示连接布线图案的布线数据，所述连接布线图案用于基于规定的连接关系，来对配置在基板上的半导体芯片的各电极和针对所述基板设置的作为连接对象的各电极进行电连接，其特征在于，具有：误差获取部，其获取配置误差，所述配置误差是指，在所述基板上，所述半导体芯片相对于规定的基准位置及规定的基准姿势的误差；区域信息获取部，其获取包围区域信息，所述包围区域信息表示在所述基板上包围所述半导体芯片并且面积比该半导体芯片大的包围区域；布线数据生成部，其基于基准布线图案中的基准扇出布线，来生成表示所述连接布线图案中的与所述包围区域对应的部分的包围区域布线图案的包围区域布线数据，所述基准布线图案表示针对基准芯片设定的没有不良布线的所述连接布线图案，所述基准芯片是指没有所述配置误差的所述半导体芯片，所述基准扇出布线是指从所述基准芯片的各电极到所述基准芯片的外周缘为止的布线图案；所述布线数据生成部，以特定方式来生成所述包围区域布线数据，所述特定方式是指，使与所述基准芯片对应的所述基准扇出布线的位置及姿势，和与所述基板上的所述半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受所述配置误差影响的方式。
第二技术方案的布线数据的生成装置在第一技术方案的布线数据的生成装置的基础上，其特征在于，还具有广域布线数据获取部，其获取表示广域布线图案的广域布线数据，所述广域布线图案的形状是指，将所述基准扇出布线引出至包围所述包围区域并且面积比该包围区域大的事先设定的广区域的外周缘为止的形状；所述布线数据生成部，以所述基准芯片为基准，在所述广区域内确定与包围所述半导体芯片的所述包围区域相当的部分，在所述广域布线图案中，将该确定的部分的布线图案确定为所述包围区域布线图案，从而生成所述包围区域布线数据。
第三技术方案的布线数据的生成装置在第二技术方案的布线数据的生成装置的基础上，其特征在于，所述广域布线数据获取部，获取分别与互不相同的多个基准姿势候补对应的多个广域布线数据候补；所述布线数据生成部，在该多个基准姿势候补中，选择与所述基板上的所述半导体芯片的实际姿势最接近的基准姿势候补，来作为所述基准姿势，而且，在所述多个广域布线数据候补中，选择与所述基准姿势对应的广域布线数据候补来作为所述广域布线数据，基于所选择的所述广域布线数据，生成所述包围区域布线数据。
第四技术方案的布线数据的生成装置在第二或者第三技术方案的布线数据的生成装置的基础上，其特征在于，所述广域布线数据是实施了规定的光栅化处理的栅格数据形式。
第五技术方案的布线数据的生成装置在第一～第三技术方案中任一项的技术方案的布线数据的生成装置的基础上，其特征在于，所述包围区域，是不受所述配置误差影响而相对于所述基板固定的范围的区域。
第六技术方案的布线数据的生成装置在第一～第三技术方案中任一项的技术方案的布线数据的生成装置的基础上，其特征在于，所述包围区域为多边形的区域。
第七技术方案的布线数据的生成装置在第一～第三技术方案中任一项的技术方案的布线数据的生成装置的基础上，其特征在于，所述布线数据生成部，生成表示特定形状的所述包围区域布线图案的所述包围区域布线数据，所述包围区域布线图案的特定形状是指，以直线状将所述半导体芯片的扇出布线引出至所述包围区域的外周缘为止的形状。
第八技术方案的布线数据的生成装置在第一～第三技术方案中任一项的技术方案的布线数据的生成装置的基础上，其特征在于，所述布线数据生成部，还基于所述包围区域布线图案与所述包围区域的外周缘的各交点的位置，生成其它区域布线数据，所述其它区域布线数据表示所述连接布线图案中的除了所述包围区域布线图案以外的其它布线图案。
第九技术方案的描画装置为一种直接对载置在载物台上的基板进行曝光的描画装置，其特征在于，具有：生成装置，其生成表示连接布线图案的布线数据，所述连接布线图案用于基于规定的连接关系，对配置在所述基板上的半导体芯片的各电极和针对所述基板设置的作为连接对象的各电极进行电连接；光学头部，其在不使用曝光用的掩模的状态下对所述基板进行曝光；载物台，其载置所述基板，相对于所述光学头部进行相对移动；拍摄部，其对配置在所述基板上的所述半导体芯片进行拍摄；描画数据生成部，其生成实施了该描画装置用的光栅化处理的描画数据。所述生成装置具有：误差获取部，其获取配置误差，所述配置误差是指，在所述基板上，所述半导体芯片相对于规定的基准位置及规定的基准姿势的误差；区域信息获取部，其获取包围区域信息，所述包围区域信息表示在所述基板上包围所述半导体芯片并且面积比该半导体芯片大的包围区域；布线数据生成部，其基于基准布线图案中的基准扇出布线，以特定方式，来生成表示所述连接布线图案中的与所述包围区域对应的部分的包围区域布线图案的包围区域布线数据，所述基准布线图案表示针对基准芯片设定的没有不良布线的所述连接布线图案，所述基准芯片是指没有所述配置误差的所述半导体芯片，所述基准扇出布线是指从所述基准芯片的各电极到所述基准芯片的外周缘为止的布线图案，所述特定方式是指，使与所述基准芯片对应的所述基准扇出布线的位置及姿势，和与所述基板上的所述半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受所述配置误差影响的方式。所述生成装置基于由所述拍摄部拍摄的所述半导体芯片的图像，获取所述配置误差，并且基于该配置误差，生成所述包围区域布线数据；所述描画数据生成部，基于由所述生成装置生成的所述包围区域布线数据，生成所述描画数据；该描画装置，基于由所述描画数据生成部生成的所述描画数据，通过所述光学头部，直接对载置在所述载物台上的所述基板进行曝光。
第十技术方案的布线数据的生成方法为一种布线数据的生成方法，用于生成表示连接布线图案的布线数据，所述连接布线图案用于基于规定的连接关系，对配置在基板上的半导体芯片的各电极和针对所述基板设置的作为连接对象的各电极进行电连接，该方法的特征在于，包括：误差获取步骤，获取配置误差，所述配置误差是指，在所述基板上，所述半导体芯片相对于规定的基准位置及规定的基准姿势的误差；区域信息获取步骤，获取包围区域信息，所述包围区域信息表示在所述基板上包围所述半导体芯片并且面积比该半导体芯片大的包围区域；布线数据生成步骤，基于基准布线图案中的基准扇出布线，来生成表示所述连接布线图案中的与所述包围区域对应的部分的包围区域布线图案的包围区域布线数据，所述基准布线图案表示针对基准芯片设定的没有不良布线的所述连接布线图案，所述基准芯片是指没有所述配置误差的所述半导体芯片，所述基准扇出布线是指从所述基准芯片的各电极到所述基准芯片的外周缘为止的布线图案；在所述布线数据生成步骤中，以特定方式来生成所述包围区域布线数据，所述特定方式是指，使与所述基准芯片对应的所述基准扇出布线的位置及姿势，和与所述基板上的所述半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受所述配置误差影响的方式。
根据本发明，基于作为没有不良布线的基准布线图案的一部分的基准扇出布线，根据半导体芯片相对于基准位置及基准姿势的配置误差，来生成连接布线图案的中的包围区域布线图案。由此，能够抑制在包括扇出布线并且布线难度高的包围区域内发生布线遗漏，并且能够抑制生成布线数据所需的处理时间。另外，由于包围区域比半导体芯片更大，所以与包围区域和半导体芯片尺寸相同的情况，能够缩短包围区域布线图案以外的布线图案，实现简化。由此，针对该布线图案，也能够抑制布线遗漏的产生和生成布线数据所需的处理时间。因此，即使在半导体芯片的各电极的配置很复杂，半导体芯片具有与位置及姿势相关的配置误差的情况下，也能够在抑制布线遗漏的产生和处理时间的基础上生成表示连接布线图案的布线数据。
附图说明
图1是表示第一、第二实施方式的各自的描画装置的结构例的侧视图。
图2是表示图1的描画装置的结构例的俯视图。
图3是表示第一实施方式的描画装置的功能结构的一个例子的框图。
图4是表示配置在基板上的半导体芯片的一个例子的图。
图5是表示扇出布线的一个例子的图。
图6是表示基准布线图案的一个例子的图。
图7是表示基准布线图案的一个例子的图。
图8是表示连接布线图案的一个例子的图。
图9是表示第一、第二实施方式各自的布线数据生成装置的动作的一个例子的流程图。
图10是表示第一实施方式的布线数据生成装置的动作的一个例子的流程图。
图11是表示第二实施方式的描画装置的功能结构的一个例子的框图。
图12是表示用于说明利用第一生成方法生成包围区域布线图案的图。
图13是表示第二生成方法所使用的广域布线图案的一个例子的图。
图14是表示第二生成方法所使用的广域布线图案的一个例子的图。
图15是表示用于说明利用第二生成方法生成包围区域布线图案的图。
图16是表示第二实施方式的布线数据生成装置的动作的一个例子的流程图。
图17是表示第二实施方式的布线数据生成装置的动作的一个例子的流程图。
其中，附图标记说明如下：
1A、1B      布线数据生成装置，
100A、100B  描画装置，
150         布线系统，
310         基准布线数据，
42          监视图像，
44          设计信息，
46          配置误差，
510         连接布线数据，
540         其它区域布线数据，
560         包围区域布线数据，
70A、70B    控制部，
900A、900B  CPU（中央处理器）。
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。在附图中，针对具有同样的结构及功能的部分标注相同的附图标记，在下述的说明中省略重复说明。另外，各附图为示意性地表示的图，例如，在各附图中。不一定准确地示出了显示物的尺寸及位置关系等。
＜第一实施方式＞
＜A-1．描画装置的结构＞
图1是表示作为第一实施方式的描画装置的一个例子的描画装置100A的结构例的侧视图，图2是表示图1的描画装置100A的结构例的俯视图。此外，图1、图2还分别表示作为后述的第二实施方式的描画装置的一个例子的描画装置100B的结构例的侧视图和俯视图。描画装置100A与描画装置100B的结构的差异在于，描画装置100A具有控制部70A，而描画装置100B具有控制部70B。
另外，在图1、图2中示出了作为描画装置100A的外部装置的布线系统150。布线系统150构成为通过通信线路与描画装置100A的控制部70A连接，并且能够在该布线系统150与控制部70A之间收发各种数据。首先，针对描画装置100A进行如下的说明。
描画装置100A为直接描画装置，通过对在表面带有感光材料的半导体基板、玻璃基板等的基板W的表面照射光束来描画图案。更具体来说，描画装置100A用于在多芯片模块的制造工序中，在作为曝光对象基板的支撑基板（下面，简称为“基板”）W的上表面形成的抗蚀膜上描画布线图案。如图1及图2所示，描画装置100A主要具有保持基板W的载物台10、使载物台10移动的载物台移动机构20、计测与载物台10的位置对应的位置参数的位置参数计测机构30、对基板W的上表面照射脉冲光的光学头部（光头）50、对位摄像头（照相机）（alignment camera）60、控制部70A。
在该描画装置100A中，在通过对主体框架101安装壳体102而形成的主体内部配置装置各部分，来构成主体部，并且在主体部的外侧（在本实施方式中，如图1所示，在主体部的右侧）配置有基板容置箱110。在该基板容置箱110中容置有应该接受曝光处理的未处理的基板W，通过配置于主体内部的搬运机械手120将基板W装进主体部。另外，在对未处理的基板W实施曝光处理（图案描画处理）之后，通过搬运机械手120从主体部中卸载该基板W，并将该基板W送回至基板容置箱110。
如图1及图2所示，在该主体部中，在由壳体102包围的主体内部的右端部配置有搬运机械手120。另外，在该搬运机械手120的左侧配置有基台130。该基台130的一端一侧区域（图1及图2的右侧区域）形成为与搬运机械手120之间进行基板W的交接的基板交接区域，与此相对，另一端一侧区域（图1及图2的左侧区域）形成为对基板W进行图案描画的图案描画区域。
在该基台130上，在图案描画区域设置有头部支撑部140。头部支撑部140具有从基台130向上方竖立设置的两根支撑构件141和两根支撑构件142。另外，头部支撑部140还具有以分别架设在两根支撑构件141的顶部之间和架设在两根支撑构件142的顶部之间的方式设置的梁构件143及144。在梁构件143的图案描画区域一侧固定有对位摄像头（拍摄部）60。对位摄像头60对保持在载物台10上被搬运至图案描画区域的基板W进行拍摄，生成监视图像42（图3）。由于在基板W上配置有半导体芯片，所以对位摄像头60也对该半导体芯片进行拍摄。
图4是表示配置在基板W的表面上的半导体芯片的一个例子的图。在基板W上配置有多个半导体芯片。在各半导体芯片上设置有多个电极，在图4中，显示出基板W的表面中的配置有一对半导体芯片610及630的部分。半导体芯片（“基准芯片”）620表示以规定的基准姿势将半导体芯片630配置在规定的基准位置的状态。如图4所示，半导体芯片630的位置及姿势相对于基准位置及基准姿势而存在配置误差。另一方面，基准芯片620以规定的基准姿势配置在规定的基准位置。因此，基准芯片620没有配置误差。即，基准芯片620呈现出以基准位置及基准姿势将半导体芯片630配置在基板W上的芯片状态。在半导体芯片630的设置有电极680的面上，设置有用于检测半导体芯片630的位置及姿势的对准标记。此外，在基板W的上表面，在配置有半导体芯片610及630的状态下，事先形成抗蚀膜（感光材料）的层，以覆盖这些半导体芯片。
在基板W的上表面（也称为主面、被描画面、被曝光面）的面上形成有用于检测基板W的位置及姿势的检测的图中省略的对准标记。另外，在配置于基板W的上表面的半导体芯片630上形成有用于检测半导体芯片630的位置及姿势的图中省略的对准标记。
在半导体芯片610设置有多个电极660，在半导体芯片630设置有构成BGA的电极的多个电极680。在图4中，在半导体芯片610与半导体芯片630之间的电极之间的连接关系由鼠巢式连接线（Rat’s Nest）270表示。该鼠巢式连接线图示出由表示规定电连接关系的网络表（Netlist）而规定的电极之间的连接关系的线。彼此利用鼠巢式连接线连接的电极之间为电连接。由于半导体芯片630存在配置误差，所以在布线系统150按照基于基板W的布线的设计信息而生成的基准布线数据310进行曝光处理等的情况下，会产生断路或布线遗漏等的不良布线。在此，描画装置100A的布线数据生成装置1A求得连接布线图案，生成表示该连接布线图案的布线数据，其中，该连接布线图案是指，利用与半导体芯片的实际的位置及姿势对应的布线图案来连接通过网络表规定了连接关系的电极而成的布线图案。然后，描画装置100A进行基于该布线数据的曝光处理。
在本申请的说明中，下面，针对生成表示特定布线图案的布线数据进行说明，特定布线图案是指，在配置于基板W的各半导体之间连接电极的布线图案中，在半导体芯片610与半导体芯片630之间连接电极的布线图案。以与生成在半导体芯片610与半导体芯片630之间的布线数据的方式相同的方式生成并得到表示其它布线图案的布线数据。
返回图1、图2，载物台移动机构20使载物台10在基台130上沿着X方向、Y方向以及θ方向移动。即，载物台移动机构20使载物台10在水平面内二维地移动来进行定位，并且使载物台10绕着θ轴（铅垂轴）旋转，调整载物台10相对于后述的光学头部50的相对角度来进行定位。由此，使得载物台10相对于光学头部50相对移动。
另外，光学头部50以能够相对于如上述那样构成的头部支撑部140而上下自由移动的方式，安装在头部支撑部140上。以上述方式，将对位摄像头60和光学头部50安装在头部支撑部140上，从XY面俯视来看，两者的位置关系固定。另外，该光学头部50对基板W进行图案描画，借助头部移动机构（图中省略）沿着上下方向移动。通过头部移动机构工作，使光学头部50沿着上下方向移动，从而能够高精度地调节光学头部50与保持在载物台10上的基板W之间的距离。如上所述，光学头部50作为描画头起作用。
另外，以架在梁构件143及144的顶部之间的方式设置容置有光学头部50的光学系统等的盒172，从而从上方覆盖基台130的图案描画区域。
载物台10具有圆筒状的外形，是用于在其上表面上以水平姿势载置保持基板W的保持部。在载物台10的上表面上形成有多个吸孔（图中省略）。因此，若将基板W载置在载物台10上，则通过多个吸孔的吸引压力将基板W吸附固定在载物台10的上表面上。
载物台移动机构20，用于使载物台10相对于描画装置100A的基台130而沿着主扫描方向（Y轴方向）、副扫描方向（X轴方向）及旋转方向（围绕Z轴的旋转方向）移动。载物台移动机构20具有使载物台10旋转的旋转机构21、以使载物台10能够旋转的方式支撑载物台10的支撑板22、使支撑板22沿着副扫描方向移动的副扫描机构23、隔着副扫描机构23来支撑支撑板22的底板24、使底板24沿着主扫描方向移动的主扫描机构25。
旋转机构21具有由安装在载物台10的内部的转子构成的马达。另外，在载物台10的中央部下表面一侧与支撑板22之间设置有旋转轴承机构。因此，若使马达动作，则转子沿着θ方向移动，载物台10以旋转轴承机构的旋转轴为中心，在规定角度的范围内旋转。
副扫描机构23具有线性马达23a，该线性马达23a通过安装在支撑板22的下表面的移动件和铺设在底板24的上表面的固定件，来产生在副扫描方向上的推进力。另外，副扫描机构23具有一对导轨23b，这一对导轨23b引导支撑板22，使支撑板22相对于底板24沿着副扫描方向移动。因此，若使线性马达23a动作，则支撑板22及载物台10沿着底板24上的导轨23b在副扫描方向上移动。
主扫描机构25具有线性马达25a，该线性马达25a通过安装在底板24的下表面的移动件和铺设在头部支撑部140的上表面的固定件，来产生在主扫描方向上的推进力。另外，主扫描机构25具有一对导轨25b，这一对导轨25b引导底板24，使底板24相对于头部支撑部140沿着主扫描方向移动。因此，若使线性马达25a动作，则底板24、支撑板22及载物台10沿着基台130上的导轨25b在主扫描方向上移动。此外，作为这种载物台移动机构20，也能够采用以往就经常使用的X-Y-θ轴移动机构。
位置参数计测机构30，用于利用激光的干涉来针对载物台10计测位置参数。位置参数计测机构30主要具有激光射出部31、分光器32、弯光器（Beambender）33、第一干涉仪34及第二干涉仪35。
激光射出部31是用于射出计测用的激光的光源装置。激光射出部31设置在固定位置，即，设置在相对于本装置的基台130、光学头部50固定的位置。从激光射出部31射出的激光首先入射到分光器32，然后从分光器32分成射向弯光器33的第一分支光和射向第二干涉仪35的第二分支光。
第一分支光被弯光器33反射，进而入射到第一干涉仪34，并且从第一干涉仪34向载物台10的-Y一侧的边缘的第一部位（在此，为-Y一侧的边缘的中央部）10a照射。然后，在第一部位10a发生反射的第一分支光再次入射到第一干涉仪34。第一干涉仪34基于射向载物台10的第一分支光与从载物台10反射的第一分支光的干涉，计算与载物台10的第一部位10a的位置对应的位置参数。
另一方面，第二分支光入射到第二干涉仪35，并且从第二干涉仪35向载物台10的-Y一侧的边缘的第二部位（与第一部位10a不同的部位）10b照射。然后，在第二部位10b发生反射的第二分支光再次入射到第二干涉仪35。第二干涉仪35基于射向载物台10的第二分支光与从载物台10反射的第二分支光的干涉，计测与载物台10的第二部位10b的位置对应的位置参数。第一干涉仪34及第二干涉仪35将通过各自的计测获取的位置参数发送至控制部70A。控制部70A利用该位置参数，对载物台10的位置、载物台10的移动速度等进行控制。
光学头部50为射向保持在载物台10上的基板W的上表面照射曝光处理用的脉冲光的光照射部。光学头部50不使用曝光用的掩模来曝光基板W。更详细来说，光学头部50基于由布线数据生成装置1A生成的描画数据580（图3），直接对载置在载物台10上的基板W进行曝光。在基台130上以跨过载物台10及载物台移动机构20的方式架设有梁构件143，在梁构件143上安装有光学头部50。光学头部50位于基台130上的Y方向（主扫描方向）上的大致中央部分。光学头部50经由照明光学系统53而与一个激光振荡器54连接。另外，激光振荡器54与驱动激光振荡器54的激光驱动部55连接。激光驱动部55、激光振荡器54及照明光学系统53设置在盒172的内部。若使激光驱动部55动作，则从激光振荡器54射出脉冲光，经由照明光学系统53将该脉冲光导入到光学头部50的内部。
在光学头部50的内部，主要设置有对被照射来的光进行空间调制的空间光调制器、控制空间光调制器的描画控制部、经由空间光调制器将导入到光学头部50内部的脉冲光照射到基板W的上表面的光学系统等（图中都省略）。作为空间光调制器，采用例如作为衍射光栅型的空间光调制器的GLV（注册商标：Grating Light Valve，即光栅光阀）。导入到光学头部50的内部的脉冲光，作为通过空间光调制器等而成形为规定图案形状的光束，照射到基板W的上表面，对基板W上的抗蚀膜等的感光层进行曝光。由此，在基板W的上表面描画图案。
在基板W的上表面上，事先通过照射紫外线，形成感光的抗蚀膜（感光材料），以覆盖所配置的半导体芯片610及630，激光振荡器54为三倍波固体激光器，射出波长为355nm的紫外线。当然，激光振荡器54还可以射出包含在基板W的感光材料感光的波长带内的其它波长的光。描画装置100A一边沿着副扫描方向以光学头部50曝光的曝光幅度为单位移动基板W（每次使基板W移动一个单位幅度），一边按照规定次数沿着主扫描方向重复描画图案，从而在基板W的整个描画区域形成图案。
通过对位摄像头（“拍摄部”）60对基板W进行拍摄，生成监视图像42（图3），该监视图像42包括事先在基板W的上表面的多个部分形成的图中省略的对准标记、在半导体芯片630的上表面形成的图中省略的对准标记等的图像。监视图像42用于检测基板W的位置及姿势，还用于检测半导体芯片630的位置及姿势。对位摄像头60还能够拍摄设置于基板W上的抗蚀膜的下层的电极等的布线图案。对位摄像头60由例如数码摄像头等构成，借助梁构件143固定在基台130上。
在利用对位摄像头60拍摄对准标记时，首先，描画装置100A使载物台10移动至最靠近-Y一侧的位置（图1、图2中的左侧位置）。然后，描画装置100A从图中省略的监视用的照明部向基板W照射监视用照明光，使对位摄像头60执行拍摄，从而获取包括各对准标记的图像的监视图像42。对位摄像头60将获取的监视图像42向控制部70A发送。所发送的监视图像42用于由控制部70A对基板W调整相对于光学头部50的位置及姿势，还用于检测半导体芯片630相对于规定的基准位置及基准姿势的配置误差等。
若从监视用的照明部对由配置在基板W上的半导体芯片的金属膜等构成的电极焊盘照射照明光，则该照明光的反射光中的红外光成分入射到对位摄像头60。红外光成分基本不使抗蚀膜起反应，而是能够透过抗蚀膜，因此，能够拍摄电极焊盘。在下层全部被金属膜覆盖的情况下，不能观察金属膜以下的层，但是在通常的基板W中，电极焊盘被全部覆盖的可能性很小。因此，作为监视用的照明部的光源，优选采用能够射出包含大量红外光成分的光的光源。另外，优选地，对位摄像头60也具有对红外线区域的感光度。
控制部70A为用于一边执行各种计算处理，一边控制描画装置100A内的各部分的动作的信息处理部。控制部70A具有计算机而构成，该计算机具有例如电连接的CPU900A（图3）及存储部72A（图3）等。另外，控制部70A具有与CPU900A电连接的曝光控制部980（图3），该计算机与曝光控制部980配置在一台电装机架（图中省略）内。控制部70A与上述的载物台移动机构20、位置参数计测机构30、光学头部50及对位摄像头60等电连接。控制部70A通过CPU900A读入并执行存储在存储部72A内的程序PG1，来进行上述各部分的动作控制。另外，控制部70A经由通信线路与描画装置100A的外部的布线系统15连接。
控制部70A通过利用通过对位摄像头60拍摄基板W而生成的监视图像42，来检测在基板W上的抗蚀膜层的下层的布线图案、电极的位置，能够进行半导体芯片的电极焊盘的位置检测。控制部70A通过对检测出的电极的位置和针对基准位置及基准姿势的半导体芯片事先生成的布线图案进行比较，也能够检测半导体芯片的配置误差。此外，对准标记、电极的检测是基于特定的边缘信号等来进行的，该特定的边缘信号是通过对监视图像42的像素值分布进行二阶微分等而获得的。
布线系统150构成为具有CAD（Computer Aided Design：计算机辅助设计）系统等。布线系统150生成表示配置在基板W上的半导体芯片的电极之间的电连接关系的网络表。布线系统150根据该网络表，生成表示连接布线图案的布线数据，其中，连接布线图案是电连接配置在基板W上的半导体芯片的各电极而构成的。更详细来说，布线系统150生成表示与没有配置误差的基准芯片对应的连接布线图案（“基准布线图案”）的基准布线数据310（图3）。基准布线图案为没有产生电短路、断路等布线不良的连接布线图案。即，对基准芯片赋予的布线图案是与连接布线图案对应的没有不良布线的基准布线图案。将所生成的基准布线数据310供给至描画装置100A的控制部70A。另外，布线系统150将包括与基板W相关的网络表和配置在基板W上的半导体芯片630的基准位置及基准姿势等在内的设计信息44（图3）供给至控制部70A。
＜A-2．描画装置的功能结构＞
＜A-2-1．描画装置的整体的功能结构＞
图3是表示与第一实施方式的描画装置100A的描画动作的控制相关的功能结构的一个例子的框图。如图3所示，作为与描画动作的控制相关的功能要素，描画装置100A主要具有上述的对位摄像头60、控制部70A、光学头部50及载物台移动机构20，通过这些要素的动作来控制描画动作。
控制部70A构成为包括具有CPU900A及存储器等的存储部72A等的计算机。在控制部70A中，除了设有该计算机以外，还设有曝光控制部980。通过该计算机内的CPU900A按照程序PG1进行计算处理，来实现误差获取部910、区域信息获取部920、布线数据生成部930A及描画数据生成部940等的功能。
误差获取部910、区域信息获取部920及布线数据生成部930A构成布线数据生成装置1A。布线数据生成装置1A基于由网络表等规定的规定连接关系，生成连接布线数据510（图3），该连接布线数据510表示对配置在基板W上的半导体芯片的各电极和针对基板W设置的作为连接对象的各电极进行电连接的布线图案，即，表示对配置在基板W上的半导体芯片的各电极和设置在基板W的区域内的作为连接对象的各电极进行电连接的连接布线图案。换言之，布线数据生成装置1A生成表示从配置在基板W上的半导体芯片的各电极开始在基板W上延伸的连接布线图案的布线数据。
描画数据生成部940基于由布线数据生成装置1A生成的连接布线数据510，生成实施了描画装置100A用的光栅化（rasterize）处理的描画数据580（图3）。
存储部72A由ROM（只读存储器）及RAM（随机存储器）等的存储器等构成。在存储部72A内事先存储有CPU900A读取并执行的程序PG1及区域设定用信息49等。区域设定用信息49为例如与后述的包围区域的尺寸相关联的信息。另外，存储部72A存储由描画数据生成部940生成的描画数据580，除此以外，还作为CPU900A的工作存储器进行动作。
曝光控制部980通过基于存储在存储部72A内的描画数据580，对光学头部50及载物台移动机构20的各部分进行控制，来描画一个条纹（Stripe）。然后，若结束对一个条纹进行的曝光记录，则也对下一个划分区域进行同样的处理，重复针对每个条纹进行一次描画。由此，将描画数据580的布线图案描画在基板W上。
＜A-2-2．布线数据生成装置的功能结构＞
布线数据生成装置1A构成为具有误差获取部910、区域信息获取部920及布线数据生成部930A。
误差获取部910获取在基板W上的半导体芯片630相对于规定的基准位置及规定的基准姿势的配置误差46（图3）。更详细来说，误差获取部910基于监视图像42，检测在基板W上的半导体芯片630的实际的位置和姿势，通过对该实际的位置和姿势和设计信息44所含的基准位置及基准姿势进行比较，来获取配置误差46。将布线数据生成部930A供给配置误差46。
区域信息获取部920获取表示包围区域710（参照图6、图8等）的包围区域信息810，该包围区域710是指，在基板W的上表面的面上包围半导体芯片630，并且面积比半导体芯片630大的区域。区域信息获取部920，例如以设计信息44所含的半导体芯片630在基板W上的基准位置为区域的中心，确定根据区域设定用信息49而规定出尺寸、形状等的包围区域710。然后，区域信息获取部920获取表示所确定的包围区域710的位置、尺寸及形状等的包围区域信息810，并将其供给布线数据生成部930A。
优选地，区域设定用信息49为能够将半导体芯片630在基板W上移动的最大的范围设定为包围区域710的尺寸的信息。这种区域设定用信息49，是基于例如用于将半导体芯片630配置在基板W的上表面的焊接机（bonder）的定位误差等来获取的。此外，即使所设定的包围区域710的尺寸比该最大的范围小，或者比最大的范围大，只要包围区域710比半导体芯片630的面积大，也能够将半导体芯片630包括在包围区域710内。因此，不会影响本发明的有用性。同样地，即使将包围区域710的中心设定在偏离基准位置的位置，也不会影响本发明的有用性。
另外，区域设定用信息49可以为事先设定的包围区域信息810本身，区域信息获取部920可以从存储部72A获取包围区域信息810，直接将包围区域信息810供给至该布线数据生成部930A。
如图8所示，布线数据生成部930A基于配置误差46、包围区域信息810及设计信息44所包含的网络表等，生成表示与包围区域710对应的部分的包围区域布线图案460的包围区域布线数据560（图3）。
在此，作为扇出布线的一个例子，图5是表示从构成半导体芯片12的BGA的各电极14引出布线的扇出布线16的图。扇出布线16，是在从各电极14到图中省略的作为连接对象的各电极为止配设的连接布线图案中，从各电极14到半导体芯片12的外周缘为止的布线图案。利用CAD系统等，以不产生各布线彼此之间的交差、断路的方式设计连接布线图案。因此，连接布线图案根据作为连接对象的各电极与半导体芯片12的相对位置及姿势的关系而变化。因此，扇出布线的布线图案也根据该位置及姿势的关系而变化。
在本申请的记载内容中，针对基板W而以规定的基准姿势配置在规定的基准位置的基准芯片所对应的扇出布线还称为“基准扇出布线”。即，基准扇出布线为基准布线图案中的基准芯片上的部分。基准位置及基准姿势不需要与半导体芯片630的设计的位置及姿势相同，而是可以采用各种已知的值。因此，基准扇出布线也根据作为连接对象的各电极与半导体芯片12的相对的位置及姿势的关系而变化，即，根据基准位置及基准姿势而变化。
图6表示作为从布线系统150供给的基准布线数据310（图3）所表示的基准布线图案的一个例子，表示针对基准芯片620设定的基准布线图案210，同样地，图7是表示基准布线图案212的图。另外，图8是表示作为由布线数据生成部930A生成的连接布线数据510（图3）所示的连接布线图案的一个例子的连接布线图案410的图。接着，参照图6～图8对布线数据生成部930A进行说明。
在图6中，设置有包围基准芯片620的包围区域710，示出了连接各电极670中的四个电极和半导体芯片610的各电极660的基准布线图案210。此外，基准布线图案210中的包围区域710的外侧的部分为从半导体芯片610的电极660到包围区域710的外周缘为止的鼠巢式连接线270。基准布线图案210中的包围区域710的部分分别为实际上设定了布线图案的基准扇出布线220和引出布线图案230。引出布线图案230为具有从基准芯片620的外周缘起向包围区域710的外周缘以直线状引出基准扇出布线220的形状的布线图案。基准布线图案210由基准扇出布线220、引出布线图案230、鼠巢式连接线270构成。从布线系统150向布线数据生成部930A供给表示基准布线图案210的基准布线数据310（图3）。此外，用鼠巢式连接线270表示的部分没有设定实际的布线图案。因此，基准布线数据310所包含的布线数据为分别表示基准扇出布线220和引出布线图案230的各布线数据。
在图7中，将图6的鼠巢式连接线270的部分替换成按照该鼠巢式连接线实际设定的布线图案240。另外，基准布线图案212由基准扇出布线220、引出布线图案230、布线图案240构成。从布线系统150向布线数据生成部930A供给表示基准布线图案212的基准布线数据310（图3）。
在图6、图7的例子中，将分别表示基准布线图案210、212的基准布线数据310供给布线数据生成部930A，但如下所述，包围区域布线图案460（图8）是基于基准扇出布线220形成的。因此，只要将表示基准布线图案中的至少包括基准扇出布线220的布线图案的布线数据，作为基准布线数据310，供给布线数据生成部930A即可。
另外，如图7所示，更优选地，基准布线图案为设计成实际上不产生布线遗漏等的布线不良的布线图案。然而，若如图6示出的基准布线图案那样，通过鼠巢式连接线等能够实现能够进行没有布线不良的布线的布线图案，则也可以采用尚未完成除了基准扇出部分以外的实际的布线设计的基准布线图案。
另外，在图6、图7的例子中，分别设定了包围区域710，在基准布线图案210、212中，沿着基准扇出布线220将包围区域710部分的布线采用直线状引出至包围区域710的外周缘为止。这样，若采用将针对基准芯片的基准扇出布线引出至包围区域的外周缘为止的基准布线图案，则易于抑制在针对实际配置在基板上的半导体芯片生成的连接布线图案中的布线遗漏。然而，如果在没有设定包围区域710的状态下形成连接电极670和电极660的基准布线图案，则即使采用该基准布线图案，也不会影响本发明的有用性。
另外，如图6、图7所示，在基于具有以直线状引出至包围区域的外周缘为止的布线的基准布线图案的基准扇出布线，来设定包括针对配置在基板上的半导体芯片的引出布线图案在内的连接布线图案的情况下，能够抑制在设定的连接布线图案中产生与基准布线图案极端不同的布线的迂回，从而易于抑制电气特性的变化。
如图8所示，布线数据生成部930A，生成表示包围区域布线图案460的包围区域布线数据560和表示其它的布线图案440的其它区域布线数据540。布线数据生成部930A能够利用各种的方法生成包围区域布线数据560。
例如，布线数据生成部930A以使与基准芯片对应的基准扇出布线的位置及姿势，和与基板W上的半导体芯片630对应的该半导体芯片的扇出布线420的位置及姿势相同，而不受半导体芯片630的配置误差影响的方式，来设定扇出布线420。布线数据生成部930A通过将扇出布线420引出至包围区域710的外周缘为止，来设定引出布线图案430。布线数据生成部930A将由扇出布线420和引出布线图案430构成的布线图案作为包围区域布线图案460，生成表示包围区域布线图案460的包围区域布线数据560（图8）。
另外，在另一种方法中，布线数据生成部930A例如将基准扇出布线220和引出布线图案230作为一体的布线，调整该一体的布线的位置及姿势，以使与该一体的布线的基准芯片620对应的位置及姿势，和与该一体的布线的半导体芯片630对应的位置及姿势相同。布线数据生成部930A通过对调整了位置和姿势的该一体的布线的长度进行调整，来设定由扇出布线420和引出布线图案430构成的包围区域布线图案460，生成表示包围区域布线图案460的包围区域布线数据560。
在上述的任一种方法中，布线数据生成部930A都以使与基准芯片620对应的基准扇出布线220的位置及姿势和与基板W上的半导体芯片630对应的半导体芯片630的扇出布线的位置及姿势相同，而不受半导体芯片630的配置误差影响的方式，来设定包围区域布线图案460，生成表示包围区域布线图案460的包围区域布线数据560。
由此，布线数据生成部930A基于针对没有配置误差的基准芯片620事先设定的基准布线图案中的基准扇出布线220，来生成表示连接布线图案410中的与包围区域710对应的部分的包围区域布线图案460的包围区域布线数据560。另外，布线数据生成部930A采用GDS格式等的CAD用的格式生成包围区域布线数据560。
接着，布线数据生成部930A还生成其它区域布线数据540，该其它区域布线数据540表示连接布线图案410中的除了包围区域布线图案460以外的其它布线图案440。在生成其它区域布线数据540时，首先，布线数据生成部930A确定包围区域布线图案460与包围区域710的外周缘的各交点690的位置（坐标）。
在求交点690的位置时，布线数据生成部930A例如利用表示包围区域布线图案460的方程式和表示包围区域710的外周缘中的与引出布线图案430交差的部分的线段的方程式，来推算（计算）交点690的位置。
如图8所示，为了易于推算交点的坐标，优选地，区域信息获取部920获取将多边形的区域设定为包围区域710的包围区域信息810。另外，优选地，布线数据生成部930A生成表示具有以直线状将扇出布线420引出至包围区域710的外周缘的形状的包围区域布线图案460。此外，若分别确定包围区域710的外周缘和包围区域布线图案460，则能够推算出交点690的交点的位置。因此，即使包围区域710不为多边形的区域，或者，即使包围区域布线图案460不为直线状，也不会影响本发明的有用性。
然后，布线数据生成部930A基于设计信息44所包含的网络表，求得连接各交点690和作为连接对象的半导体芯片610的各电极660的布线图案440，还生成表示布线图案440的其它区域布线数据540。布线数据生成部930A采用GDS格式等的CAD用的格式来生成其它区域布线数据540。
在设定布线图案440时，布线数据生成部930A能够通过对例如图7示出的基准布线图案212中的布线图案240的一部分的布线进行修正，来设定布线图案440。另外，布线数据生成部930A也能够不使用布线图案240，而是重新设定对具有连接关系的交点690和电极660进行连接的布线图案440。在任一种方法中，都能够基于推算出的交点690的位置，利用基于网络表的公知的方法，来设定布线图案440的全部或修正部分。
此外，若包围区域710为不受半导体芯片630的配置误差影响并且相对于基板W固定的范围的区域，则在推算交点690的位置时，只要确定一次包围区域710的区域则可，不需要每当该配置误差变化时都重新确定包围区域710的外周缘，因此，易于进行处理。因此，区域信息获取部920获取这样的包围区域信息810，即，该包围区域信息810不受配置误差影响，将相对于基板W固定的范围的区域设定为包围区域710。此外，即使包围区域710因配置误差而发生变化，布线数据生成部930A也能够设定包围区域布线图案460及布线图案440，并且设定连接布线图案410。因此，即使包围区域710因配置误差而发生变化，也不会影响本发明的有用性。
若生成了包围区域布线数据560和其它区域布线数据540，则布线数据生成部930A将包围区域布线数据560和其它区域布线数据540作为构成连接布线数据510（图3）的布线数据，来供给描画数据生成部940。
描画数据生成部940基于由布线数据生成装置1A生成的连接布线数据510，即，基于包围区域布线数据560，生成实施了描画装置100A用的光栅化处理的描画数据580。需要将包围区域布线数据560和其它区域布线数据540合成为一个图像数据，来生成描画数据580。因此，在包围区域布线数据560与其它区域布线数据540的数据形式不同的情况下，需要在进行该合成处理之前，以彼此相同的数据形式表现包围区域布线数据560与其它区域布线数据540。另外，最终，需要以栅格数据（Raster Data）形式生成描画数据580。因此，例如，在采用GDS格式供给包围区域布线数据560和其它区域布线数据540的情况下，描画数据生成部940将这些布线数据合成为GDS格式，将合成之后的布线数据转换成栅格数据形式，来生成描画数据580。描画数据580存储在存储部72A内。曝光控制部980基于描画数据580，进行基板W的曝光处理。
＜A-3．布线数据生成装置的动作＞
图9及图10是表示第一实施方式的布线数据生成装置1A（图3）的动作的一个例子的流程图。此外，图9的流程图还表示第二实施方式的布线数据生成装置1B的动作的一个例子。
若从布线系统150（图3）供给基准布线数据310（图3），从对位摄像头60（图3）供给监视图像42（图3），则布线数据生成装置1A开始进行在图9的流程图中示出的处理。
如图9所示，首先，误差获取部910（图3）获取配置误差46（图3）（步骤S110），该配置误差46是在基板W上的半导体芯片630（图3）相对于规定的基准位置及规定的基准姿势的配置误差，区域信息获取部920（图3）获取包围区域信息810（图3）（步骤S120），该包围区域信息810表示在基板W上包围半导体芯片630并且面积比该半导体芯片更大的包围区域710（图8）的。
若接收到（被供给）配置误差46和包围区域信息810，则布线数据生成部930A生成包围区域布线数据560（图8）（步骤S130A）。当开始进行步骤S130A的处理时，则转换到图10的处理，布线数据生成部930A在事先从布线系统150供给的基准布线数据310所示的基准布线图案中确定基准扇出布线220（图6、图7）（步骤S210）。
接着，布线数据生成部930A基于基准扇出布线220，以使与基准芯片620（图6、图7）对应的基准扇出布线220的位置及姿势，和与配置在基板W上的半导体芯片630（图8）对应的该半导体芯片的扇出布线420（图8）的位置及姿势相同，而不受该半导体芯片的配置误差影响的方式，来获取基板上的半导体芯片630的扇出布线420（步骤S220）。
布线数据生成部930A获取包围区域布线图案460（图8）（步骤S230），生成表示包围区域布线图案460的包围区域布线数据560（图3、图8）（步骤S240），结束步骤S130A的处理，其中，所述包围区域布线图案460具有将获取的扇出布线420引出至包围区域710的外周缘的形状。
接着，返回到图9的处理，布线数据生成部930A基于包围区域布线图案460与包围区域710的外周缘的各交点690（图8）的位置，生成表示其它的布线图案440（图8）的其它区域布线数据540（图3、图8）（步骤S140），该其它的布线图案是指，在连接布线图案410（图8）中除了包围区域布线图案460以外的布线图案。
＜第二实施方式＞
＜B-1．描画装置的结构＞
与第一实施方式的描画装置100A同样地，第二实施方式的描画装置100B为直接描画装置，通过对在表面带有感光材料的半导体基板、玻璃基板等的基板W的表面照射光束来描画图案。如图1、图2所示，在描画装置100B中，与描画装置100A不同的结构为控制部70B。在描画装置100B中，除了控制部70B以外的各结构要素，与在描画装置100A中标注了相同附图标记的各结构要素具有同样的结构及功能。另外，作为设置于描画装置100B外部的其它装置的布线系统150，也与连接在描画装置100A上的布线系统150具有同样的结构及功能。下面，针对控制部70B进行说明。
与描画装置100A的控制部70A同样地，控制部70B为用于一边执行各种计算处理，一边控制描画装置100B内的各部的动作的信息处理部。控制部70B构成为具有例如彼此电连接的CPU900B（图11）及存储部72B（图11）等的计算机。另外，控制部70B具有与CPU900B电连接的曝光控制部980（图11），该计算机和曝光控制部980配置在一个电装机架（图中省略）内。控制部70B与上述的载物台移动机构20、位置参数计测机构30、光学头部50及对位摄像头60等电连接。控制部70B通过CPU900B读入并执行存储在存储部72B内的程序PG2，来控制上述各部分的动作。另外，控制部70B经由通信线路与描画装置100B的外部的布线系统150连接。
另外，与控制部70A同样地，控制部70B能够检测配置在基板上的半导体芯片的电极焊盘的位置，还能够检测半导体芯片的配置误差。
＜B-2．描画装置的功能结构＞
＜B-2-1．描画装置的整体的功能结构＞
图11是与表示第二实施方式的描画装置100B的描画动作的控制相关的功能结构的一个例子的框图。如图11所示，作为与对描画动作进行的控制相关的功能要素，描画装置100B主要具有对位摄像头60、控制部70B、光学头部50及载物台移动机构20，通过这些要素的动作，控制描画动作。
控制部70B构成为包括具有CPU900B及存储器等的存储部72B等的计算机。在控制部70B中，除了设有该计算机以外，还设置有曝光控制部980。通过该计算机内的CPU900B按照程序PG2进行计算处理，来实现误差获取部910、区域信息获取部920、布线数据生成部930B、描画数据生成部940、及广域布线数据获取部950等的功能。
误差获取部910、区域信息获取部920、布线数据生成部930B及广域布线数据获取部950构成布线数据生成装置1B。布线数据生成装置1B基于由网络表等规定的规定连接关系，生成连接布线数据510（图11），该连接布线数据510表示对配置在基板W上的半导体芯片的各电极和针对基板W设置的作为连接对象的各电极进行电连接的连接布线图案，即，表示对配置在基板W上的半导体芯片的各电极和设置在基板W的区域内的作为连接对象的各电极进行连接的连接布线图案。换言之，布线数据生成装置1B生成表示从配置在基板W上的半导体芯片的各电极开始在基板W上延伸的连接布线图案的布线数据。
控制部70B与控制部70A的结构要素的差异在于，存储部72B和在CPU900B中的布线数据生成装置1B。在控制部70B中，标注了与控制部70A的结构要素相同的附图标记的结构要素，与在控制部70A中标注有该相同的附图标记的结构要素具有同样的结构和功能。
存储部72B由ROM及RAM等的存储器等构成，与存储部72A同样地，存储部72B实现存储有由CPU900B读取并执行的程序PG2及区域设定用信息49等。在存储部72B内还事先存储有广域布线数据350。
例如，如图12所示，广域布线数据350是表示广域布线图案250的布线数据，广域布线图案250所具有的形状，能够将与基准芯片620相关的基准扇出布线引出至广区域730的外周缘，该区域730包围了包围区域710并且面积比该包围区域大。另外，在存储部72B还例如存储有，如图13、图14示出的广域布线图案250及252那样，分别与互不相同的多个基准扇出布线对应的多个广域布线数据350。在生成广域布线数据350时，例如，首先，布线系统150基于基准芯片的基准姿势，针对广区域采用GDS格式等生成表示广域布线图案。然后，例如，通过CPU900B对该布线数据实施描画装置用的光栅化处理，来生成栅格数据形式的广域布线数据350。
如上所述，从缩短处理时间的观点来看，优选地，事先采用栅格数据形式生成广域布线数据350。然而，即使采用GDS格式等的CAD用的格式生成广域布线数据350，由于布线数据生成装置1B基于广域布线数据350，来生成连接布线数据510，所以也不会影响本发明的有用性。
＜B-2-2．布线数据生成装置的功能结构＞
布线数据生成装置1B构成为具有误差获取部910、区域信息获取部920、布线数据生成部930B及广域布线数据获取部950。布线数据生成装置1B与布线数据生成装置1A的实质的差异在于，布线数据生成部930B与广域布线数据获取部950。
在布线数据生成装置1B中，除了布线数据生成部930B及广域布线数据获取部950以外的各结构要素，与在描画装置100A中标注了相同的附图标记的各结构要素具有同样的结构及功能。
具体来说，如图11所示，误差获取部910获取配置误差46，将其供给至布线数据生成部930B，区域信息获取部920获取表示包围区域710的位置、尺寸及形状等的包围区域信息810，将其供给至布线数据生成部930B。另外，可以采用如下结构：区域信息获取部920所使用的区域设定用信息49为事先设定的包围区域信息810本身，区域信息获取部920从存储部72B获取该包围区域信息810，并且直接向布线数据生成部930B供给该包围区域信息810。
广域布线数据获取部950从存储部72B获取表示上述的广域布线图案的广域布线数据350，并将其供给至布线数据生成部930B。
布线数据生成部930B基于配置误差46、包围区域信息810、设计信息44所包含的网络表及广域布线数据350等，利用以下说明的两种方法即第一生成方法、第二生成方法，来设定包围区域布线图案，能够生成表示该包围区域布线图案的包围区域布线数据。
＜B-2-2-1．利用布线数据生成部生成包围区域布线图案的第一生成方法＞
图12是表示用于说明利用第一生成方法生成包围区域布线图案的图。如图12的上侧所示，包围区域710包围以规定的基准姿势配置于基板W上的规定的基准位置上的基准芯片620。广区域730是包围该包围区域710并且面积比包围区域710大的事先设定的区域。广域布线图案250具有将针对基准芯片620的各电极670设定的基准扇出布线引出至广区域730的外周缘为止的形状。广域布线图案250为存储在存储部72B内的广域布线数据350所示的布线图案。通过广域布线数据获取部950获取广域布线数据350，并将其供给至布线数据生成部930B。广域布线图案250根据作为连接对象的各电极660与基准芯片620的相对的位置及姿势的关系而变化。
对应区域720，是以基准芯片620为基准，在广区域730内确定的与图12下侧示出的包围半导体芯片630的包围区域710相当的部分的区域。对应区域720的确定是由布线数据生成部930B进行的。
布线数据生成部930B，将广域布线图案250中的在所确定的对应区域720中的布线图案确定为包围区域布线图案460，生成表示包围区域布线图案460的包围区域布线数据560（图11）。因此，在第一生成方法中，布线数据生成部930B以使与基准芯片620对应的基准扇出布线的位置及姿势和与基板W上的半导体芯片630对应的半导体芯片630的扇出布线的位置及姿势相同，而不受半导体芯片630的配置误差影响的方式，来设定包围区域布线图案460。
＜B-2-2-2．利用布线数据生成部生成包围区域布线图案的第二生成方法＞
作为第二生成方法所使用的多个广域布线数据350的一个例子，图13及图14分别表示互不相同的广域布线图案250和广域布线图案252。图15是表示用于说明利用第二生成方法生成包围区域布线图案的图。
如图13、图14所示，就基准芯片620与基准芯片622间的差异而言，基准位置和基准姿势中至少基准姿势不同。在图13中，示出了在图12的上侧示出的广区域730的范围内的部分。针对基准芯片622，与广域布线图案250同样地设定了图14的广域布线图案252。另外，在存储部72B内存储有分别表示广域布线图案250及252的多个广域布线数据350（图11）。通过广域布线数据获取部950从存储部72B获取这些广域布线数据350，并将其供给至布线数据生成部930B。
也可以分别针对基准芯片620和基准芯片622，基于由布线系统150根据网络表分别设计的各基准布线图案，来设定广域布线图案250及252。另外，例如，可以通过基于基准芯片620及622之间的相对的位置及姿势的差异，对基于由布线系统150设计的基准布线图案而设定的广域布线图案250的位置和姿势进行调整，来设定广域布线图案252。在该情况下，还适度地进行长度调整。如上所述，若不通过基于网络表的设计，而是根据一个广域布线图案来设定其它的广域布线图案，则能够缩短获取多个广域布线数据350所需的处理时间。
首先，布线数据生成部930B在分别与广域布线图案250及252相关的基准芯片620及622的多个基准姿势中确定与配置在基板W上的半导体芯片的姿势最接近的姿势。在图15的上侧，在图13的基准芯片620与图14的基准芯片622中，基准芯片622的基准姿势最接近于配置在基板W上的半导体芯片的基准姿势，因此，示出了将基准芯片622的基准姿势确定为配置在基板W上的半导体芯片的姿势的状态。
接着，布线数据生成部930B确定在接收到（被供给）的多个广域布线数据350中与所确定的基准姿势对应的布线数据。若确定了所使用的广域布线数据350，则布线数据生成部930B针对所确定的广域布线数据350，通过应用上述的第一生成方法，生成包围区域布线数据560（图11）。因此，即使在第二生成方法中，布线数据生成部930B也以使与基准芯片对应的基准扇出布线的位置及姿势和与基板W上的半导体芯片对应的半导体芯片的扇出布线的位置及姿势相同，而不受半导体芯片的配置误差影响的方式，来设定包围区域布线图案。
在图15的下侧示出了配置在基板W上的半导体芯片632及634。与这些半导体芯片相关的基准姿势彼此相同，但基准位置互不相同。例如，在设定与半导体芯片632对应的包围区域布线图案462的情况下，布线数据生成部930B将广域布线图案252中的对应区域722的部分的布线图案设定为包围区域布线图案462。然后，布线数据生成部930B生成表示包围区域布线图案462的包围区域布线数据560。另外，在设定与半导体芯片634对应的包围区域布线图案464的情况下，同样地，布线数据生成部930B将广域布线图案252中的对应区域724的部分的布线图案设定为包围区域布线图案464，生成表示包围区域布线图案464的包围区域布线数据560。
从缩短处理时间的观点来看，优选地，事先采用栅格数据形式生成广域布线数据350。更详细来说，若广域布线数据350为栅格数据形式的布线数据，则从一开始就采用栅格数据形式生成包围区域布线数据560。因此，与下述情况相比，能够缩短进行该转换所需的处理时间，该情况是指：基于采用GDS格式等的CAD用的格式生成的广域布线数据350，采用该格式生成包围区域布线数据560，此后，将其转换成栅格数据形式的情况。然而，即使采用GDS格式等的CAD用的格式生成广域布线数据350，布线数据生成装置1B也能够基于广域布线数据350来生成连接布线数据510，因此，不会影响本发明的有用性。
若利用第一生成方法或者第二生成方法来生成包围区域布线数据560（图11），则布线数据生成部930B生成表示其它布线图案的其它区域布线数据540（图11），该其它布线图案是指，在连接布线图案410中，除了包围区域布线数据560所示的包围区域布线图案以外的布线图案。与利用在图8中说明的布线数据生成部930A来生成其它区域布线数据同样地，基于包围区域布线图案与包围区域710的外周缘的各交点的位置（坐标），来生成其它区域布线数据540。通常，采用GDS格式等的CAD用的格式生成其它区域布线数据540。
在利用第一生成方法、第二生成方法对包围区域布线图案进行的设定处理中，出于与利用布线数据生成部930A设定包围区域布线图案同样的理由，优选地，区域信息获取部920获取将多边形的区域设定为包围区域710的包围区域信息810。
另外，布线数据生成部930B生成表示包围区域布线图案的包围区域布线数据560，包围区域布线图案具有如下的形状，该形状能够将与配置于基板W的半导体芯片对应的扇出布线引出至包围区域710的外周缘，优选地，采用直线状引出至包围区域710的外周缘。
另外，优选地，区域信息获取部920，以不受半导体芯片的配置误差影响的方式，获取将相对于基板W固定的范围的区域设定为包围区域710的包围区域信息810。
若生成包围区域布线数据560和其它区域布线数据540，则布线数据生成部930B将包围区域布线数据560和其它区域布线数据540，作为构成连接布线数据510（图11）的布线数据，供给至描画数据生成部940。
描画数据生成部940基于由布线数据生成装置1B生成的连接布线数据510，即，基于包围区域布线数据560，生成实施了描画装置100B用的光栅化处理的描画数据580（图11）。需要将包围区域布线数据560和其它区域布线数据540合成为一个图像数据，来生成描画数据580。因此，在包围区域布线数据560与其它区域布线数据540的数据形式不同的情况下，需要在进行该合成处理之前，以彼此相同的数据形式表现包围区域布线数据560与其它区域布线数据540。另外，最终需要采用栅格数据形式生成描画数据580。因此，例如，在采用栅格数据形式供给包围区域布线数据560，采用GDS格式供给其它区域布线数据540的情况下，首先，描画数据生成部940将其它区域布线数据540转换成栅格数据形式。然后描画数据生成部940对彼此为栅格数据形式的包围区域布线数据560和其它区域布线数据540进行合成，来生成描画数据580。描画数据580存储在存储部72A内。曝光控制部980基于描画数据580，进行基板W的曝光处理。
＜B-3．布线数据生成装置的动作＞
图16及图17是表示第二实施方式的布线数据生成装置1B的动作的一个例子的流程图。图16的流程图为与上述的包围区域布线图案的第一生成方法对应的流程图，示出了图9的流程图的步骤S130B中的详细的处理。图17的流程图为与上述的包围区域布线图案的第二生成方法对应的流程图，示出了图9的流程图的步骤S130C中的详细的处理。省略对上述的图9的流程图进行的说明，适当地参照图11、图12，通过图16的流程图说明利用包围区域布线图案的第一生成方法生成包围区域布线数据的动作。另外，适当地参照图11、图13～图15，通过图17的流程图说明利用包围区域布线图案的第二生成方法生成包围区域布线数据的动作。
＜B-3-1．利用第一生成方法生成包围区域布线数据的动作＞
在图9的流程图中，若开始执行步骤S130B的处理，则转换到图16的处理，如图11所示，广域布线数据获取部950从存储部72B获取广域布线数据350（步骤S310），并将其供给至布线数据生成部930B。
接着，如图12所示，布线数据生成部930B基于广域布线数据350所表示的广域布线图案250，设定与基板W上的半导体芯片630的配置误差对应的包围区域布线图案460（步骤S320）。更详细来说，提取广域布线图案250中的与半导体芯片630的配置误差对应的对应区域720（图12）的部分的布线图案。然后，根据配置误差，对所提取的布线图案的位置及姿势进行调整，以使其与半导体芯片630对应的包围区域710的位置及姿势相适合，从而将所提取的布线图案的位置及姿势设定为包围区域布线图案460。
布线数据生成部930B生成表示包围所设定的区域布线图案460的包围区域布线数据560（图11）（步骤S330）。然后，结束图16的流程图的处理，返回到步骤S140（图9）的处理。
＜B-3-2．利用第二生成方法生成包围区域布线数据的动作＞
在图9的流程图中，若开始执行步骤S130C的处理，则转换到图17的处理，广域布线数据获取部950（图11）从存储部72B（图11）获取与不同的基准姿势对应的多个广域布线数据350（步骤S410），并将其供给至布线数据生成部930B。换言之，广域布线数据获取部950获取分别与互不相同的多个基准姿势候补对应的多个广域布线数据候补。具体来说，例如，该多个广域布线数据350为分别表示由图13、图14分别示出的广域布线图案250及252的多个广域布线数据350。
接着，布线数据生成部930B确定与最接近于半导体芯片630的姿势的基准姿势对应的广域布线数据350（步骤S420）。更详细来说，首先，确定分别与多个广域布线数据350相关的多个基准姿势中的最接近于配置在基板W上的半导体芯片的姿势的基准姿势。然后，确定与所确定的基准姿势对应的广域布线数据350。换言之，布线数据生成部930B选择多个基准姿势候补中的最接近于在基板W上的半导体芯片630的实际姿势的基准姿势候补，来作为基准姿势。然后，布线数据生成部930B选择由广域布线数据获取部950获取的多个广域布线数据候补中的与所选择的基准姿势对应的广域布线数据候补，来作为广域布线数据350。在图15的例子中，确定表示图14示出的广域布线图案252的广域布线数据350。
若确定了广域布线数据350，则布线数据生成部930B基于所确定的广域布线数据350，生成包围区域布线数据560（图11）（步骤S430）。在步骤S430中的生成包围区域布线数据560的处理，例如是通过图16示出的步骤S320及S330的处理来进行的。然后，结束图17的流程图的处理，返回到步骤S140（图9）的处理。
无论利用以上述方式构成的第一实施方式还是第二实施方式的布线数据生成装置，都能够基于作为没有不良布线即不具有不良布线的基准布线图案的一部分的基准扇出布线，根据半导体芯片相对于基准位置及基准姿势的配置误差，来生成连接布线图案中的包围区域布线图案。因此，能够抑制在包括扇出布线并且布线难度高的包围区域内产生布线遗漏，并且能够抑制生成布线数据所需的处理时间。另外，由于包围区域的面积比半导体芯片大，所以与包围区域和半导体芯片尺寸相同的情况相比，能够缩短包围区域布线图案以外的布线图案，实现简化。由此，针对该布线图案，也能够抑制布线遗漏的产生和生成布线数据所需的处理时间。因此，即使在半导体芯片的各电极的配置很复杂，半导体芯片具有与位置及姿势相关的配置误差的情况下，也能够在抑制布线遗漏的产生和处理时间的前提下，生成表示连接布线图案的布线数据。
另外，根据以上述方式构成的第二实施方式的布线数据生成装置，在针对包围了包围区域并且面积比该包围区域大的事先设定的广区域，事先设定具有能够将基准扇出布线引出至广区域的外周缘为止的形状的广域布线图案，在此状态下，将基准芯片作为基准，在广区域中确定相当于与基板上的半导体芯片相对应的包围区域的部分。然后，将广域布线图案中的该确定的部分的布线图案确定为包围区域布线图案，生成包围区域布线数据。因此，能够缩短生成包围区域布线数据所需的时间。
另外，根据以上述方式构成的第二实施方式的布线数据生成装置，获取分别与互不相同的多个基准姿势对应的事先生成的多个广域布线数据，确定该多个基准姿势中的最接近于配置在基板上的半导体芯片的姿势的基准姿势。换言之，获取分别与互不相同的多个基准姿势候补（reference anglecandidates）对应的多个广域布线数据候补，选择多个基准姿势候补中的最接近于在基板W上的半导体芯片630的实际的姿势的基准姿势候补，来作为基准姿势。然后，确定该多个广域布线数据中的与所确定的基准姿势对应的广域布线数据，基于该广域布线数据，生成包围区域布线数据。换言之，选择多个广域布线数据候补中的与所选择的基准姿势对应的广域布线数据候补。来作为广域布线数据350，基于所选择的广域布线数据，生成包围区域布线数据。因此，仅通过旋转处理和平行移动处理中的易于进行处理的平行移动，来基于广域布线数据生成包围区域布线数据，因此，能够缩短处理时间。
另外，根据以上述方式构成的第二实施方式的布线数据生成装置，事先存储在存储部内的广域布线数据，是进行了用于描画装置等的规定光栅化处理的栅格数据形式。因此，由于基于广域布线数据而生成的包围区域布线数据也为栅格数据形式，所以在生成描画数据的过程中，不需要对包围区域布线数据进行光栅化处理，从而能够缩短处理时间。
以上，详细地示出并记述了本发明，但上述的记述内容在所有的方式中都为例示，而非限定。因此，本发明能够在发明的范围内，自由地组合各实施方式，或者对各实施方式进行适当的变形、省略。例如，第一实施方式及第二实施方式中的布线数据生成装置设置在描画装置中，但也还可以将布线数据生成装置设置为与描画装置分开的外部的装置。另外，也可以取代图7等示出的半导体芯片610的各电极660，而采用配设在半导体芯片630的周围的各电极，来作为用于与半导体芯片620的电极670连接的电极。另外，本发明也能够适用于半导体芯片610以与基准芯片620相同的方式进行移动的情况，并且，还能够适用于取代半导体芯片610而仅配置了电极660的情况。另外，也可以在将半导体芯片的电极与基板等的支撑体相接合，并且封入（密封）半导体芯片之后，在通过薄化等的处理去除了支撑体的状态下，在露出半导体芯片的电极的支撑体的背面，应用本发明的方法来形成连接布线图案。另外，可以根据各半导体芯片的大小、半导体芯片之间的间隔，适当地改变包围区域、广区域的尺寸。另外，可以在通过布线数据生成装置求得连接布线数据的阶段等中，进行DRC（Design Rule Check：设计规则检查），在其结果满足规定的基准的情况下，进行之后的生成处理等。

Claims (10)

1.一种布线数据的生成装置，其生成表示连接布线图案的布线数据，所述连接布线图案用于基于规定的连接关系，来对配置在基板上的半导体芯片的各电极和针对所述基板设置的作为连接对象的各电极进行电连接，其特征在于，具有：
误差获取部，其获取配置误差，所述配置误差是指，在所述基板上，所述半导体芯片相对于规定的基准位置及规定的基准姿势的误差，
区域信息获取部，其获取包围区域信息，所述包围区域信息表示在所述基板上包围所述半导体芯片并且面积比该半导体芯片大的包围区域，
布线数据生成部，其基于基准布线图案中的基准扇出布线来生成包围区域布线数据，所述基准布线图案表示针对基准芯片设定的没有不良布线的所述连接布线图案，所述基准芯片是指没有所述配置误差的所述半导体芯片，所述基准扇出布线是指从所述基准芯片的各电极到所述基准芯片的外周缘为止的布线图案，所述包围区域布线数据是指表示所述连接布线图案中的与所述包围区域对应的部分的包围区域布线图案的数据；
所述布线数据生成部，以特定方式来生成所述包围区域布线数据，所述特定方式是指，使与所述基准芯片对应的所述基准扇出布线的位置及姿势，和与所述基板上的所述半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受所述配置误差影响的方式。
2.如权利要求1所述的布线数据的生成装置，其特征在于，
还具有广域布线数据获取部，该广域布线数据获取部获取表示广域布线图案的广域布线数据，所述广域布线图案具有将所述基准扇出布线引出至包围所述包围区域且面积比该包围区域大的事先设定的广区域的外周缘为止的形状；
所述布线数据生成部，以所述基准芯片为基准，在所述广区域内确定与所述半导体芯片对应的所述包围区域所相当的部分，在所述广域布线图案中，将所确定的该部分的布线图案确定为所述包围区域布线图案，从而生成所述包围区域布线数据。
3.如权利要求2所述的布线数据的生成装置，其特征在于，
所述广域布线数据获取部，获取分别与互不相同的多个基准姿势候补对应的多个广域布线数据候补，
所述布线数据生成部，在该多个基准姿势候补中，选择与所述基板上的所述半导体芯片的实际姿势最接近的基准姿势候补，来作为所述基准姿势，而且，在所述多个广域布线数据候补中，选择与所述基准姿势对应的广域布线数据候补来作为所述广域布线数据，基于所选择的所述广域布线数据，生成所述包围区域布线数据。
4.如权利要求2或者3所述的布线数据的生成装置，其特征在于，
所述广域布线数据是与规定的光栅化处理相对应的栅格数据形式的数据。
5.如权利要求1～3中任一项所述的布线数据的生成装置，其特征在于，
所述包围区域，是不受所述配置误差影响而相对于所述基板固定的范围的区域。
6.如权利要求1～3中任一项所述的布线数据的生成装置，其特征在于，
所述包围区域为多边形的区域。
7.如权利要求1～3中任一项所述的布线数据的生成装置，其特征在于，
所述布线数据生成部，生成表示特定形状的所述包围区域布线图案的所述包围区域布线数据，所述包围区域布线图案的特定形状是指，以直线状将所述半导体芯片的扇出布线引出至所述包围区域的外周缘为止的形状。
8.如权利要求1～3中任一项所述的布线数据的生成装置，其特征在于，
所述布线数据生成部，还基于所述包围区域布线图案与所述包围区域的外周缘的各交点的位置，生成其它区域布线数据，所述其它区域布线数据表示所述连接布线图案中的除了所述包围区域布线图案以外的其它布线图案。
9.一种描画装置，其直接对载置在载物台上的基板进行曝光，其特征在于，
具有：
生成装置，其生成表示连接布线图案的布线数据，所述连接布线图案用于基于规定的连接关系，来对配置在所述基板上的半导体芯片的各电极和针对所述基板设置的作为连接对象的各电极进行电连接，
光学头部，其在不使用曝光用的掩模的状态下对所述基板进行曝光，
载物台，其用于载置所述基板，并相对于所述光学头部进行相对移动，
拍摄部，其对配置在所述基板上的所述半导体芯片进行拍摄，
描画数据生成部，其生成实施了该描画装置用的光栅化处理的描画数据；
所述生成装置具有：
误差获取部，其获取配置误差，所述配置误差是指，在所述基板上，所述半导体芯片相对于规定的基准位置及规定的基准姿势的误差，
区域信息获取部，其获取包围区域信息，所述包围区域信息表示在所述基板上包围所述半导体芯片并且面积比该半导体芯片大的包围区域，
布线数据生成部，其基于基准布线图案中的基准扇出布线，以特定方式生成包围区域布线数据，所述基准布线图案表示针对基准芯片设定的没有不良布线的所述连接布线图案，所述基准芯片是指没有所述配置误差的所述半导体芯片，所述基准扇出布线是指从所述基准芯片的各电极到所述基准芯片的外周缘为止的布线图案，所述特定方式是指，使与所述基准芯片对应的所述基准扇出布线的位置及姿势，和与所述基板上的所述半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受所述配置误差影响的方式，所述包围区域布线数据是指表示所述连接布线图案中的与所述包围区域对应的部分的包围区域布线图案的数据；
所述生成装置基于由所述拍摄部拍摄的所述半导体芯片的图像，获取所述配置误差，并且基于该配置误差，生成所述包围区域布线数据；
所述描画数据生成部，基于由所述生成装置生成的所述包围区域布线数据，生成所述描画数据；
该描画装置，基于由所述描画数据生成部生成的所述描画数据，通过所述光学头部，直接对载置在所述载物台上的所述基板进行曝光。
10.一种布线数据的生成方法，用于生成表示连接布线图案的布线数据，所述连接布线图案用于基于规定的连接关系，来对配置在基板上的半导体芯片的各电极和针对所述基板设置的作为连接对象的各电极进行电连接，该方法的特征在于，包括：
误差获取步骤，获取配置误差，所述配置误差是指，在所述基板上，所述半导体芯片相对于规定的基准位置及规定的基准姿势的误差，
区域信息获取步骤，获取包围区域信息，所述包围区域信息表示在所述基板上包围所述半导体芯片并且面积比该半导体芯片大的包围区域，
布线数据生成步骤，基于基准布线图案中的基准扇出布线来生成包围区域布线数据，所述基准布线图案表示针对基准芯片设定的没有不良布线的所述连接布线图案，所述基准芯片是指没有所述配置误差的所述半导体芯片，所述基准扇出布线是指从所述基准芯片的各电极到所述基准芯片的外周缘为止的布线图案，所述包围区域布线数据是指表示所述连接布线图案中的与所述包围区域对应的部分的包围区域布线图案的数据；
在所述布线数据生成步骤中，以特定方式来生成所述包围区域布线数据，所述特定方式是指，使与所述基准芯片对应的所述基准扇出布线的位置及姿势，和与所述基板上的所述半导体芯片对应的该半导体芯片的扇出布线的位置及姿势相同，而不受所述配置误差影响的方式。
CN201310120294.7A 2012-06-28 2013-04-09 布线数据的生成装置、生成方法及描画装置 Active CN103515267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-145880 2012-06-28
JP2012145880A JP5779145B2 (ja) 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置

Publications (2)

Publication Number Publication Date
CN103515267A true CN103515267A (zh) 2014-01-15
CN103515267B CN103515267B (zh) 2016-03-16

Family

ID=49779653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310120294.7A Active CN103515267B (zh) 2012-06-28 2013-04-09 布线数据的生成装置、生成方法及描画装置

Country Status (5)

Country Link
US (1) US8645891B2 (zh)
JP (1) JP5779145B2 (zh)
KR (1) KR101449262B1 (zh)
CN (1) CN103515267B (zh)
TW (1) TWI467404B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874518A (zh) * 2018-08-13 2020-03-10 日本麦可罗尼克斯股份有限公司 布线基板的设计辅助装置、导孔配置方法以及记录介质
CN112823413A (zh) * 2018-10-23 2021-05-18 奥宝科技有限公司 用于校正裸片放置误差的自适应布线
CN113386466A (zh) * 2019-02-22 2021-09-14 株式会社斯库林集团 图案形成装置、图案形成方法及喷出数据生成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351992B2 (ja) * 2014-02-17 2018-07-04 株式会社Ｓｃｒｅｅｎホールディングス 変位検出装置、基板処理装置、変位検出方法および基板処理方法
JP6321512B2 (ja) * 2014-09-29 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、および描画システム
JP6601173B2 (ja) * 2015-11-12 2019-11-06 ウシオ電機株式会社 露光装置、基板製造システム、露光方法、および基板製造方法
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
TWI648604B (zh) * 2017-12-27 2019-01-21 財團法人工業技術研究院 數位直接成像方法與系統、影像產生方法與電子裝置
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
JP7365262B2 (ja) * 2020-02-21 2023-10-19 株式会社Ｓｃｒｅｅｎホールディングス 配線パターン生成装置、描画システム、配線パターン生成方法および配線パターン生成プログラム
JP7437282B2 (ja) * 2020-10-01 2024-02-22 株式会社Ｓｃｒｅｅｎホールディングス 配線データ生成装置、描画システムおよび配線データ生成方法
CN112380807B (zh) * 2020-11-06 2022-08-09 成都海光集成电路设计有限公司 重布线层过孔阵列的放置方法及装置
JP2022162313A (ja) * 2021-04-12 2022-10-24 株式会社ニコン 露光装置、露光方法、デバイス製造方法、及びデバイス
WO2023286726A1 (ja) * 2021-07-12 2023-01-19 株式会社ニコン 露光装置及び配線パターン形成方法
WO2023003918A2 (en) * 2021-07-23 2023-01-26 D2S, Inc. Methods and systems to determine parasitics for semiconductor or flat panel display fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163477A1 (en) * 2004-12-27 2006-07-27 Hitachi High-Technologies Corporation Method and apparatus for inspecting patterns
US20070058148A1 (en) * 2005-09-09 2007-03-15 Nikon Corporation Analysis method, exposure method, and device manufacturing method
CN101185032A (zh) * 2005-05-24 2008-05-21 富士胶片株式会社 图像处理装置
CN101198908A (zh) * 2005-06-16 2008-06-11 富士胶片株式会社 图像处理装置、图像描绘装置及系统
US7650584B2 (en) * 2006-09-22 2010-01-19 Kabushiki Kaisha Toshiba Application specific semiconductor integrated circuit and its manufacturing method thereof
JP2012042587A (ja) * 2010-08-17 2012-03-01 Dainippon Screen Mfg Co Ltd 直接描画方法および直接描画装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831404B2 (ja) * 1988-02-24 1996-03-27 三菱電機株式会社 半導体装置の製造方法
JP3301112B2 (ja) * 1992-05-28 2002-07-15 ソニー株式会社 マルチチップパッケージ型半導体装置の製造方法
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003197850A (ja) 2001-12-26 2003-07-11 Sony Corp 半導体装置及びその製造方法
JP4245418B2 (ja) * 2003-06-25 2009-03-25 富士通マイクロエレクトロニクス株式会社 斜め方向配線を有する半導体集積回路装置及びそのレイアウト方法
JP4371039B2 (ja) * 2004-11-04 2009-11-25 セイコーエプソン株式会社 半導体チップの実装方法
TW200717423A (en) * 2005-09-27 2007-05-01 Rohm Co Ltd D/A converter circuit, organic EL device circuit and organic EL display device
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5373518B2 (ja) 2009-09-15 2013-12-18 大日本スクリーン製造株式会社 データ変換方法、描画システムおよびプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163477A1 (en) * 2004-12-27 2006-07-27 Hitachi High-Technologies Corporation Method and apparatus for inspecting patterns
CN101185032A (zh) * 2005-05-24 2008-05-21 富士胶片株式会社 图像处理装置
CN101198908A (zh) * 2005-06-16 2008-06-11 富士胶片株式会社 图像处理装置、图像描绘装置及系统
US20070058148A1 (en) * 2005-09-09 2007-03-15 Nikon Corporation Analysis method, exposure method, and device manufacturing method
US7650584B2 (en) * 2006-09-22 2010-01-19 Kabushiki Kaisha Toshiba Application specific semiconductor integrated circuit and its manufacturing method thereof
JP2012042587A (ja) * 2010-08-17 2012-03-01 Dainippon Screen Mfg Co Ltd 直接描画方法および直接描画装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110874518A (zh) * 2018-08-13 2020-03-10 日本麦可罗尼克斯股份有限公司 布线基板的设计辅助装置、导孔配置方法以及记录介质
CN110874518B (zh) * 2018-08-13 2023-09-08 日本麦可罗尼克斯股份有限公司 布线基板的设计辅助装置、导孔配置方法以及记录介质
CN112823413A (zh) * 2018-10-23 2021-05-18 奥宝科技有限公司 用于校正裸片放置误差的自适应布线
CN112823413B (zh) * 2018-10-23 2024-07-02 奥宝科技有限公司 用于校正裸片放置误差的自适应布线
CN113386466A (zh) * 2019-02-22 2021-09-14 株式会社斯库林集团 图案形成装置、图案形成方法及喷出数据生成方法

Also Published As

Publication number Publication date
KR101449262B1 (ko) 2014-10-08
JP5779145B2 (ja) 2015-09-16
KR20140001741A (ko) 2014-01-07
US8645891B2 (en) 2014-02-04
TW201401093A (zh) 2014-01-01
CN103515267B (zh) 2016-03-16
TWI467404B (zh) 2015-01-01
US20140007033A1 (en) 2014-01-02
JP2014011264A (ja) 2014-01-20

Similar Documents

Publication Publication Date Title
CN103515267A (zh) 布线数据的生成装置、生成方法及描画装置
US9025136B2 (en) System and method for manufacturing three dimensional integrated circuits
TWI617932B (zh) 配線資料之生成裝置、生成方法及描繪系統
TWI455175B (zh) Connection device and connection method, program, component manufacturing processing system, exposure apparatus and exposure method, and measurement and inspection apparatus and measurement inspection method between component manufacturing processing apparatus
TWI776696B (zh) 配線資料生成裝置、描繪系統以及配線資料生成方法
CN104991422B (zh) 曝光装置用的gui装置、曝光系统及曝光条件设定方法
KR20200058523A (ko) 리소그래피 노광 공정의 최적화를 위한 시스템 및 방법
TWI530986B (zh) ３ｄ堆疊式集成電路之微影製程方法及系統
JP2022052111A (ja) 基板位置検出方法、描画方法、基板位置検出装置および描画装置
KR101800990B1 (ko) 패턴 묘화 장치용의 gui 장치, 패턴 묘화 시스템, 잡 티켓 갱신 방법 및 프로그램
US9507271B1 (en) System and method for manufacturing multiple light emitting diodes in parallel
JP4006434B2 (ja) 半導体パッケージの検査システムおよびプログラム
US20240160111A1 (en) Digital direct recording device comprising real time analysis and correction of recorded artwork by dividing the artwork into submodules
JP6071263B2 (ja) 露光装置、露光システム、それらを用いたデバイスの製造方法
JP2023032759A (ja) 描画システム、描画方法およびプログラム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Kyoto City, Kyoto Prefecture, Japan

Applicant after: DAINIPPON SCREEN MFG

Address before: Kyoto City, Kyoto Prefecture, Japan

Applicant before: Dainippon Screen Mfg. Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: DAINIPPON SCREEN MFG. CO., LTD. TO: SCREEN GROUP CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant