JP4371039B2 - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法 Download PDF

Info

Publication number
JP4371039B2
JP4371039B2 JP2004320148A JP2004320148A JP4371039B2 JP 4371039 B2 JP4371039 B2 JP 4371039B2 JP 2004320148 A JP2004320148 A JP 2004320148A JP 2004320148 A JP2004320148 A JP 2004320148A JP 4371039 B2 JP4371039 B2 JP 4371039B2
Authority
JP
Japan
Prior art keywords
wiring
connection
terminals
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004320148A
Other languages
English (en)
Other versions
JP2006134976A (ja
Inventor
弘文 黒沢
義知 萩尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004320148A priority Critical patent/JP4371039B2/ja
Publication of JP2006134976A publication Critical patent/JP2006134976A/ja
Application granted granted Critical
Publication of JP4371039B2 publication Critical patent/JP4371039B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、半導体チップの実装方法に関する。
近年、半導体チップを基板上に実装する技術として、ワイヤボンディングを用いて半導体チップと基板とを電気的に配線接続する方法が知られている。また、導電材料を液滴吐出法で吐出することで配線を形成し、実装する技術も知られている（例えば、特許文献１参照）。
特開２０００−２１６３３０号公報
ところで、半導体チップを基板上に実装する際には、前記半導体チップを前記基板上に配置した際に、半導体チップが基板に対して、多少の位置ズレを生じる場合がある。このような場合に、位置ズレを補正することなく、液滴吐出法を用いて導電材料を吐出し、半導体チップの接続端子と基板の基板側端子とを接続する配線（接続配線）を形成すると、例えば接続端子から基板側端子に延びた配線が、この接続端子との接続に対応していない他の基板側端子と接触してしまい、対応しない端子間がショートしてしまうことがある。
そこで、位置ズレを生じた半導体チップの接続端子とこの接続端子に対応している基板側端子との中央部を接続するような、通常の配線に対し斜め方向に配線を形成することで、前記位置ズレを補正することなくショートを回避することが考えられる。しかしながら、このように斜め方向の配線を形成するためには、前記半導体チップと基板とのズレ量に応じた吐出パターンに対応させるために、吐出パターンのデータ処理が煩雑となってしまう。すなわち、一般的に液滴吐出法では、基板に対し液滴吐出ヘッドをｘ方向（縦方向）とｙ方向（横方向）とのみ相対移動させるようにしている。したがって、ｘ方向とｙ方向との合成による斜め方向での吐出は、その吐出パターンが煩雑になってしまうからである。
本発明は前記事情に鑑みてなされたもので、基板上に半導体チップを実装するに際して、基板の基板側端子と半導体チップの接続端子との間にある程度の位置ズレがある場合でも、前記位置ズレを補正することなく配線のショートを防止し、吐出パターンのデータ処理を容易にした、半導体チップの実装方法を提供することを目的とする。
上記課題を解決するため、本発明の半導体チップの実装方法は、複数の基板側端子が配列された基板上に、前記複数の基板側端子の各々の端子間ピッチと同じピッチで複数の接続端子が上面に配列された半導体チップを、前記複数の接続端子の配列方向が前記複数の基板側端子の配列方向と同一方向となるように実装し、前記複数の基板側端子と前記複数の接続端子とを、それぞれ対応するものどうし電気的に接続されるよう、導電材料を液滴吐出法で吐出することによって所定の配線幅の複数の接続配線を形成する半導体チップの実装方法であって、前記半導体チップを前記基板上に実装した後、前記複数の基板側端子に対する前記複数の接続端子の、それぞれの配列方向における位置ズレ量を検出する工程と、前記配線幅と比較して前記位置ズレ量の大小を判定するとともに、前記端子間ピッチと前記配線幅との差と比較して前記位置ズレ量の大小を判定する工程と、を有し、前記位置ズレ量が前記配線幅より小さく、かつ前記端子間ピッチと前記配線幅との差より小さい場合に、前記複数の接続端子からそれぞれに対応する前記複数の基板側端子側に延びる第１の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成するとともに、前記複数の基板側端子からそれぞれに対応する前記複数の接続端子側に延びる第２の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成し、かつ、前記第１の配線とそれぞれに対応する前記第２の配線とを所定の長さ重ねて重なり部を形成することにより、複数の接続配線を形成することを特徴とする。
本発明の半導体チップの実装方法によれば、半導体チップを基板上に実装した後、この基板が備えている複数の基板側端子に対する前記半導体チップが備えている接続端子の、それぞれの配列方向における位置ズレ量を検出するようにしている。このとき、前記基板側端子と接続端子とは端子間ピッチが同じピッチで配列されているので、基板側端子への接続に対応した接続端子の配列方向の位置ズレ量は、対応するすべての基板側端子と接続端子との間で等しくなっている。よって、前記接続端子から対応する前記基板側端子側に延びる第１の配線と、前記基板側端子から対応する前記接続端子側に延びる第２の配線とは、これら端子の配列方向に前記位置ズレ量だけズレた状態となる。
前記位置ズレ量が接続配線の所定の配線幅より小さく、かつ前記端子間ピッチと前記配線幅との差より小さい場合に、第１の配線と第２の配線とを連続させて接続配線を形成し、半導体チップを基板上に実装する。このとき、前記第１の配線と前記第２の配線とは、液滴吐出法で吐出された導電材料によって、それぞれ同じ配線幅となる。
ここで、例えば配線幅をｗ、位置ズレ量をｘ、端子間ピッチをｐとすると、前記位置ズレ量が前記配線幅より小さく、前記第１の配線と第２の配線とがこれら配線の幅方向に重なるための条件、ｗ＞ｘを満たすので、前記第１の配線と第２の配線とが配線の幅方向に重ねられるようになる。
また、前記第１の配線に対応する第２の配線が前記位置ズレ量だけズレた状態において、この第２の配線が、対応する第１の配線と隣り合う他の第１の配線に接触しない条件、ｐ−ｗ＞ｘを満たすので、前記第２の配線が対応しない第１の配線に接触することはない。よって、第１の配線と第２の配線とからなる接続配線が隣り合う他の接続配線と接触することが防止される。
よって、基板上に半導体チップを実装する際に、半導体チップと基板との端子間に前述したような条件となる位置ズレ量が生じた場合に、本発明を採用すれば、半導体チップの位置ズレ量を補正を行うことなく、接続に対応していない接続端子と基板側端子との間を接続することを防止して、対応しない端子間でのショートを防止する。また、隣り合う接続配線間でのショートを防止できる。
また、接続配線を形成するに際して、基板に対して導電材料を吐出する液滴吐出ヘッドを基板の一定方向（基板の縦方向、横方向）に移動させることで、第１の配線と第２の配線を形成しているので、吐出パターンにおけるデータ処理を容易に行うことができる。
また、本発明の別の実施方法は、前記位置ズレ量が前記配線幅より小さく、かつ前記端子間ピッチと前記配線幅との差より大きい場合に、前記各接続端子からそれぞれに対応する前記各基板側端子側に延びる第１の配線を、前記各接続端子とそれぞれに対応する前記各基板側端子との間隔より短い長さで形成するとともに、前記各基板側端子からそれぞれに対応する前記各接続端子側に延びる第２の配線を、前記各接続端子とそれぞれに対応する前記各基板側端子との間隔より短い長さで形成し、かつ、前記各第１の配線とそれぞれに対応する前記各第２の配線とを所定の長さ重ねて重なり部を形成し前記各接続配線とするとともに、該各接続配線が、隣り合う各接続配線と重ならないように、前記各接続配線毎に前記各第１の配線及び前記各第２の配線の長さを変えて前記各接続配線を形成することを特徴とする。
本発明の半導体チップの実装方法によれば、前記位置ズレ量が前記配線幅より小さく、かつ前記端子間ピッチと前記配線幅との差より大きい場合に、第１の配線と第２の配線とを連続させて接続配線を形成して、半導体チップを基板上に実装している。このとき、前記第１の配線と前記第２の配線とは、液滴吐出法で吐出された導電材料によって、それぞれ同じ配線幅となる。
ここで、例えば配線幅をｗ、位置ズレ量をｘ、端子間ピッチをｐとすると、前記位置ズレ量が前記配線幅より小さく、前記第１の配線と第２の配線とが配線の幅方向に重なるための条件、ｗ＞ｘを満たすので、前記第１の配線と第２の配線とが配線の幅方向に重ねられるようになる。
しかしながら、前記位置ズレ量が前記端子間ピッチと前記配線幅との差より大きい場合に、例えば、全ての接続配線において第１の配線、第２の配線をそれぞれ同じ長さで形成すると、接続端子に対応する基板側端子から延びる第２の配線と、前記接続端子の隣に配置された接続端子から延びる第１の配線とが、接触してしまう。つまり、隣り合う接続配線の重なり部が重ねられることで接触してしまう。
基板上に半導体チップを実装する際に、半導体チップと基板との端子間に前述したような条件となる位置ズレ量が生じた場合に、本発明を採用すれば、前記接続配線の一部が、隣り合う接続配線の一部と重ならないように、各接続配線を構成する第１の配線及び第２の配線のそれぞれの長さを変えることで、前記接続配線の重なり部の位置を変更して、隣り合う接続配線の重なり部が接触することを防止できる。
また、半導体チップの位置ズレ量を補正することなく、接続に対応していない接続端子と基板側端子との間を接続することを防止して、対応しない端子間でのショートを防止する。また、隣り合う接続配線間でのショートを防止できる。また、接続配線を形成するに際して、基板に対して導電材料を吐出する液滴吐出ヘッドを基板の一定方向（基板の縦方向、横方向）に移動させることで、第１の配線と第２の配線を形成しているので、吐出パターンにおけるデータ処理を容易に行うことができる。
また、本発明の別の実施方法は、前記位置ズレ量が前記配線幅より大きく、かつ前記端子間ピッチと前記配線幅との差より小さい場合に、前記各接続端子からそれぞれに対応する前記各基板側端子側に延びる第１の配線を、前記各接続端子とそれぞれに対応する前記各基板側端子との間隔より短い長さで形成するとともに、前記各基板側端子からそれぞれに対応する前記各接続端子側に延びる第２の配線を、前記各接続端子とそれぞれに対応する前記各基板側端子との間隔より短い長さで形成し、かつ、前記各第１の配線とそれぞれに対応する前記各第２の配線とを側面視した状態で所定の長さ重なるように形成し、さらに前記各第１の配線の端部とそれぞれに対応する前記各第２の配線の端部とを接続する第３の配線を形成し、前記各接続配線を形成することを特徴とする。
本発明半導体チップの実装方法では、前記位置ズレ量が前記配線幅より大きく、かつ前記端子間ピッチと前記配線幅との差より小さい場合に、第１の配線と第２の配線とを連続させて接続配線を形成して、半導体チップを基板上に実装している。このとき、前記第１の配線と前記第２の配線とは、液滴吐出法で吐出された導電材料によって、それぞれ同じ配線幅となる。
ここで、例えば配線幅をｗ、位置ズレ量をｘ、端子間ピッチをｐとすると、前記位置ズレ量が配線幅より大きいので、前述した第１の配線と第２の配線とが配線幅方向で重なる条件、ｗ＞ｘを満たさず、前記第１の配線と第２の配線とは重ねられることがない。
そこで、基板上に半導体チップを実装する際に、半導体チップと基板との端子間に前述したような条件を満たす位置ズレ量が生じた場合に、本発明を採用すれば、前記第１の配線の端部と第２の配線の端部と接続する第３の配線を形成することで、前記第１の配線と第２の配線を連続させることで半導体チップを基板上に実装できる。
また、前記第１の配線に対応する第２の配線が前記位置ズレ量だけずれた状態において、前記第１の配線の隣の他の第１の配線と、前記第２の配線とが接しないための条件、ｐ−ｗ＞ｘを満たすので、前記第２の配線が、これに対応する第１の配線と隣り合う第１の配線に接触することはない。
したがって、半導体チップの位置ズレを補正することなく、接続端子とこれに対応しない基板側端子との間を接続配線が接続することでのショートを防止できる。また、隣り合う接続配線間でショートを防止できる。
また、接続配線を形成するに際して、基板に対して導電材料を吐出する液滴吐出ヘッドを基板の一定方向（基板の縦方向、横方向）に移動させることで、第１の配線と第２の配線及び第３の配線を形成することができるので、吐出パターンにおけるデータ処理を容易に行うことができる。
また、本発明の別の実施方法は、前記位置ズレ量が前記配線幅より大きく、かつ前記端子間ピッチと前記配線幅との差より大きい場合に、前記各接続端子からそれぞれに対応する前記各基板側端子側に延びる第１の配線を、前記各接続端子とそれぞれに対応する前記各基板側端子との間隔より短い長さで形成するとともに、前記各基板側端子からそれぞれに対応する前記各接続端子側に延びる第２の配線を、前記各接続端子とそれぞれに対応する前記各基板側端子との間隔より短い長さで形成し、かつ、前記各第１の配線とそれぞれに対応する前記各第２の配線とを側面視した状態で所定の長さ重なるように形成し、さらに前記各第１の配線の端部とそれぞれに対応する前記各第２の配線の端部とを接続する第３の配線を形成し、なおかつ、前記各第１の配線の端部とそれぞれに対応する前記各第２の配線の端部とそれぞれに対応する前記各第３の配線とからなる前記各接続配線が、隣り合う接続配線と重ならないように、前記各接続配線毎に前記各第１の配線及びそれぞれに対応する前記各第２の配線の長さを変えて前記各接続配線を形成することを特徴とする。
本発明の半導体チップの実装方法では、前記位置ズレ量が前記配線幅より大きく、かつ前記端子間ピッチと前記配線幅との差より大きい場合に、第１の配線と第２の配線とを連続させて接続配線を形成して、半導体チップを基板上に実装している。このとき、前記第１の配線と前記第２の配線とは、液滴吐出法で吐出された導電材料によって、それぞれ同じ配線幅となる。
ここで、例えば配線幅をｗ、位置ズレ量をｘ、端子間ピッチをｐとすると、前記位置ズレ量が前記配線幅以上であるので、前述した第１の配線と第２の配線とが配線の幅方向に重なる条件、ｗ＞ｘを満たさず、第１の配線と第２の配線とは重ねられることがない。
また、前記位置ズレ量が前記端子間ピッチと前記配線幅との差より大きい場合に、例えば、全ての接続配線において第１の配線、第２の配線をそれぞれ同じ長さで形成すると、接続端子に対応する基板側端子から延びる第２の配線と、前記接続端子の隣に配置された接続端子から延びる第１の配線とが、接触してしまう。つまり、前記第１の配線の端部と第２の配線の端部と第３の配線とからなる接続部が、隣り合う接続配線の接続部に重ねられることで接触してしまう。
そこで、基板上に半導体チップを実装する際に、半導体チップと基板との端子間に前述したような条件となる位置ズレ量が生じた場合に、本発明を採用すれば、前記接続部が、隣り合う接続配線の接続部と重ならないように、各接続配線を構成する第１の配線及び第２の配線のそれぞれの長さを変えることで、前記第３の配線を形成する位置を変更して、隣り合う接続配線の接続部が接触することを防止できる。
また、半導体チップの位置ズレ量を補正することなく、接続端子とこれに対応しない基板側端子との間を接続配線が接続することでのショートを防止できる。また、隣り合う接続配線間でショートを防止できる。
また、接続配線を形成する際して、基板に対して導電材料を吐出する液滴吐出ヘッドを基板の一定方向（基板の縦方向、横方向）に移動させることで、第１の配線と第２の配線を形成しているので、吐出パターンにおけるデータ処理を容易に行うことができる。
また、前記半導体チップの実装方法では、前記所定の長さは、少なくとも前記配線幅以上となっているのが好ましい。
このようにすれば、第１の配線と第２の配線との重なり部は、十分重ねられることで第１の配線と第２の配線との断線が防止され、確実に連続するようになる。また、前記重なり部が十分な量の導電材料によって接続されているので、この重なり部での電気抵抗の増加を防止することができ、接続配線の接続信頼性を向上して半導体チップを良好に機能させることができる。
また、前記第１の配線と第２の配線の端部も前記配線幅ｗ以上重ねられて形成しているので、第１の配線の端部と第３の配線の接続部とが、十分に重ねられた状態となり前記第１の配線の端部と第３の配線の接続部とが確実に連続する。また、同様に第２の配線の端部と第３の配線の接続部とが、十分に重ねられた状態となり前記第２の配線の端部と第３の配線の接続部とが確実に連続する。
したがって、前記第３の配線が、前記第１の配線と第２の配線とを確実に連続させる接続配線の接続部を形成することができる。
また、前記半導体チップを前記基板上に実装した後、該半導体チップの側方部であって、前記接続端子と前記基板側端子との間に、該半導体チップの上面と基板の上面とを連続させる傾斜面を形成する工程を有し、前記第１の配線と前記第２の配線の形成に際しては、その一部を前記傾斜面上に形成することが好ましい。
このようにすれば、前記傾斜面上に第１の配線及び第２の配線が形成されることで、前記第１の配線及び第２の配線が半導体チップと基板と間に生じる段差によって急激に曲げられることによる断線を防止するようになる。
以下、本発明の半導体チップの実装方法を詳しく説明する。
まず、本発明の方法に用いる基板と、この基板上に実装する半導体チップの構造について説明する。図１（ａ），（ｂ）は、基板上に半導体チップを実装した状態を示した図であり、図１中符号１は基板、２は半導体チップである。
矩形状の半導体チップ２の上面には、その上面の一辺に沿って、複数の接続端子３が配列されている。前記基板１の半導体チップ２を実装する面上には、この半導体チップ２の接続端子３に接続するための複数の基板側端子４が形成されている。
前記半導体チップ２の側方部には、該半導体チップ２を囲んで絶縁性樹脂からなる傾斜部９（傾斜面）が形成されている。この傾斜部９は、半導体チップ２の上面に設けられた前記接続端子３と基板１上に設けられた基板側端子４との段差を無くすことで、後述する接続配線の曲げによる断線を防止するようにしている。なお、接続端子３が半導体チップ１の上面の、四辺の外周縁部に沿って形成されていてもよい。このとき、前記傾斜部９は、半導体チップ９の四方の側方部に形成するのが好ましい。
図２は、前記接続端子３及び基板側端子４を示す要部の拡大図である。なお、図２中においては、前記傾斜部９の図示を省略しており、前記接続端子３及び基板側端子４を模式的に示している。図２に示すように前記基板側端子４と前記接続端子３とは、それぞれ同じ端子間ピッチｐで形成されている。なお、端子間ピッチｐとは、隣り合う端子の中心間の距離である。
次に、基板１上に半導体チップ２を実装する方法について説明する。
図１に示したように、前記接続端子３が設けられている半導体チップ２の上面を上にした状態（フェースアップ）で、シリコンなどからなる基板１上に半導体チップ２を実装する。このとき、前記接続端子３の配列方向と前記基板側端子４の配列方向とが同じ方向になるようにしている。また、前記配列方向と直交する方向に、前記接続端子３とこれら接続端子３にそれぞれ対応する基板側端子４とを整列させるようにして実装する。なお、前記半導体チップ２は、前記基板１上にアライメントした状態で、例えば接着剤（図示せず）を用いて貼着するようにしている。
前記半導体チップ２を前記基板１上に実装した後、図１に示したように、半導体チップ２の側方部であって、前記接続端子３と前記端子側基板４との間に、半導体チップ２の上面と基板の上面とを連続させる傾斜部９を形成する。
この傾斜部９の形成方法としては、例えば、絶縁性樹脂を基板１上に塗布した後、リソグラフィ法等を用いた公知のパターニング法で形成することができる。
なお、前述したように半導体チップ２を基板１上に実装すると、通常は前記接続端子３と前記基板側端子４との間に、これら端子の配列する方向にわずかながら位置ズレが生じてしまう。この位置ズレについては、前記接続端子３と基板側端子４との間におけるズレの量と、ズレの方向との２つがある。
以下、ズレの方向としては、基板側端子４に対して接続端子３が端子の配列方向のどちらに生じたかに応じて定めるものとする。
次に、前記基板側端子４に対する前記接続端子３の、それぞれの配列方向における位置ズレを検出する。
この位置ズレの検出方法を説明すると、この検出方法では予め前記基板１及び前記半導体チップ２の所定の位置にアライメントマーク（図示せず）を設けておく。このアライメントマークとしては、例えばインクによる印や凸部や凹部などが考えられる。そして、半導体チップ２が実装された基板１を、例えば後述する接続配線を形成するための液滴吐出装置（図示せず）のステージ上に保持する。そして、液滴吐出装置に備えられた前記アライメントマークを認識するための、例えばＣＣＤカメラからなるマーク認識手段によって前記アライメントマークを画像として取り込む。その後、液滴吐出装置に備えられたコンピュータからなる制御部によって、例えば前記基板１及び前記半導体チップ２がステージ上の基準座標に対してどの座標位置に保持されているかを認識する。
なお、基板１及び半導体チップ２上に設けられたアライメントマークと、各接続端子３及び基板側端子４との位置データを予め測定しておき、この位置データ及び後述する端子間ピッチｐを前記液滴吐出装置の制御部に保持しておく。また、後述する液滴吐出装置の液滴吐出ヘッドが吐出して形成する接続配線の幅は、吐出された導電材料の液滴が焼成した際の直径とほぼ等しく、この配線幅をｗとし同様に前記制御部に保持しておく。
よって、マーク認識手段によりアライメントマークの位置が分かれば、前記ステージ上の基準座標での座標位置から基板１の基板側端子４と半導体チップ２の接続端子３との位置が求まり、座標位置から前記基板側端子４に対する接続端子３の位置ズレを求めることができる。このとき、半導体チップ２と基板１との位置ズレは、図２中に示したＸ方向、Ｙ方向における２方向のズレを考慮するものであって、角度方向の位置ズレはほとんどないことから、ここでは考慮しない。また、図２中のＸ方向の位置ズレは、後述する接続配線の長さを調節することで、容易に対応することができる。よって、前記基板１と半導体チップ２との位置ズレは、Ｙ方向についてのみ考慮するものとし、このＹ方向の位置ズレ量ｘ及び位置ズレの方向を検出するものとする。
このとき、前述したように基板側端子４と接続端子３とはそれぞれ等しい端子間ピッチｐで配列されているので、基板側端子４への接続に対応した接続端子３の配列方向の位置ズレ量ｘは、対応するすべての基板側端子４と接続端子３との間で等しくなる。また、前記接続端子３に対応する基板側端子４の位置ズレの方向もすべての端子間で同じになる。なお、図２中においては、説明の簡略化のために接続端子３及び基板側端子４の幅は、前記接続配線の配線幅ｗと等しいものとしている。しかしながら、本発明の接続端子３及び基板側端子４の幅は配線幅ｗに限定されるものではなく、前記接続端子３及び基板側端子４の端子間ピッチｐが等しければ、これら接続端子３及び基板側端子４の幅は種々のものを用いることが可能である。
前記マーク認識手段によって、基板側端子４と接続端子３との位置ズレ量ｘを検出した後、検出した位置ズレ量ｘと制御部に保持された接続配線の配線幅ｗとを比較して、前記位置ズレ量ｘが配線幅ｗより小さいか否かを判定するとともに、検出した位置ズレ量ｘが前記液滴吐出装置の制御部に保持された端子間ピッチｐと配線幅ｗから求められる、前記端子間ピッチｐと前記配線幅ｗとの差より小さいか否かを判定する。
なお、端子間ピッチｐと配線幅ｗとの差（ｐ−ｗ）は、図２に示すように、隣り合う接続端子３及び基板側端子４との各端子に形成される接続配線の配線間ギャップｇとして表すことができる。
なお、前記位置ズレ量ｘの前記配線幅ｗ及び配線間ギャップｇとのそれぞれに対する大小関係は、後述する４つの場合が考えられる。
その後、前記液滴吐出装置によって導電材料を吐出して、前記半導体チップ２の接続端子３からこれに対応する前記基板１の基板側端子４側に延びる第１の配線７を、これら接続端子３と基板側端子４との間の間隔より短い長さで形成するとともに、前記基板１の基板側端子４からこれに対応する前記半導体チップ２の接続端子３側に延びる第２の配線８を、これら接続端子３と基板側端子４との間の間隔より短い長さで形成する。
吐出する導電材料としては、有機溶媒中に、例えば銀などの金属微粒子を分散させた分散液を用いた。ここで、前記第１の配線７及び第２の配線８の配線幅は、前述したように吐出された導電性材料の液滴が焼成された際の幅と同じになり、本発明ではこの幅を配線幅ｗとしている。
しかし、前記第１の配線７及び第２の配線８を形成する工程では、前記判定結果によって、これら第１の配線７と第２の配線８とが接触する条件が変わってしまう。
以下、前記位置ズレ量ｘと配線幅ｗと配線間ギャップ（端子間ピッチｐと配線幅ｗとの差（ｐ−ｗ））ｇとの関係による、前記第１の配線７及び第２の配線８の関係について説明する。
図３（ａ）〜（ｄ）は、前記位置ズレ量ｘの配線幅ｗ及び配線間ギャップｇに対する関係を模式的に示した図である。なお、図３（ａ）〜（ｄ）中では、前記傾斜部９は図示を省略している。また、図３（ａ）〜（ｄ）中では、同じ配線幅ｗの接続配線が形成されるので、前記端子間ピッチｐの位置ズレ量ｘと、この位置ズレ量ｘによって図中Ｙ方向に生じる接続配線の端部の位置ズレ量ｘ´とは同じもの（ｘ＝ｘ´）となる。
図３（ａ）は、前記位置ズレ量ｘが前記配線幅ｗより小さく（ｘ＜ｗ）、かつ前記端子間ピッチｐと配線幅ｗとの差より小さい（ｘ＜ｐ−ｗ）場合を示したものである。
以下、前記端子間ピッチｐと配線幅ｗとの差（ｐ−ｗ）を配線間ギャップｇとする。
このとき、端子間ピッチｐの位置ズレ量ｘにより、前記接続端子３から延びる第１の配線７と前記基板側端子４から延びる第２の配線８とは、位置ズレ量ｘ´だけずれた状態となる。また、前述したように位置ズレ量ｘと位置ズレ量ｘ´とは等しいものとしている。
よって、前記位置ズレ量ｘは前記配線幅ｗより小さいので、前記第１の配線７と第２の配線８とが図中Ｙ方向に（ｗ−ｘ´）の幅だけ重ねられる。
また、前記位置ズレ量ｘが接続端子３における配線間ギャップｇより小さいので、接続端子３に対応する基板側端子４から伸びた第２の配線８と、前記接続端子３に隣り合う接続端子３ａから延びる第１の配線７ａとの間には、Ｙ方向に（ｇ−ｘ´）の距離分、離れた状態となる。よって、対応しない第１の配線７ａと第２の配線８とが接触することはない。
図３（ｂ）は、前記位置ズレ量ｘが前記配線幅ｗより小さく（ｘ＜ｗ）、かつ前記端子間ピッチｐと配線幅ｗとの差より大きく（ｘ＞ｐ−ｗ）となる場合を示したものである。
このとき、前記図３（ａ）の場合と同様に、前記位置ズレ量ｘが前記配線幅ｗより小さいので、前記第１の配線７と第２の配線８とは、Ｙ方向に（ｗ−ｘ´）の幅だけ重ねられる。前記図３（ａ）の場合と同様に、前記端子間ピッチｐと配線幅ｗとの差（ｐ−ｗ）を配線間ギャップｇとする。
また、前記位置ズレ量ｘが前記接続端子３における配線間ギャップｇより大きくなるので、隣り合う前記第１の配線７と第２の配線８をそれぞれ同じ長さで形成すると、接続端子３に対応する基板側端子４から伸びた第２の配線８と、前記接続端子３に隣り合う接続端子３ａから延びる第１の配線７ａとは、Ｙ方向に（ｘ´−ｇ）の幅だけ重なってしまう。
図３（ｃ）は、前記位置ズレ量ｘが前記配線幅ｗより大きく（ｘ＞ｗ）であり、かつ前記端子間ピッチｐと配線幅ｗとの差より小さい（ｘ＜ｐ−ｗ）場合を示したものである。また、前記図３（ａ），（ｂ）の場合と同様に、前記端子間ピッチｐと配線幅ｗとの差（ｐ−ｗ）を配線間ギャップｇとする。
このとき、前記位置ズレ量ｘが前記配線幅ｗより大きくなっているので、前記第１の配線７と第２の配線８とは、図３（ｃ）中Ｘ方向に（ｘ´−ｗ）の距離分、離れた状態となる。
よって、前記第１の配線７と第２の配線８とは、それぞれの配線幅方向（図３（ｃ）中Ｙ方向）で重ねられることはない。
また、前記図３（ａ）で示したように、前記位置ズレ量ｘが前記接続端子３における配線間ギャップｇより小さいので、接続端子３に対応する基板側端子４から伸びた第２の配線８と、前記接続端子３に隣り合う接続端子３ａから延びる第１の配線７ａとの間には、Ｙ方向に（ｇ−ｘ´）の距離分、離れた状態となる。よって、対応しない第１の配線７ａと第２の配線８とが接触することはない。
図３（ｄ）は、前記位置ズレ量ｘが前記配線幅ｗ以上（ｘ＞ｗ）であり、かつ前記端子間ピッチｐと配線幅ｗとの差より大きい（ｘ＞ｐ−ｗ）場合を示したものである。また、前記図３（ａ）〜（ｃ）の場合と同様に、前記端子間ピッチｐと配線幅ｗとの差（ｐ−ｗ）を配線間ギャップｇとする。
このとき、前記位置ズレ量ｘが前記配線幅ｗ以上となっているので、前記第１の配線７と第２の配線８とは、Ｘ方向に（ｘ´−ｗ）の距離分、離れた状態となる。
また、前記位置ズレ量ｘが前記接続端子３における配線間ギャップｇ以上となるので、例えば前記第１の配線７と第２の配線８をそれぞれ同じ長さで形成すると、接続端子３に対応する基板側端子４から伸びた第２の配線８と、前記接続端子３に隣り合う接続端子３から延びる第１の配線７とは、Ｘ方向に（ｘ´―ｇ）の幅だけ重なってしまう。
前記半導体チップ２と前記基板１との間に生じた位置ズレ量ｘと前記配線幅ｗ及び配線間ギャップｇとの大きさを比較した後、前述した図３（ａ）〜（ｄ）中のいずれかの場合に応じて、前記接続端子３と基板側端子４とを電気的に接続する、前記第１の配線７と第２の配線８とからなる接続配線を形成する。
（第１の実装方法）
まず、第１の半導体チップ２の実装方法、すなわち、図３（ａ）に示したように検出した位置ズレ量ｘが前記配線幅ｗより小さく、かつ前記配線間ギャップｇより小さいと判定された場合について説明する。
このとき、接続端子３から形成される第１の配線７と基板側端子４から形成される第２の配線８とが、ｘ＜ｗ（位置ズレ量ｘが配線幅ｗより小さい）を満たしているので、それぞれの配線幅方向に重なる。
また、前記位置ズレ量ｘと配線間ギャップｇとが、ｘ＜ｇ（位置ズレ量ｘが配線間ギャップより小さい）を満たすので、前記第２の配線８が、これに対応する第１の配線７に隣り合う第１の配線７に接触しない。
したがって、まず、前述した半導体チップ２上に設けられたアライメントマークから求めた接続端子３の位置を基準となるように、ステージを移動させることで導電材料を吐出する液滴吐出ヘッド１０を前記接続端子３上に移動させる。そして、図４（ａ）に示すように、前記接続端子３から対応する基板側端子４方向（図４（ａ）中矢印Ａ方向）に向けて液滴吐出ヘッド１０を相対的に移動させることで導電材料を吐出して、接続配線の一部となる配線幅ｗの第１の配線７を形成していく。
このとき、前記第１の配線７は、接続端子３と基板側端子４との間の間隔より短い長さで形成されるようにしている。このようにして、図４（ｂ）に示すように、すべての接続端子３から基板側端子４に向けて所定の長さの第１の配線７を形成する。
次に、アライメントマークから求めた基板側端子４の位置が基準となるようにして、ステージを移動して導電材料を吐出する液滴吐出ヘッド１０を相対的に前記基板側端子４上に移動させる。そして、前記基板側端子４から接続に対応する接続端子３方向（図４（ｃ）中矢印Ｂ方向）に向けて液滴吐出ヘッド１０を相対的に移動させることで導電材料を吐出して接続配線となる第２の配線８を形成していく。よって、図４（ｄ）に示すようにして、すべての基板側端子４から第２の配線８を形成する。このとき、前記第２の配線８は前記第１の配線７と少なくとも前記配線幅ｗ以上重ねることで重なり部１１を形成している。
よって、前記第１の配線７と第２の配線８とが、前記重なり部１１において十分に重ねられることで確実に連続することとなり、この第１の配線７と第２の配線８とからなる接続配線１２が、対応する接続端子３と基板側端子４とを確実に導通させるようになる。
このような工程によって、前記第１の配線７と前記第２の配線８とからなる接続配線１２が得られる。
本方法を採用すれば、前記第１の配線７と第２の配線８とからなる接続配線１２が隣り合う他の接続配線１２と接触することを防止することができる。また、接続に対応していない接続端子３と基板側端子４との間が接続配線１２によって導通することはないので、前記位置ズレ量ｘを補正しない場合でも接続に対応しない端子間でのショートを防止し、隣り合う接続配線１２とのショートも防止することができる。
また、前記重なり部１１は、半導体チップ２の側方部に設けられた傾斜部９上に形成される。よって、前記接続配線１２が前記傾斜部９上に形成されることで、半導体チップ２と基板１との間による段差で急激に曲げられることによる断線が防止される。なお、前記重なり部１１は、第２の配線８上で形成されるようにしてもよい。
また、前記重なり部１１が十分な量の導電材料によって接続されているので、この重なり部１１での電気抵抗の増加を防止して、接続配線１２の接続信頼性を向上し、基板１上に実装した前記半導体チップ２を良好に機能させることができる。
また、液滴吐出ヘッド１０を基板１の一定方向（基板１の縦方向、横方向）に相対移動させるだけで、半導体チップ２と基板１との間に生じた位置ズレ量ｘを補正することなく、前記第１の配線７と第２の配線８とからなる接続配線１２を形成することができるので導電材料の吐出パターンにおけるデータ処理を容易に行うことができる。なお、本実装方法では、前記第１の配線７及び第２の配線８を形成する際に、すべての接続端子３及び基板側端子４から同時に形成したが、各接続端子３及び基板側端子４から１本づつ配線を形成して、前記接続配線１２を形成するようにしてもよい。
（第２の実装方法）
次に、第２の半導体チップ２の実装方法、すなわち、図３（ｂ）に示したように検出した位置ズレ量ｘが前記配線幅ｗより小さく、かつ前記配線間ギャップｇより大きくなると判定された場合について説明する。
このとき、接続端子３から形成される第１の配線７と基板側端子４から形成される第２の配線８とが、ｘ＜ｗ（位置ズレ量ｘが配線幅ｗより小さい）を満たしているので、それぞれの配線幅方向に重なる。
しかしながら、本方法では、前記位置ズレ量ｘが前記配線間ギャップｇより大きくなるので、図３（ｂ）に示したように第１の配線７及び第２の配線８をそれぞれ同じ長さで形成した場合に、接続端子３に対応する基板側端子４から延びる第２の配線８と、前記接続端子の隣に配置された接続端子から延びる第１の配線７とが、接触してしまう。
つまり、前記第１の配線７と第２の配線８とから形成される接続配線１２が隣り合う接続配線１２の一部と接触してしまう。
本方法では、まず半導体チップ２上に設けられたアライメントマークから求めた接続端子３の位置を基準となるように、ステージを移動することで導電材料を吐出する液滴吐出ヘッド１０を前記接続端子３上に相対移動させる。そして、図５（ａ）に示すように、前記接続端子３から対応する基板側端子４方向（図５（ａ）中矢印Ａ方向）に向けて液滴吐出ヘッド１０を相対的に移動させることで導電材料を吐出して、第１の配線７を形成していく。
前記第１の配線７は、接続端子３と基板側端子４との間の間隔より短い長さで形成する。このとき、図５（ｂ）に示すように、接続端子３ａに対応した２点差線で示される第２の配線８ａと、前記接続端子３の隣の接続端子３ｂから延びる第１の配線７ｂとが重ならないように、隣り合う第１の配線７，７ｂのそれぞれの長さを変えるようにしている。
本方法においては、前記接続端子３に対する基板側端子４の位置ズレの方向が図５（ａ）中矢印Ｂ方向に生じているものとした。
よって、具体的には、第１の配線７をズレ方向（図５（ａ）中矢印Ｂ方向）に形成される第１の配線７を徐々に短くすることで第２の配線８と接触することを防止するようにしている。
なお、前記位置ズレ量ｘのズレ方向が図５（ａ）中矢印Ｂ方向と逆の場合には、矢印Ｂ方向に形成される第１の配線７を徐々に長くすることで第２の配線８と接触することを防止するようにする。
このようにして、図５（ｂ）に示すように、すべての接続端子３から第１の配線７を形成する。
次に、図５（ｃ）に示すように、アライメントマークから求めた基板側端子４の位置が基準となるようにして、ステージを移動して導電材料を吐出する液滴吐出ヘッド１０を相対的に前記基板側端子４上に移動させる。そして、前記基板側端子４から接続に対応する接続端子３方向（図５（ｃ）中矢印Ｃ方向）に向けて液滴吐出ヘッド１０を相対的に移動させることで導電材料を吐出して接続配線となる第２の配線８を形成していく。そして、図５（ｄ）に示すようにすべての基板側端子４から第２の配線８を形成する。
このとき、液滴吐出装置の制御部によって、前記第１の配線７の長さを保持しておくことで、前記第２の配線８を対応する第１の配線７上に少なくとも前記配線幅ｗ以上重ねることで前記重なり部１１を形成している。よって、前記第１の配線７と第２の配線８との重なり部１１は、十分に重ねられることで確実に連続することとなり、この第１の配線７と第２の配線８とからなる接続配線１２が、対応する接続端子３と基板側端子４とを確実に導通させるようになる。
本方法を採用すれば、前記接続配線１２の一部が、隣り合う接続配線１２の一部と重ならないように、各接続配線１２を構成する第１の配線７及び第２の配線８のそれぞれの長さを変えることで、前記接続配線１２の重なり部１１の位置を変更して、接続配線１２が隣り合う接続配線１２の一部と接触することを防止できる。
よって、前記第１の配線７と第２の配線８とからなる接続配線１２が隣り合う他の接続配線１２と接触することを防止するようになる。また、接続に対応していない接続端子３と基板側端子４との間が接続配線１２によって導通することはないので、前記位置ズレ量ｘを補正しない場合でも接続に対応しない端子間でのショートを防止し、隣り合う接続配線１２とのショートも防止することができる。
また、第１の配線７と第２の配線との重なり部１１は、十分重ねられることで第１の配線７と第２の配線８との断線を防止し、確実に連続するようになる。また、この重なり部１１が十分な量の導電材料によって接続されているので、この重なり部１１での電気抵抗の増加を防止して接続配線１２の接続信頼性を向上し、基板１上に実装した前記半導体チップ２を良好に機能させることができる。また、前記接続配線１２は、前記傾斜部９上に形成されることで、半導体チップ２と基板１との間による段差で急激に曲げられることによる断線が防止されている。
また、液滴吐出ヘッド１０を基板１の一定方向（基板１の縦方向、横方向）に相対移動させるだけで、半導体チップ２と基板１との間に生じた位置ズレ量ｘを補正することなく、前記第１の配線７と第２の配線８とからなる接続配線１２を形成することができるので導電材料の吐出パターンにおけるデータ処理を容易に行うことができる。
なお、本実装方法では、前記第１の配線７及び第２の配線８を形成する際に、すべての接続端子３及び基板側端子４から同時に形成したが、各接続端子３及び基板側端子４から１本づつ配線を形成して、前記接続配線１２を形成するようにしてもよい。
（第３の実装方法）
次に、第４の半導体チップ２の実装方法、すなわち、図３（ｃ）に示したように検出した位置ズレ量ｘが前記配線幅ｗより大きく、かつ前記配線間ギャップｇより小さいと判定された場合について説明する。
このとき、接続端子３から形成する第１の配線７と基板側端子４から形成する第２の配線８とが、ｘ＞ｗ（位置ズレ量ｘが配線幅ｗより大きい）を満たしているので、それぞれの配線幅ｗ方向に重なることはない。
また、前記位置ズレ量ｘは、ｘ＜ｇ（位置ズレ量ｘが配線間ギャップｇより小さい）を満たすので、前記第２の実装方法と同様に、前記第２の配線８が、これに対応する第１の配線７に隣り合う第１の配線７と接触しない。
そこで、本実装方法では、前記接続端子３から第１の配線７を形成し、前記基板側端子４から第２の配線８を形成する。このとき、前記第１の配線７と第２の配線８とは、側面視した状態で少なくとも配線幅ｗ以上重なるように形成し、さらに、図６に示すように第１の配線７の端部と第２の配線８の端部とを接続する第３の配線１３を形成することで接続配線１２を形成する。よって、この接続配線１２は隣合う接続配線１２と接触することはない。なお、前記第３の配線１３を形成する際には、例えば液滴吐出装置の制御部に前記第１の配線７と第２の配線８との端部の位置データを保持しておくことで、そのデータを基に液滴吐出ヘッド１０から所望の位置に導電材料を吐出することで前記第３の配線１３を形成することができる。
前記第１の配線７と第２の配線８の端部も前記配線幅ｗ以上重ねられて形成しているので、第１の配線７の端部と第３の配線１３の接続部とが、十分に重ねられた状態となり前記第１の配線７の端部と第３の配線１３の接続部とが確実に連続する。また、同様に第２の配線８の端部と第３の配線１３の接続部とが、十分に重ねられた状態となり前記第２の配線８の端部と第３の配線１３の接続部とが確実に連続する。
したがって、前記第３の配線１３が、前記第１の配線７と第２の配線８とを確実に連続させる接続配線１２の接続部を形成することができる。
本方法を採用すれば、第１の配線７と第２の配線８とが接触しない場合においても、前記第１の配線７及び第２の配線８の端部を接続する第３の配線１３を形成することで、接続配線１２を形成して、半導体チップ２を基板１上に実装することができる。また、前記接続配線１２は、前記傾斜部９上に形成されることで、半導体チップ２と基板１との間による段差で急激に曲げられることによる断線が防止される。
また、前記第１の配線７と第２の配線８とからなる接続配線１２が隣り合う他の接続配線１２と接触することを防止するようになる。
よって、半導体チップ２の位置ズレを補正することなく、接続端子３とこれに対応しない基板側端子４との間を接続配線１２が接続することによるショートを防止できる。また、隣り合う接続配線１２の間でのショートを防止できる。
また、接続配線１２を形成するに際して、基板２に対して導電材料を吐出する液滴吐出ヘッド１０を基板１の一定方向に移動させることで、第１の配線７と第２の配線８及び第３の配線１３を形成することができるので、吐出パターンにおけるデータ処理を容易に行うことができる。
（第４の実装方法）
次に、第４の半導体チップ２の実装方法、すなわち、図３（ｄ）に示したように検出した位置ズレ量ｘが前記配線幅ｗより大きく、かつ前記配線間ギャップｇより大きくなると判定された場合について説明する。
このとき、接続端子３から形成する第１の配線７と基板側端子４から形成する第２の配線８とが、ｘ＞ｗ（位置ズレ量ｘが配線幅より大きい）を満たしているので、それぞれが配線幅ｗ方向に重ねられない。
そこで、前記第３の半導体チップ２の実装方法と同様に、接続端子３から形成した第１の配線７の端部と基板側端子４から形成した第２の配線８の端部とを接続する第３の配線１３を形成することで接続配線１２を形成する。
しかし、前記位置ズレ量ｘが前記配線間ギャップｇより大きくなるため、前記第３の半導体チップ２の実装方法のようにして、全ての接続配線１２において第１の配線７、第２の配線８をそれぞれ同じ長さで形成すると、接続端子３に対応する基板側端子４から延びる第２の配線８と、前記接続端子３の隣に配置された接続端子３から延びる第１の配線７とが、接触してしまう。つまり、前記第１の配線７の端部と第２の配線８の端部と第３の配線１３とからなる接続部が、隣り合う接続配線１２の接続部に重ねられることで接触してしまう。
したがって、半導体チップ２上に設けられたアライメントマークから求めた接続端子３の位置を基準となるように、ステージを移動することで導電材料を吐出する液滴吐出ヘッド１０を前記接続端子３上に相対移動させる。そして、図７（ａ）に示すように、前記接続端子３から対応する基板側端子４方向（図７（ａ）中矢印Ａ方向）に向けて液滴吐出ヘッド１０を相対的に移動させることで導電材料を吐出して、第１の配線７を形成していく。
このとき、前記第１の配線７は、接続端子３と基板側端子４との間の間隔より短い長さで形成されるようにしている。そして、図７（ｂ）に示すように、接続端子３ａに対応した後の工程で形成される第２の配線８ａ（２点鎖線）と、前記接続端子３ａの隣の接続端子３ｂから形成する第１の配線７ｂとが重ならないように、隣り合う第１の配線７ａ、７ｂのそれぞれの長さを変えて、すべての隣り合う第１の配線７の長さを変えて形成する。
本実施形態においては、前記接続端子３に対する基板側端子４の位置ズレ量ｘのズレ方向が図７（ａ）中矢印Ｂ方向に生じているものとした。よって、具体的には、第１の配線７のズレ方向（図７（ａ）中矢印Ｂ方向）に形成された、前記第１の配線７を徐々に短くすることで対応しない第２の配線８と接触することを防止するようにしている。
なお、前記位置ズレ量ｘのズレ方向が図７（ａ）中矢印Ｂ方向と逆の場合には、矢印Ｂ方向に形成される第１の配線７を徐々に長くすることで第２の配線８と接触することを防止するようにする。
このようにして、図７（ｂ）に示すように、すべての接続端子３から第１の配線７を形成する。
次に、アライメントマークから求めた基板側端子４の位置が基準となるようにして、ステージを移動して導電材料を吐出する液滴吐出ヘッド１０を相対的に前記基板側端子４上に移動させる。そして、前記基板側端子４から接続に対応する接続端子３方向（図７（ｃ）中矢印Ｃ方向）に向けて液滴吐出ヘッド１０を相対的に移動させることで導電材料を吐出して第２の配線８を形成する。このとき、液滴吐出装置の制御部によって、前記第１の配線７の長さを保持しておくことで、前記第２の配線８が、基板１を平面視した状態で前記第１の配線７と所定の長さ重なるようにして形成している。なお、本実装方法では、前記第１の配線７及び第２の配線８を形成する際に、すべての接続端子３及び基板側端子４から同時に形成したが、各接続端子３及び基板側端子４から１本づつ配線を形成して、前記接続配線１２を形成するようにしてもよい。
よって、基板１を保持してある液滴吐出装置のステージを移動させることで、液滴吐出ヘッド１０を相対的に移動させ、図７（ｄ）に示すように前記第１の配線７の端部と第２の配線８の端部とを接続する第３の配線１３を形成する。よって、第３の配線１３によって、第１の配線７と第２の配線８とを連続される接続配線１２を形成する。また、前記接続配線１２は、前記傾斜部９上に形成されることで、半導体チップ２と基板１との間による段差で急激に曲げられることによる断線が防止される。
なお、前記第３の配線１３を形成する際には、例えば液滴吐出装置の制御部に前記第１の配線７と第２の配線８との端部の位置データを保持しておくことで、そのデータを基に液滴吐出ヘッド１０から所望の位置に導電材料を吐出するようにしている。
前記第１の配線７と第２の配線８の端部も前記配線幅ｗ以上重ねられて形成しているので、第１の配線７の端部と第３の配線１３の接続部とが、十分に重ねられた状態となり前記第１の配線７の端部と第３の配線１３の接続部とが確実に連続する。また、同様に第２の配線８の端部と第３の配線１３の接続部とが、十分に重ねられた状態となり前記第２の配線８の端部と第３の配線１３の接続部とが確実に連続する。
したがって、前記第３の配線１３が、前記第１の配線７と第２の配線８とを確実に連続させる接続配線１２の接続部を形成することができる。
本方法を採用すれば、前記接続配線１２の接続部が、隣り合う接続配線１２の接続部と重ならないように、各接続配線１２を構成する第１の配線７及び第２の配線８のそれぞれの長さを変えることで、前記接続配線１２の重なり部１１の位置を変更して、接続配線１２の接続部が隣り合う接続配線１２の接続部と接触することを防止できる。
よって、接続配線１２が隣り合う他の接続配線１２と接触することを防止するようになる。また、接続に対応していない接続端子３と基板側端子４との間が接続配線１２によって導通することはないので、前記半導体チップ２の位置ズレ量ｘを補正しない場合でも接続に対応しない端子間でのショートを防止し、隣り合う接続配線１２でのショートも防止することができる。
よって、液滴吐出ヘッド１０を基板１の一定方向（基板１のＡ方向、Ｂ方向）に相対移動させるだけで、半導体チップ２と基板１との間に生じた位置ズレ量ｘを補正することなく、接続配線１２を形成することができるので導電材料の吐出パターンにおけるデータ処理を容易にすることができる。
なお、前述した第１〜第４の半導体チップ２の実装方法においては、第１の配線７を形成した後、第２の配線８を形成するようにしたが、本発明はこれに限定されることなく第２の配線８を形成した後、第１の配線７を形成するようにしてもよい。
また、前記実施形態では、第１の配線７と第２の配線８とが直接重なる長さ、あるいは第３の配線１３を介して間接的に重なる（側面視した状態で重なる）長さを、配線幅ｗ以上としたが、本発明はこれに限定されることなく、第１の配線７と第２の配線８との間で十分な導通が確保されれば、配線幅ｗ未満であってもよい。
（ａ）は、基板上に実装した半導体チップ、（ｂ）は、（ａ）の側断面図。 接続端子及び基板側端子の要部拡大図。 （ａ）〜（ｄ）は、位置ズレ量、配線幅ｗ、端子間ピッチｐの関係図。 （ａ）〜（ｄ）は、第１の半導体チップの実装方法の工程説明図。 （ａ）〜（ｄ）は、第２の半導体チップの実装方法の工程説明図。 第３の半導体チップの実装方法の説明図。 （ａ）〜（ｄ）は、第４の半導体チップの実装方法の工程説明図。
符号の説明
１…基板、２…半導体チップ、３…接続端子、４…基板側端子、７…第１の配線、８…第２の配線、９…傾斜部（傾斜面）、１１…重なり部、１２…接続配線、１３…第３の配線、１４…接続部

Claims (6)

  1. 複数の基板側端子が配列された基板上に、前記複数の基板側端子の各々の端子間ピッチと同じピッチで複数の接続端子が上面に配列された半導体チップを、前記複数の接続端子の配列方向が前記複数の基板側端子の配列方向と同一方向となるように実装し、前記複数の基板側端子と前記複数の接続端子とを、それぞれ対応するものどうし電気的に接続されるよう、導電材料を液滴吐出法で吐出することによって所定の配線幅の複数の接続配線を形成する半導体チップの実装方法であって、
    前記半導体チップを前記基板上に実装した後、前記複数の基板側端子に対する前記複数の接続端子の、それぞれの配列方向における位置ズレ量を検出する工程と、
    前記配線幅と比較して前記位置ズレ量の大小を判定するとともに、前記端子間ピッチと前記配線幅との差と比較して前記位置ズレ量の大小を判定する工程と、
    を有し、
    前記位置ズレ量が前記配線幅より小さく、かつ前記端子間ピッチと前記配線幅との差より小さい場合に、
    前記複数の接続端子からそれぞれに対応する前記複数の基板側端子側に延びる第１の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成するとともに、前記複数の基板側端子からそれぞれに対応する前記複数の接続端子側に延びる第２の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成し、かつ、前記第１の配線とそれぞれに対応する前記第２の配線とを所定の長さ重ねて重なり部を形成することにより、複数の接続配線を形成することを特徴とする半導体チップの実装方法。
  2. 複数の基板側端子が配列された基板上に、前記複数の基板側端子の各々の端子間ピッチと同じピッチで複数の接続端子が上面に配列された半導体チップを、前記複数の接続端子の配列方向が前記複数の基板側端子の配列方向と同一方向となるように実装し、前記複数の基板側端子と前記複数の接続端子とを、それぞれ対応するものどうし電気的に接続されるよう、導電材料を液滴吐出法で吐出することによって所定の配線幅の複数の接続配線を形成する半導体チップの実装方法であって、
    前記半導体チップを前記基板上に実装した後、前記複数の基板側端子に対する前記複数の接続端子の、それぞれの配列方向における位置ズレ量を検出する工程と、
    前記配線幅と比較して前記位置ズレ量の大小を判定するとともに、前記端子間ピッチと前記配線幅との差と比較して前記位置ズレ量の大小を判定する工程と、
    を有し、
    前記位置ズレ量が前記配線幅より小さく、かつ前記端子間ピッチと前記配線幅との差より大きい場合に、
    前記複数の接続端子からそれぞれに対応する前記複数の基板側端子側に延びる第１の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成するとともに、前記複数の基板側端子からそれぞれに対応する前記複数の接続端子側に延びる第２の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成し、かつ、前記第１の配線とそれぞれに対応する前記第２の配線とを所定の長さ重ねて重なり部を形成し前記複数の接続配線とするとともに、該複数の接続配線が、隣り合う複数の接続配線と重ならないように、前記複数の接続配線毎に前記第１の配線及び前記第２の配線の長さを変えて前記複数の接続配線を形成することを特徴とする半導体チップの実装方法。
  3. 複数の基板側端子が配列された基板上に、前記複数の基板側端子の各々の端子間ピッチと同じピッチで複数の接続端子が上面に配列された半導体チップを、前記複数の接続端子の配列方向が前記複数の基板側端子の配列方向と同一方向となるように実装し、前記複数の基板側端子と前記複数の接続端子とを、それぞれ対応するものどうし電気的に接続されるよう、導電材料を液滴吐出法で吐出することによって所定の配線幅の複数の接続配線を形成する半導体チップの実装方法であって、
    前記半導体チップを前記基板上に実装した後、前記複数の基板側端子に対する前記複数の接続端子の、それぞれの配列方向における位置ズレ量を検出する工程と、
    前記配線幅と比較して前記位置ズレ量の大小を判定するとともに、前記端子間ピッチと前記配線幅との差と比較して前記位置ズレ量の大小を判定する工程と、
    を有し、
    前記位置ズレ量が前記配線幅より大きく、かつ前記端子間ピッチと前記配線幅との差より小さい場合に、
    前記複数の接続端子からそれぞれに対応する前記複数の基板側端子側に延びる第１の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成するとともに、前記複数の基板側端子からそれぞれに対応する前記複数の接続端子側に延びる第２の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成し、かつ、前記第１の配線とそれぞれに対応する前記第２の配線とを側面視した状態で所定の長さ重なるように形成し、さらに前記第１の配線の端部とそれぞれに対応する前記第２の配線の端部とを接続する第３の配線を形成し、前記複数の接続配線を形成することを特徴とする半導体チップの実装方法。
  4. 複数の基板側端子が配列された基板上に、前記複数の基板側端子の各々の端子間ピッチと同じピッチで複数の接続端子が上面に配列された半導体チップを、前記複数の接続端子の配列方向が前記複数の基板側端子の配列方向と同一方向となるように実装し、前記複数の基板側端子と前記複数の接続端子とを、それぞれ対応するものどうし電気的に接続されるよう、導電材料を液滴吐出法で吐出することによって所定の配線幅の複数の接続配線を形成する半導体チップの実装方法であって、
    前記半導体チップを前記基板上に実装した後、前記複数の基板側端子に対する前記複数の接続端子の、それぞれの配列方向における位置ズレ量を検出する工程と、
    前記配線幅と比較して前記位置ズレ量の大小を判定するとともに、前記端子間ピッチと前記配線幅との差と比較して前記位置ズレ量の大小を判定する工程と、
    を有し、
    前記位置ズレ量が前記配線幅より大きく、かつ前記端子間ピッチと前記配線幅との差より大きい場合に、
    前記複数の接続端子からそれぞれに対応する前記複数の基板側端子側に延びる第１の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成するとともに、前記複数の基板側端子からそれぞれに対応する前記複数の接続端子側に延びる第２の配線を、前記複数の接続端子とそれぞれに対応する前記複数の基板側端子との間隔より短い長さで形成し、かつ、前記第１の配線とそれぞれに対応する前記第２の配線とを側面視した状態で所定の長さ重なるように形成し、さらに前記第１の配線の端部とそれぞれに対応する前記第２の配線の端部とを接続する第３の配線を形成し、なおかつ、前記第１の配線の端部とそれぞれに対応する前記第２の配線の端部とそれぞれに対応する前記第３の配線とからなる前記複数の接続配線が、隣り合う接続配線と重ならないように、前記複数の接続配線毎に前記第１の配線及びそれぞれに対応する前記第２の配線の長さを変えて前記複数の接続配線を形成することを特徴とする半導体チップの実装方法。
  5. 前記所定の長さは、少なくとも前記配線幅以上となっていることを特徴とする請求項１〜４のいずれか一項に記載の半導体チップの実装方法。
  6. 前記半導体チップを前記基板上に実装した後、該半導体チップの側方部であって、前記接続端子と前記基板側端子との間に、該半導体チップの上面と基板の上面とを連続させる傾斜面を形成する工程を有し、前記第１の配線と前記第２の配線の形成に際しては、その一部を前記傾斜面上に形成することを特徴とする請求項１〜５のいずれか一項に記載の半導体チップの実装方法。
JP2004320148A 2004-11-04 2004-11-04 半導体チップの実装方法 Expired - Fee Related JP4371039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004320148A JP4371039B2 (ja) 2004-11-04 2004-11-04 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004320148A JP4371039B2 (ja) 2004-11-04 2004-11-04 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JP2006134976A JP2006134976A (ja) 2006-05-25
JP4371039B2 true JP4371039B2 (ja) 2009-11-25

Family

ID=36728268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004320148A Expired - Fee Related JP4371039B2 (ja) 2004-11-04 2004-11-04 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP4371039B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置

Also Published As

Publication number Publication date
JP2006134976A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
JP4901602B2 (ja) プリント基板の製造方法及びプリント基板
US8218330B2 (en) Reworkable passive element embedded printed circuit board
JP2011142185A (ja) 半導体装置
JP4740708B2 (ja) 配線基板、及び半導体装置
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP4443324B2 (ja) フレキシブル配線基板及びその製造方法、半導体チップ実装フレキシブル配線基板、電子機器
JP4371039B2 (ja) 半導体チップの実装方法
JP2008071902A (ja) 配線方法
JP4554983B2 (ja) 液晶表示装置
JP2007234915A (ja) 配線基板、配線ケーブル、電子機器および配線接続方法
JP4488073B2 (ja) 電気接続装置
JP2010177493A (ja) 電子ディバイス装置、およびその端子接続方法
JP2008270277A (ja) 位置ずれ検出パターン、位置ずれ検出方法および半導体装置
JP2004214699A (ja) 半導体実装用回路基板およびそれを備えた半導体装置
TWI771567B (zh) 電路基板及其製造方法
JP4076933B2 (ja) 半導体装置およびその製造方法
JP2010147084A (ja) 回路基板、および可撓性基板
US7903428B2 (en) Intra-connection layout of array
JP2003297865A (ja) ベアチップおよび同ベアチップが実装された電気部品
JP2007128990A (ja) 半導体装置とその製造方法
JP2008283130A (ja) 配線基板及びその製造方法ならびに半導体装置及びその製造方法
JPH10189821A (ja) 半導体実装用回路基板およびそれを備えた半導体装置
JP5036336B2 (ja) 半導体チップの位置合わせ方法
JP2007234890A (ja) テストクーポン
JP2006351885A (ja) 配線基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130911

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees