JP2004214699A - 半導体実装用回路基板およびそれを備えた半導体装置 - Google Patents
半導体実装用回路基板およびそれを備えた半導体装置 Download PDFInfo
- Publication number
- JP2004214699A JP2004214699A JP2004110855A JP2004110855A JP2004214699A JP 2004214699 A JP2004214699 A JP 2004214699A JP 2004110855 A JP2004110855 A JP 2004110855A JP 2004110855 A JP2004110855 A JP 2004110855A JP 2004214699 A JP2004214699 A JP 2004214699A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- circuit board
- mounting
- semiconductor chip
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 半導体実装用回路基板2の半導体実装面6は、載置される半導体チップよりも大きい面積を有する。そして半導体実装面6は、4隅に配線パターンの形成されないパッケージ禁止領域51a〜51dを備え、中央部に半導体チップが実装されるチップ実装領域50を備える。パッケージ禁止領域51aには円形の基板認識用パターン41が形成される。
【選択図】 図4
Description
図1は、半導体実装用回路基板2のPCB対向面5を示す平面図であり、図2は図1に示される半導体実装用回路基板2の側面図である。
図4は、半導体実装用回路基板2の半導体チップが実装される半導体実装面6を示す平面図である。
図7(a)(b)は、半導体実装用回路基板2をPCB対向面5から半導体実装面6までの厚み方向の構成を概略的に示す断面図である。半導体実装用回路基板2は、一主面が半導体実装面6となる絶縁層81および一主面がPCB対向面5となる絶縁層85と、その間に形成される第1導体層82、誘電体層83および第2導体層84とで構成される。
12 接続パッド
13a〜13d 補強パッド
27 半田バンプ
25 配線パターン
41〜43 基板認識用パターン
50 半導体チップ実装領域
51a〜51d パッケージ禁止領域
53 仮想電極パッド位置
61 リード配線
82 第1導体層
83 誘電体層
84 第2導体層
Claims (7)
- 基板の一主面が半導体チップの載置される領域よりも大きく形成され、基板認識用パターンを前記基板の一主面の前記半導体チップの載置される領域以外に形成したことを特徴とする半導体実装用回路基板。
- 前記基板認識用パターンは複数個形成され、前記基板認識用パターンの1つの形状が他の基板認識用パターンの形状とは異なることを特徴とする請求項4記載の半導体実装用回路基板。
- 基板の一主面に電極パッドを備える半導体チップが載置される半導体実装用回路基板において、
前記一主面の前記半導体チップの電極パッドが配置される位置に前記電極パッドの幅よりも長いリード配線を形成したことを特徴とする半導体実装用回路基板。 - 前記リード配線の長手方向両端部の少なくとも一方を前記位置から所定距離だけ延在させて形成したことを特徴とする請求項3記載の半導体実装用回路基板。
- 基板の一主面には載置される半導体チップと電気的に接続されるリード配線が形成され、基板の他面にはプリント配線基板の配線パターンに電気的に接続される接続パッドが形成された半導体実装用回路基板において、
前記半導体チップに供給する電源電圧を印加する前記リード配線および前記接続パッドの少なくともいずれか一方と接続される前記リード配線または接続パッドが設けられる面とは異なる面に形成された第1導体層と、
誘電体層を介して前記第1導体層と対向するように設けられ、接地される前記リード配線および前記接続パッドの少なくともいずれか一方と接続された第2導体層とを備えることを特徴とする半導体実装用回路基板。 - 半導体実装用回路基板の一主面が半導体チップの載置された領域よりも大きく形成され、所定領域を前記半導体実装用回路基板の一主面の前記半導体チップの載置された領域以外の領域中の一部に設け、前記半導体チップを被覆するパッケージが前記半導体実装用回路基板の一主面の前記所定領域以外の全ての領域に設けられたことを特徴とする半導体装置。
- 前記所定領域は複数個形成され、前記所定領域の1つの形状が他の所定領域の形状とは異なることを特徴とする請求項6記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110855A JP3990679B2 (ja) | 1996-11-08 | 2004-04-05 | 半導体実装用回路基板を備えた半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29646596 | 1996-11-08 | ||
JP2004110855A JP3990679B2 (ja) | 1996-11-08 | 2004-04-05 | 半導体実装用回路基板を備えた半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30279197A Division JP3555828B2 (ja) | 1996-11-08 | 1997-11-05 | 半導体実装用回路基板を備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004214699A true JP2004214699A (ja) | 2004-07-29 |
JP3990679B2 JP3990679B2 (ja) | 2007-10-17 |
Family
ID=32827252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004110855A Expired - Lifetime JP3990679B2 (ja) | 1996-11-08 | 2004-04-05 | 半導体実装用回路基板を備えた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3990679B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007067315A (ja) * | 2005-09-02 | 2007-03-15 | Sony Corp | 半導体装置 |
JP2007294796A (ja) * | 2006-04-27 | 2007-11-08 | Kyocera Corp | 構造体の製造方法及び電子装置 |
US7554187B2 (en) | 2005-06-10 | 2009-06-30 | Nec System Technology, Ltd. | Connecting structure, printed substrate, circuit, circuit package and method of forming connecting structure |
US8067819B2 (en) | 2005-11-24 | 2011-11-29 | Ricoh Company, Ltd. | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
JP2011249592A (ja) * | 2010-05-27 | 2011-12-08 | Kyocera Corp | 電子部品搭載用パッケージ |
JP2014207314A (ja) * | 2013-04-12 | 2014-10-30 | セイコーエプソン株式会社 | 回路基板、電子デバイス、電子デバイスの製造方法、電子機器、および移動体 |
US11071669B2 (en) | 2008-12-16 | 2021-07-27 | Banyan Licensing L.L.C. | Methods for using head positioning pillows to optimize respiratory titration |
-
2004
- 2004-04-05 JP JP2004110855A patent/JP3990679B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7554187B2 (en) | 2005-06-10 | 2009-06-30 | Nec System Technology, Ltd. | Connecting structure, printed substrate, circuit, circuit package and method of forming connecting structure |
JP2007067315A (ja) * | 2005-09-02 | 2007-03-15 | Sony Corp | 半導体装置 |
JP4687340B2 (ja) * | 2005-09-02 | 2011-05-25 | ソニー株式会社 | 半導体装置 |
US8067819B2 (en) | 2005-11-24 | 2011-11-29 | Ricoh Company, Ltd. | Semiconductor wafer including semiconductor chips divided by scribe line and process-monitor electrode pads formed on scribe line |
JP2007294796A (ja) * | 2006-04-27 | 2007-11-08 | Kyocera Corp | 構造体の製造方法及び電子装置 |
JP4698473B2 (ja) * | 2006-04-27 | 2011-06-08 | 京セラ株式会社 | 構造体の製造方法及び電子装置 |
US11071669B2 (en) | 2008-12-16 | 2021-07-27 | Banyan Licensing L.L.C. | Methods for using head positioning pillows to optimize respiratory titration |
JP2011249592A (ja) * | 2010-05-27 | 2011-12-08 | Kyocera Corp | 電子部品搭載用パッケージ |
JP2014207314A (ja) * | 2013-04-12 | 2014-10-30 | セイコーエプソン株式会社 | 回路基板、電子デバイス、電子デバイスの製造方法、電子機器、および移動体 |
Also Published As
Publication number | Publication date |
---|---|
JP3990679B2 (ja) | 2007-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10361170B2 (en) | Semiconductor package | |
US10943871B2 (en) | Semiconductor device having conductive wire with increased attachment angle and method | |
US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
KR0157284B1 (ko) | 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지 | |
US6476505B2 (en) | Semiconductor device having pads, the intervals of which are adjusted and arranged in semiconductor chip corners | |
US20060231959A1 (en) | Bonding pad for a packaged integrated circuit | |
US20050103516A1 (en) | Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device | |
US6316735B1 (en) | Semiconductor chip mounting board and a semiconductor device using same board | |
JPH09330934A (ja) | 半導体装置及びその製造方法 | |
US6498307B2 (en) | Electronic component package, printing circuit board, and method of inspecting the printed circuit board | |
JP2011142185A (ja) | 半導体装置 | |
US7642662B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2002231859A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
US6831233B2 (en) | Chip package with degassing holes | |
US7180182B2 (en) | Semiconductor component | |
JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
JP3990679B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
JP2997232B2 (ja) | フリップチップ実装用基板及びフリップチップ実装検査方法 | |
JP2692620B2 (ja) | マルチチップモジュールの実装構造 | |
JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
JPH02201945A (ja) | 表面実装型半導体装置 | |
JP2001223325A (ja) | 半導体装置 | |
KR20020074792A (ko) | 적층형 반도체 패키지 | |
JP3706379B2 (ja) | 半導体ペレット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070720 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |