JP2002231859A - 半導体装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、及び、半導体装置の製造方法

Info

Publication number
JP2002231859A
JP2002231859A JP2001359997A JP2001359997A JP2002231859A JP 2002231859 A JP2002231859 A JP 2002231859A JP 2001359997 A JP2001359997 A JP 2001359997A JP 2001359997 A JP2001359997 A JP 2001359997A JP 2002231859 A JP2002231859 A JP 2002231859A
Authority
JP
Japan
Prior art keywords
semiconductor chip
opening
resin
semiconductor device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001359997A
Other languages
English (en)
Other versions
JP4018375B2 (ja
Inventor
Kazuyuki Noshita
和幸 野下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001359997A priority Critical patent/JP4018375B2/ja
Priority to US10/007,165 priority patent/US6525412B2/en
Publication of JP2002231859A publication Critical patent/JP2002231859A/ja
Priority to US10/338,538 priority patent/US6656766B2/en
Application granted granted Critical
Publication of JP4018375B2 publication Critical patent/JP4018375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの表面が外部に露出しても、半
導体チップの角部の破損の防止が可能なＣＳＰの半導体
装置を提供する。 【解決手段】 半導体チップのパットと配線回路基板の
第１の開口部を一致させて、半導体チップの第１の表面
と配線回路基板の上面を接着する。パッドと配線回路基
板の配線を電気的に接続する。第１の開口部を第１の樹
脂で埋め、パットを封止する。第２の樹脂を配線回路基
板の上面に形成し、半導体チップの第１の表面の方形の
角部から離れた場所で、第２の樹脂の上面を半導体チッ
プの第２の表面と同程度の高さにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップサイズパッ
ケージ（ＣＳＰ：Chip Scale Package）の半導体装置
に関し、特に、半導体チップの表面が外部に露出してい
る半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置では高速度動作が求め
られ、集積度が高められている。特に、ダイナミックラ
ンダムアクセスメモリ（ＤＲＡＭ）においては、数１０
０ＭＨｚレベルの高速動作が要求されている。このた
め、半導体チップの表面が外部に露出したフリップチッ
プ型半導体装置が使用されている。また、この半導体装
置では、小型化と薄型化が要求されている。このため、
チップスケールのパッケージが可能なボールグリッドア
レイ（ＢＧＡ：Ball Grid Array）タイプの半導体装
置が製品化されている。これらの半導体装置は、より小
型化と薄型化のため、半導体チップの一部のみを保護樹
脂で覆っており、半導体チップの表面が外部に露出して
いる。
【０００３】しかし、従来の半導体装置では、半導体チ
ップの角部が破損する場合があった。この破損により、
半導体装置が電気的不良を起こす場合があった。この破
損の原因は、半導体装置のいわゆる強度が低いためと考
えられた。
【０００４】
【発明が解決しようとする課題】本発明は、上記事情に
鑑みてなされたものであり、その目的とするところは、
半導体チップの表面が外部に露出しても、半導体チップ
の角部の破損の防止が可能なＣＳＰの半導体装置を提供
することにある。
【０００５】本発明の他の目的は、半導体チップの表面
が外部に露出しても、半導体チップの角部の破損の防止
が可能なＣＳＰの半導体装置の製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めの本発明の特徴は、パッドが方形の第１の表面に設け
られる半導体チップと、この半導体チップの第１の表面
に上面が接し、パッドの下に配置された第１の開口部を
有し、下面に配置されパットと電気的に接続する配線を
有する配線回路基板と、第１の開口部に設けられパッド
を被覆する第１の樹脂と、配線回路基板の上面に設けら
れる第２の樹脂とを有し、この第２の樹脂の上面が半導
体チップの方形の角部から離れた場所で半導体チップの
第２の表面と同程度の高さである半導体装置にある。
【０００７】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態について説明する。以下の図面の記載におい
て、同一又は類似の部分には同一又は類似の符号を付し
ている。また、図面は模式的なものであり、厚みと平面
寸法との関係、各層の厚みの比率等は現実のものとは異
なることに留意すべきである。
【０００８】（構造Ａ）構造Ａを有する半導体装置で
は、図１（ａ）に示すように、パッド５２が、半導体チ
ップ５１の方形の第１の表面２４に設けられる。半導体
チップ５１の第１の表面２４に配線回路基板５４の上面
が接する。配線回路基板５４はパッド５２の下に開口部
を有している。配線５６は、配線回路基板５４の下面に
配置され、パット５２と電気的に接続する。第１の樹脂
５７は、配線回路基板５４の開口部に埋め込まれ、パッ
ド５２を被覆する。バンプ５８は配線５６の下に配置さ
れ、配線５６に電気的に接続する。配線回路基板５４
は、積層構造を有している。上層にエラストマ５５が設
けられている。エラストマ５５の下に絶縁性基材５９が
設けられている。絶縁性基材５９の下には部分的に配線
５６が設けられている。絶縁性基材５９と配線５６の下
には、絶縁性保護膜６０が設けられている。
【０００９】第２の樹脂５３は、配線回路基板５４の上
面に設けられる。第２の樹脂５３の上面が半導体チップ
５１の方形の角部から離れた場所でも半導体チップ５１
の第２の表面２５と同程度の高さである。第２の樹脂５
３の上面と、半導体チップ５１の第２の表面２５は、同
一平面上に配置されている。第２の樹脂５３が、半導体
チップ５１の第２の表面２５の外周部に接する。
【００１０】第２の樹脂５３が配置されることにより、
半導体チップ５１の角部は検査装置やトレイにほとんど
接触しない。そして、半導体チップ５１の角部の破損が
防止できる。また、第２の樹脂５３の接する基板５４の
上面は狭くできる。従って、第２の樹脂５３の量を減ら
すことができる。
【００１１】（構造Ｂ）構造Ｂを有する半導体装置は、
構造Ａを有する半導体装置に比べて、図１（ｂ）に示す
ように、第２の樹脂６３の構造のみが異なる。第２の樹
脂６３は、配線回路基板５４の上面に設けられる。第２
の樹脂６３の上面が半導体チップ５１の方形の角部から
離れた場所でも半導体チップ５１の第２の表面２５と同
程度の高さである。第２の樹脂６３の上面と、半導体チ
ップ５１の第２の表面２５は、同一平面上に配置されて
いる。第２の樹脂６３は、半導体チップ５１に接しな
い。特に、第２の表面２５の外周部に接しない。
【００１２】第２の樹脂６３によっても、半導体チップ
５１の角部は検査装置やトレイにほとんど接触しない。
そして、半導体チップ５１の角部の破損が防止できる。
【００１３】（第１の実施の形態）第１の実施の形態で
は、構造Ａを有する半導体装置について詳細に説明す
る。
【００１４】第１の実施の形態の半導体装置は、図２
（ａ）（ｂ）（ｃ）に示すように、パッド２が半導体チ
ップ１の方形の第１の表面２４に設けられている。図２
（ａ）は、第１の実施の形態の半導体装置の上面図であ
る。図２（ｂ）は、下方からの透視図である。図２
（ｃ）は、図２（ａ）（ｂ）のＩ−Ｉ方向の断面図であ
る。
【００１５】半導体チップ１の第１の表面２４に配線回
路基板４の上面が接している。パッド２の下に配線回路
基板４は第１の開口部１２を有する。配線６は配線回路
基板４の下面に配置され、パット２と電気的に接続す
る。第１の樹脂７は、第１の開口部１２に設けられ、パ
ッド２とワイヤー２１を被覆する。第２の樹脂１０は、
配線回路基板４の上面に設けられる。第２の樹脂１０の
上面が半導体チップ１の方形の角部から離れた場所で半
導体チップ１の第２の表面２５と同程度の高さである。
半導体チップ１の第１の表面２４の方形の角部の付近の
配線回路基板４に第２の開口部３が設けられる。第２の
樹脂１０は、第２の開口部３にも埋め込まれている。第
２の樹脂１０の上面と、半導体チップ１の第２の表面２
５は、同一平面上に配置されている。第２の樹脂１０
が、半導体チップ１の第２の表面２５の外周部に接す
る。第２の開口部３の上に半導体チップ１の第１の表面
２４の方形の角部が配置されている。パッド２が半導体
チップ１の第１の表面２４の方形の辺と垂直なこの方形
の中心線の付近に設けられる。第２の開口部３の開口面
の形状は、方形であるが、円又は多角形であってもかま
わない。開口部ごとに形状が異なっていても良い。バン
プ８は、配線６の下に配置され、配線６に電気的に接続
する。パット２と配線６は、ワイヤ２１を介して電気的
に接続される。配線６とワイヤー２１はボンディングパ
ッド２２で接続される。
【００１６】半導体チップ１の主表面２４は４辺を有す
る方形である。半導体チップ１には、その方形の長手方
向に垂直の中心線付近の領域の表面上にセンターパッド
２が複数個設けられている。センターパッド２が、２列
に直線的に配置されている。
【００１７】第２の樹脂１０が配置されることにより、
半導体チップ１の角部は検査装置やトレイにほとんど接
触しない。そして、半導体チップ１の角部の破損が防止
できる。ここで、半導体チップ１の角部を保護する上
で、半導体チップの第２の表面２５と、角部の第２の樹
脂１０の上面が同一平面であることが好ましい。さら
に、半導体チップ１の第２の表面２５よりも角部の第２
の樹脂１０の表面が突出することが、好ましい。しか
し、半導体装置が厚くなるので、この厚みの許容される
範囲で、第２の樹脂１０の表面を突出させればよい。あ
まり突出しすぎると半導体装置をソケットに搭載する場
合に、搭載の障害となる。突出の程度には制限があるこ
とが好ましい。
【００１８】ここで、半導体記憶装置では、半導体基板
中のメモリセルは高集積化に伴い、半導体基板の中心線
付近以外の領域に形成され、周辺回路が半導体基板の中
心線に沿って設けられているため、周辺回路からもっと
も近い領域にパッドを設けるセンターパッド方式が配線
長を短くする上で好適である。
【００１９】半導体チップ１上の各パッド２が有る第１
の表面に回路素子が形成される。半導体チップ１の回路
素子が形成される第１の表面２４の反対側の第２の表面
２５が上になる。パッド２は、配線回路基板４の裏面に
設けられたボールバンプ８に電気的に接続される。半導
体チップ１の４つの角部付近の配線回路基板４に開口部
３が設けられている。センターパッド２とボールバンプ
８とを、配線６は接続する。配線６とセンターパッド２
とを第１の樹脂７が被覆している。
【００２０】配線回路基板４中の４つの第２の開口部３
と半導体チップ１の４つの角部を半導体チップ１の第２
の表面２５まで第２の樹脂１０が被覆している。半導体
チップ１の４つの角部周囲を第２の樹脂１０が被覆して
いる。開口部３の開口面の四角形の一辺の大きさは、例
えば１．６ｍｍ程度である。また、半導体チップ１の厚
さは例えば約３８０μｍである。
【００２１】次に、第１の実施の形態の半導体装置の製
造方法を説明する。なお、第１の実施の形態の半導体装
置は、上下逆さまに配置することにより、その製造方法
が理解しやすくなる。
【００２２】（１）まず、図３（ａ）に示すように、半
導体チップ１のパット２と配線回路基板４の第１の開口
部１２を一致させる。半導体チップ１の第１あるいは第
２の表面２４、２５の方形の角部の付近に配線回路基板
４の第２の開口部３を配置する。そして、半導体チップ
１の第１の表面２４と配線回路基板４の上面を接着す
る。あらかじめ、半導体チップ１の角部が配置される配
線回路基板４の部分に開口部３を形成する。配線回路基
板４と半導体チップ１を、エラストマ(接着剤)５により
接合する。
【００２３】（２）次に、図３（ｂ）に示すように、パ
ッド２と配線回路基板４の配線６を電気的に接続する。
パッド２と配線回路基板４の配線６をワイヤー２１を介
して接続する。半導体チップ１のセンターパッド２と配
線回路基板４とをビームリード又は金属ワイヤなどのワ
イヤー２１により接続する。
【００２４】（３）図３（ｃ）に示すように、第１の開
口部１２を第１の樹脂７で埋める。そして、パット２、
ワイヤー２１とボンディングパット２２を封止する。同
時に、配線回路基板４の上面に、第２の樹脂１０を形成
する。第２の樹脂１０で第２の開口部３を埋める。配線
回路基板４の絶縁性保護膜９の側から、第１の樹脂７を
配線接合部４の開口部１２に、第２の樹脂１０を開口部
３に埋め込む。第２の樹脂１０の上面の高さを、半導体
チップ１の第１の表面２４の方形の角部から離れた場所
で、半導体チップ１の第２の表面２５の高さと同程度の
高さにする。このために、平面を有する金型２６を用い
る。金型２６の平面を、半導体チップ１の第２の表面２
５に密着させる。この密着の後に、第２の樹脂１０を、
第２の開口部３に上方である基板４の下面から注入す
る。注入された第２の樹脂１０の一部は、半導体チップ
１の側面と金型２６の平面に達する。第２の樹脂１０が
金型２６に達することによって、第２の樹脂１０の上面
を、半導体チップ１の第２の表面２５の方形の角部から
離れた場所でも半導体チップ１の第２の表面２５と同程
度の高さにできる。第１の樹脂７を埋め込むことと、第
２の樹脂１０を埋め込むことは、基板４の下面から上面
方向に埋め込む点で同じであるので、同時に埋め込むこ
とができる。
【００２５】（４）図３（ｄ）に示すように、配線６の
上にボールバンプ８を接着する。そして、ボールバンプ
８を電気的に接続する。外部接続端子であるボール８を
配線回路基板４の配線６の上に形成する。なお、この
（４）の工程は、（１）、（２）と（３）の工程に前後
して行うことができる。
【００２６】（３）の工程の樹脂封止によって、半導体
チップ１の角部では、非導電性樹脂１０が十分に半導体
チップ１の側面を覆う。このことにより、樹脂１０によ
り半導体チップ１が保護され、破損することはない。な
お、第２の樹脂の封止方法は、（３）の工程とは異な
り、半導体チップ１の第２の表面の側からの方向、特に
半導体チップ１の側面に向かう方向から樹脂を封止する
こともできる。
【００２７】半導体チップ１が外部に露出する半導体装
置において、配線回路基板４の半導体チップ１に覆われ
ない部分に、半導体チップ１に全面を覆われない開口部
３を設ける。このことにより、外部配線への接続部（ボ
ールバンプ）８に側から保護樹脂１０を形成することが
できる。
【００２８】開口部３を半導体チップ１の側面に接する
ように設ける。ことにより、半導体チップ１の側面に保
護樹脂１０が形成される。この保護樹脂１０は、半導体
チップ１の破損を防ぎ、半導体装置の強度・信頼性を向
上することができる。また、半導体チップ１の側面より
離れた配線回路基板４の部分に開口部３を設けた場合で
も、半導体チップ１が外部と接触しにくくなり半導体チ
ップ１の角部の破損を防ぐことができる。
【００２９】半導体チップ１の第１の表面２４の側から
保護樹脂１０を形成する事が出来る。このことにより、
樹脂１０の形成を、配線接続部２、２１、２２の樹脂７
による封止と同一工程で行える。配線６とパット２の接
続のために開口部１２が形成されている配線回路基板４
においては、従来と同一の工程で開口部３を配線回路基
板４に形成することができる。
【００３０】動作速度の高速化の要求から、メモリ装置
においては、パッド２を半導体チップ１の中央にまとめ
て配置する。実装基板４と半導体チップ１との電気的に
接続する部分が半導体チップ１の中央のみとなる。この
ような半導体チップ１のパッド２の保護と、半導体チッ
プ１の角部の保護とを、同一面側から樹脂７、１０を封
入することで、工程数を増やすことなく達成できる。
【００３１】なお、図２ではボール８が半導体チップ１
の真下方向に全て収まっているファンイン型の例を示し
た。しかし、ボール８が半導体チップ１の真下方向の外
側にも設けられているファンアウト型の半導体装置にも
第１の実施の形態は適用できる。その場合、配線回路基
板４に設けられる開口部３はボール８が設けられていな
い位置に設けられる。あるいは、ボール８は開口部３が
設けられていない位置に設けられる。
【００３２】（第１の実施の形態の変形例）第１の実施
の形態の変形例では、構造Ａを有する半導体装置につい
て説明する。第１の実施の形態の変形例の半導体装置で
は、図４（ａ）（ｂ）（ｃ）に示すように、半導体チッ
プ１の主表面２４は４辺を有する方形である。半導体チ
ップ１には、その方形の長手方向に垂直の中心線付近の
領域の表面上にセンターパッド２が複数個設けられてい
る。第１の実施の形態の変形例の半導体装置は、第１の
実施の形態の半導体装置とは異なり、センターパッド２
が、１列に直線的に配置されている。センターパッド方
式は、周辺回路からもっとも近い領域にパッドを設ける
ことができる。センターパッド方式が配線長を短くする
上で好適である。
【００３３】（第２の実施の形態）第２の実施の形態で
は、構造Ａを有する半導体装置について詳細に説明す
る。
【００３４】第２の実施の形態の半導体装置は、図５
（ａ）（ｂ）に示すように、第１の実施の形態の半導体
装置とは異なり、第２の開口部３の開口面が円である。
さらに、第２の樹脂１０の半導体チップ１の側面に接し
ない配線回路基板４の上の側面が、半導体チップ１の第
２の表面２５に対して垂直である点が異なっている。図
５（ａ）は、第２の実施の形態の半導体装置の上面図で
ある。図５（ｂ）は、図５（ａ）のＩ−Ｉ方向の断面図
である。
【００３５】第２の樹脂１０が配置されることにより、
半導体チップ１の角部は検査装置やトレイにほとんど接
触しない。そして、半導体チップ１の角部の破損が防止
できる。また、第２の樹脂１０の接する基板４の上面は
狭くできる。従って、基板４の面積と半導体装置の面積
を小さくできる。また、開口部３の開口面の形状を円形
にすることで、第２の樹脂１０の埋め込みの際に気泡が
発生しにくい。
【００３６】次に、第２の実施の形態の半導体装置の製
造方法を説明する。第２の実施の形態の半導体装置の製
造方法は、次の２点を変更することにより、第１の実施
の形態の製造方法と同様に行うことができる。まず、１
点目として、（１）の工程で、開口部３の開口面の形状
を円形に変更する。２点目として、（３）の工程で、図
６（ａ）（ｂ）に示すように、金型２６の形状を変更
し、配置する。ここで、図６（ａ）は、金型２６を配置
した第２の実施の形態の半導体装置の上方からの透視図
である。図６（ｂ）は、図６（ａ）のＩ−Ｉ方向の断面
図である。金型２６に新たに側面２８を設ける。側面２
８は、半導体チップ１の第２の表面２５に対して垂直に
配置可能である。このために、側面２８は、半導体チッ
プ１の第２の表面２５に接する金型２６の平面に対して
垂直に配置する。側面２８の一端は基板４に接すること
が可能である。このために、側面２８の高さは、半導体
チップ１の厚さと同じ大きさにする。
【００３７】側面２８を設けることにより、第２の樹脂
１０の厚さを任意の厚さに設定することができる。この
ことにより、第２の樹脂１０の厚さを、半導体チップ１
の角部の破損が防止可能な最小膜厚に設定できる。そし
て、第２の樹脂１０の接する基板４の上面は狭くでき
る。さらには、基板４の面積と半導体装置の面積を小さ
くできる。
【００３８】（第３の実施の形態）第３の実施の形態で
は、構造Ａを有する半導体装置について詳細に説明す
る。
【００３９】第３の実施の形態の半導体装置は、図７
（ａ）（ｂ）に示すように、第１の実施の形態の半導体
装置とは異なり、半導体チップ１の角部の第２の表面２
５の上に第２の樹脂１０が設けられる。図７（ａ）は、
第３の実施の形態の半導体装置の上面図である。図７
（ｂ）は、図７（ａ）のＩ−Ｉ方向の断面図である。
【００４０】第２の樹脂１０が半導体チップ１の第２の
表面２５の上にも配置されることにより、半導体チップ
１の角部は第２の樹脂１０により完全に覆われ、検査装
置やトレイに接触することはない。そして、半導体チッ
プ１の角部の破損が防止できる。
【００４１】次に、第３の実施の形態の半導体装置の製
造方法を説明する。第３の実施の形態の半導体装置の製
造方法は、（３）の工程で、図８（ａ）（ｂ）に示すよ
うに、金型２６の形状を変更し配置することにより、第
１の実施の形態の製造方法と同様に行うことができる。
ここで、図８（ａ）は、金型２６を配置した第３の実施
の形態の半導体装置の上方からの透視図である。図８
（ｂ）は、図８（ａ）のＩ−Ｉ方向の断面図である。金
型２６に新たに側面２８を設ける。側面２８の一端は、
半導体チップ１の第２の表面２５の上で、第２の表面２
５の角部の近くに配置することが可能である。すなわ
ち、金型２６は、半導体チップ１の第２の表面２５に、
第２の表面２５の角部の近くでは接することなく、第２
の表面２５の角部から離れると接することが可能であ
る。
【００４２】側面２８の高さを変えることにより、半導
体チップ１の第２の表面２５の上の第２の樹脂１０の厚
さを任意の厚さに設定することができる。このことによ
り、半導体チップ１の第２の表面２５の上の第２の樹脂
１０の厚さを、半導体装置をソケットに搭載する場合に
搭載の障害とならない最大膜厚に設定できる。そして、
半導体チップ１の角部の破損をより確実に防止できる。
【００４３】（第４の実施の形態）第４の実施の形態で
は、構造Ａを有する半導体装置について詳細に説明す
る。
【００４４】第４の実施の形態の半導体装置は、図９
（ａ）（ｂ）（ｃ）に示すように、第１の実施の形態の
半導体装置とは異なり、第１の開口部２９の長さが、半
導体チップ１の長さより長い。このことにより、第１の
開口部２９の上に半導体チップ１の第１の表面２４の方
形の辺を配置することが可能である。第１の樹脂７は、
第１の開口部２９に設けられる。そして、第１の樹脂７
は、半導体チップ１の側面に配置される。
【００４５】また、第３の開口部１３が、半導体チップ
１の第１及び第２の表面２４、２５の方形の辺の付近の
配線回路基板４の上に設けられる点が異なっている。第
３の樹脂３０は、第３の開口部１３に設けられる。そし
て、第３の樹脂３０は、半導体チップ１の側面に配置さ
れる。図９（ａ）は、第４の実施の形態の半導体装置の
上面図である。図９（ｂ）は、下方からの透視図であ
る。図９（ｃ）は、図９（ａ）（ｂ）のＩ−Ｉ方向の断
面図である。
【００４６】半導体チップ１の角部以外の側面部にも、
側面部に対応した第３の開口部１３を配線回路基板４中
に設けることにより、封止樹脂３０を施す。この樹脂３
０は、第１の実施の形態の第１と第２の樹脂７、１０の
埋め込みと同様の工程により開口部１３に埋め込まれ
る。なお、センターパッド２付近の配線６、第１の樹脂
７の構成は第１の実施の形態と同様である。第１乃至第
３の各開口部２９、３、１３に設けられる第１乃至第３
の樹脂７、１０、３０の上面が、半導体チップ１の第２
の表面２５の方形の角部から離れた場所で、半導体チッ
プ１の第２の表面２５と同程度の高さである。すなわ
ち、半導体チップ１の厚さに相当する厚さを有する第１
乃至第３の樹脂７、１０、３０が第１乃至第３の開口部
２９、３、１３に設けられている。
【００４７】第２の実施の形態においては、第１の実施
の形態の効果に加えて、半導体チップ１の側面部からの
応力に基づいた破損も保護できる。さらに、配線回路基
板４と半導体チップ１のハガレ強度もより強くすること
ができる。また、半導体チップ１の第２の表面２５に荷
重を掛けても、側面部と角部に複数個設けられた樹脂
７、１０、３０により、荷重により生じる応力が分散さ
れる。このことにより、半導体チップ１の破壊を防止す
ることができる。
【００４８】次に、第４の実施の形態の半導体装置の製
造方法を説明する。第４の実施の形態の半導体装置の製
造方法は、（１）の工程で、配線回路基板４に、開口部
１３と２９を配置することにより、第１の実施の形態の
製造方法と同様に行うことができる。（３）の工程で
も、第１の実施の形態と同じ金型２６を使用することが
できる。
【００４９】（第５の実施の形態）第５の実施の形態で
は、構造Ｂを有する半導体装置について詳細に説明す
る。
【００５０】第５の実施の形態の半導体装置は、図１０
（ａ）（ｂ）（ｃ）に示すように、第１の実施の形態の
半導体装置とは異なり、第２の樹脂１７が、半導体チッ
プ１に接しない。特に、第２の樹脂１７が、第２の表面
２５の外周部に接しない。このことは、第２の開口部１
５の上に半導体チップ１の第１の表面２４の方形の角部
が配置されていないことに起因している。このことによ
っても、半導体チップ１の角部の破損を防止することが
可能である。また、第２の開口部１５が、２つの開口部
を有する点で異なっている。このことにより、配線回路
基板１の強度の低下を少なくすることができる。図１０
（ａ）は、第５の実施の形態の半導体装置の上面図であ
る。図１０（ｂ）は、下方からの透視図である。図１０
（ｃ）は、図１０（ａ）（ｂ）のＩ−Ｉ方向の断面図で
ある。
【００５１】第２の開口部１５に設けられる第２の樹脂
１７の上面は、半導体チップ１の第２の表面２５の方形
の角部から離れた場所で、半導体チップ１の第２の表面
２５と同程度の高さである。すなわち、半導体チップ１
の厚さに相当する厚さを有する第２の樹脂１７が第２の
開口部１５に設けられている。
【００５２】第２の開口部１５は半導体チップ１の角部
にひとつずつ設けるのではなく、各角部に複数の開口部
を設ける。各角部ごとに設けられた第２の開口部１５の
面積の和は、第１の実施の形態において設けられた各角
部の開口部の面積に近い。
【００５３】半導体チップ１から離間した位置の配線回
路基板１４に第２の開口部１５が設けられる。この第２
の開口部１５中に第２の樹脂１７が封止されている。半
導体チップ１の角部は第２の樹脂１７に接していない。
第２の樹脂１７の高さは、半導体チップ１の第２の表面
２５の高さと同じ高さである。第２の樹脂１７は、配線
回路基板１４の半導体チップ１が搭載される面と反対側
の面から第１の樹脂７と同時に注入される。このため、
配線回路基板１４の半導体チップ１が搭載される面の上
には、第２の樹脂１７が、底面が第２の開口部１５より
も大きい突起となっている。なお、センターパッド２付
近の配線６、第１の樹脂７の構成は第１の実施の形態と
同様である。
【００５４】配線回路基板１４の中央部付近には、半導
体チップ１が搭載されている。配線回路基板１４の周囲
には、半導体チップ１から離間して４つの突起１７が設
けられている。第２の樹脂１７は半導体チップ１の厚み
と同等もしくはそれに近い高さの突起１７を有する。こ
の突起１７により、半導体チップ１が外部と接触しにく
くなり、半導体チップ１の破損を防ぐことができる。
【００５５】次に、第５の実施の形態の半導体装置の製
造方法を説明する。第５の実施の形態の半導体装置の製
造方法は、（１）の工程で、配線回路基板１４に、開口
部１５を配置することにより、第１の実施の形態の製造
方法と同様に行うことができる。（３）の工程でも、第
１の実施の形態と同じ金型２６を使用することができ
る。
【００５６】（第６の実施の形態）第６の実施の形態で
は、構造Ａと構造Ｂの中間の構造を有する半導体装置に
ついて詳細に説明する。
【００５７】第６の実施の形態の半導体装置は、図１１
（ａ）（ｂ）に示すように、第１の実施の形態の半導体
装置とは異なり、第２の樹脂１７が、半導体チップ１に
接するが、第２の表面２５の外周部には接しない。この
ことは、第２の開口部１５の上に半導体チップ１の第１
の表面２４の方形の角部が配置されていないことに起因
している。このことによっても、半導体チップ１の角部
の破損を防止することが可能である。図１１（ａ）は、
第６の実施の形態の半導体装置の上面図である。図１１
（ｂ）は、図１１（ａ）のＩ−Ｉ方向の断面図である。
【００５８】第２の樹脂１７の上部は、半導体チップ１
の第２の表面２５の方形の角部から離れた場所で、半導
体チップ１の第２の表面２５と同程度の高さである。す
なわち、半導体チップ１の厚さに相当する厚さを第２の
樹脂１７が有する。この第２の樹脂１７により、半導体
チップ１が外部と接触しにくくなり、半導体チップ１の
破損を防ぐことができる。
【００５９】次に、第６の実施の形態の半導体装置の製
造方法を説明する。第６の実施の形態の半導体装置の製
造方法は、次の２点を変更することにより、第１の実施
の形態の製造方法と同様に行うことができる。まず、１
点目として、（１）の工程で、配線回路基板１４に、開
口部１５を配置する。２点目として、（３）の工程で、
図１２（ａ）（ｂ）に示すように、金型２６の形状を変
更し、配置する。ここで、図１２（ａ）は、金型２６を
配置した第６の実施の形態の半導体装置の上方からの透
視図である。図１２（ｂ）は、図１２（ａ）の金型２６
を配置した第６の実施の形態の半導体装置の断面図であ
る。金型２６に新たに側面２８を設ける。側面２８は、
半導体チップ１の第２の表面２５に対して垂直に配置可
能である。このために、側面２８は、半導体チップ１の
第２の表面２５に接する金型２６の平面に対して垂直に
配置する。側面２８の一端は第２の開口部１５の下に配
置することが可能である。このことにより、側面２８に
第２の樹脂１７を配置することができる。側面２８の一
端は基板４に接することが可能である。このために、側
面２８の高さは、半導体チップ１の厚さと同じ大きさに
する。
【００６０】（第７の実施の形態）第７の実施の形態で
は、構造Ａを有する半導体装置について詳細に説明す
る。
【００６１】第７の実施の形態の半導体装置は、図１３
（ａ）（ｂ）と図１４（ａ）（ｂ）（ｃ）に示すよう
に、第１の実施の形態の半導体装置とは異なり、半導体
チップ１００のパッド１０１が、半導体チップ１００の
第１の表面２４の方形の辺の付近に設けられている。そ
して、第１の開口部１０３が、第１の開口部１２と第２
の開口部３を兼ねている。また、第３の開口部１０４
が、半導体チップ１００の第１の表面２４の方形の辺の
付近の配線回路基板１０２に設けられている点が異なっ
ている。第１の樹脂１０７が、第１の開口部１０３と第
３の開口部１０４に設けられる。第１の樹脂１０７が半
導体チップ１００の側面に配置される。第３の開口部１
０４の開口面の形状は、円、方形、又は多角形であって
もよい。第３の開口部１０４は複数の開口部を有してい
てもよい。
【００６２】ここで、図１３（ａ）は、第７の実施の形
態の半導体装置の上面図である。図１３（ｂ）は、下方
からの透視図である。図１４（ａ）は、図１３（ａ）
（ｂ）のＩ−Ｉ方向の断面図である。図１４（ｂ）は、
図１３（ａ）（ｂ）のＩＩ−ＩＩ方向の断面図である。
図１４（ｃ）は、図１３（ａ）（ｂ）のＩＩＩ−ＩＩＩ
方向の断面図である。
【００６３】第１の樹脂１０７が配置されることによ
り、半導体チップ１の角部は検査装置やトレイにほとん
ど接触しない。そして、半導体チップ１の角部の破損が
防止できる。
【００６４】複数のパッド１０１が半導体チップ１００
の第１の表面２４の上の周辺に設けられている。半導体
チップ１００は、配線回路基板１０２に搭載されてい
る。半導体チップ１００の４辺に対応して配線回路基板
１０２中に開口部１０３と１０４が設けられている。半
導体チップ１００と配線回路基板１０２上の接続ボール
１０８との間の配線１０８を樹脂１０７で被覆して保護
している。
【００６５】配線回路基板１０２は、エラストマ１０９
と絶縁性基材１０５の積層構造を有している。配線回路
基板１０２は、半導体チップ１００の対向する一対の辺
のそれぞれの下方に配置可能な第１の開口部１０３を有
している。そして、この第１の開口部１０３の上方に
は、電極パッド１０１が配置可能である。配線回路基板
１０２は、半導体チップ１００の対向する他の一対の辺
のそれぞれの付近に配置可能な第３の開口部１０４を有
している。
【００６６】配線回路基板１０２の下側から開口部１０
３と封止用開口部１０４を介して、封止樹脂１０７を塗
布する。このように、半導体チップ１００の４つの側面
特に角部を封止樹脂1０７にて覆っている。
【００６７】半導体チップ１００上のパッド１０１に配
線１０８が接続されている。この配線１０８は半導体基
板１００と配線回路基板１０２を電気的に接続する。配
線１０８は、エラストマ１０９の下に設けられ、ハンダ
バンプ１１０に電気的に接続される。半導体チップ１０
０の第２の表面２５が上になるように、半導体チップ１
００は配線回路基板１０２の上に配置されている。半導
体チップ１００の第１の表面２４に回路素子が形成され
ている。
【００６８】次に、第７の実施の形態の半導体装置の製
造方法を説明する。第７の実施の形態の半導体装置の製
造方法は、（１）の工程で、配線回路基板１０２に、開
口部１０３と１０４を配置することにより、第１の実施
の形態の製造方法と同様に行うことができる。（３）の
工程でも、図１５（ａ）（ｂ）に示すように、第１の実
施の形態と同じ金型２６を使用することができる。ここ
で、図１５（ａ）は、金型２６を配置した第７の実施の
形態の半導体装置の上方からの透視図である。図１５
（ｂ）は、図１５（ａ）の金型２６を配置した第７の実
施の形態の半導体装置の断面図である。
【００６９】
【発明の効果】以上説明したように、本発明によれば、
半導体チップの表面が外部に露出しても、半導体チップ
の角部の破損の防止が可能なＣＳＰの半導体装置を提供
できる。
【００７０】また、本発明によれば、半導体チップの表
面が外部に露出しても、半導体チップの角部の破損の防
止が可能なＣＳＰの半導体装置の製造方法を提供でき
る。
【図面の簡単な説明】
【図１】半導体基板の角部の破損を防止可能な半導体装
置の断面図である。
【図２】第１の実施形態に係る半導体装置の上面図、下
面図と断面図である。
【図３】第１の実施形態に係る半導体装置の製造途中の
断面図である。
【図４】第１の実施形態の変形例に係る半導体装置の上
面図、下面図と断面図である。
【図５】第２の実施形態に係る半導体装置の上面図と断
面図である。
【図６】第２の実施形態に係る半導体装置の製造途中の
下方からの透視図と断面図である。
【図７】第３の実施形態に係る半導体装置の上面図と断
面図である。
【図８】第３の実施形態に係る半導体装置の製造途中の
下方からの透視図と断面図である。
【図９】第４の実施形態に係る半導体装置の上面図、下
面図と断面図である。
【図１０】第５の実施形態に係る半導体装置の上面図、
下面図と断面図である。
【図１１】第６の実施形態に係る半導体装置の上面図と
断面図である。
【図１２】第６の実施形態に係る半導体装置の製造途中
の下方からの透視図と断面図である。
【図１３】第７の実施形態に係る半導体装置の上面図と
下面図である。
【図１４】第７の実施形態に係る半導体装置の断面図で
ある。
【図１５】第７の実施形態に係る半導体装置の製造途中
の下方からの透視図と断面図である。
【符号の説明】
１、４１、５１、１００ 半導体チップ ２、４２、５２ センターパッド ３、１２、１３、１５、２９、３１、１０３、１０４
開口部 ４、１１、１４、４４、５４、１０２ 配線回路基板 ５、４５、５５、１０９ エラストマ ６、４６、５６、１０８ 配線 ７、４７、５７、１０７ 第１の樹脂 ８、４８、５８、１１０ ボール ９、５０、６０ 絶縁性保護膜 １０、３０、４３ 第２の樹脂 １７ 突起（第２の樹脂） ２１ ワイヤー ２２ ボンディングパッド ２３、４９、５９、１０５ 絶縁性基材 ２４ 半導体チップの第１の表面 ２５ 半導体チップの第２の表面 ２６ 金型 ２７ 空気抜き穴 ２８ 金型の側面 １０１ 周辺パット

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 パッドが方形の第１の表面に設けられる
    半導体チップと、 前記半導体チップの前記第１の表面に上面が接し、前記
    パッドの下に配置された第１の開口部を有し、下面に配
    置され前記パットと電気的に接続する配線を有する配線
    回路基板と、 前記第１の開口部に設けられ前記パッドを被覆する第１
    の樹脂と、 前記配線回路基板の前記上面に設けられ、上面が前記半
    導体チップの前記方形の角部から離れた場所で前記半導
    体チップの第２の表面と同程度の高さである第２の樹脂
    とを有することを特徴とする半導体装置。
  2. 【請求項２】 前記半導体チップの前記方形の角部の付
    近の前記配線回路基板に第２の開口部が設けられ、 前記第２の樹脂が、前記第２の開口部に設けられること
    を特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記第２の樹脂の前記上面と、前記半導
    体チップの前記第２の表面は、同一平面上に配置されて
    いることを特徴とする請求項１又は請求項２に記載の半
    導体装置。
  4. 【請求項４】 前記第２の樹脂が、前記半導体チップの
    前記第２の表面の外周部に接することを特徴とする請求
    項１乃至３のいずれか１つに記載の半導体装置。
  5. 【請求項５】 前記第２の開口部の上に前記半導体チッ
    プの前記方形の前記角部が配置されていることを特徴と
    する請求項２乃至４のいずれか１つに記載の半導体装
    置。
  6. 【請求項６】 前記第１の開口部の上に前記半導体チッ
    プの前記方形の辺が配置されていることを特徴とする請
    求項１乃至５のいずれか１つに記載の半導体装置。
  7. 【請求項７】 前記パッドが前記方形の辺と平行な中心
    線の付近に設けられることを特徴とする請求項１乃至６
    のいずれか１つに記載の半導体装置。
  8. 【請求項８】 前記パッドが前記方形の辺の付近に設け
    られ、前記第１の開口部が前記第２の開口部を兼ねるこ
    とを特徴とする請求項２乃至７のいずれか１つに記載の
    半導体装置。
  9. 【請求項９】 第３の開口部が前記方形の辺の付近の前
    記配線回路基板に設けられ、第３の樹脂が前記第３の開
    口部に設けられ、前記第３の樹脂が前記半導体チップの
    側面に配置されることを特徴とする請求項１乃至８のい
    ずれか１つに記載の半導体装置。
  10. 【請求項１０】 前記第３の開口部の開口面の形状は、
    円、方形、又は多角形であることを特徴とする請求項９
    に記載の半導体装置。
  11. 【請求項１１】 前記第３の開口部は複数の開口部を有
    することを特徴とする請求項９または請求項１０に記載
    の半導体装置。
  12. 【請求項１２】 前記第２の開口部の開口面の形状は、
    円、方形、又は多角形であることを特徴とする請求項２
    乃至９のいずれか１つに記載の半導体装置。
  13. 【請求項１３】 前記第２の開口部は複数の開口部を有
    することを特徴とする請求項２乃至１２のいずれか１つ
    に記載の半導体装置。
  14. 【請求項１４】 前記配線の下に配置され、前記配線に
    電気的に接続するバンプを有することを特徴とする請求
    項１乃至１３のいずれか１つに記載の半導体装置。
  15. 【請求項１５】 前記パットと前記配線が、ワイヤを介
    して電気的に接続されることを特徴とする請求項１乃至
    １４のいずれか１つに記載の半導体装置。
  16. 【請求項１６】 半導体チップのパットと配線回路基板
    の第１の開口部を一致させて前記半導体チップの第１の
    表面と前記配線回路基板の上面を接着することと、 前記パッドと前記配線回路基板の配線を電気的に接続す
    ることと、 前記第１の開口部を第１の樹脂で埋め、前記パットを封
    止することと、 前記配線回路基板の前記上面に、上面が前記半導体チッ
    プの前記第１の表面の方形の角部から離れた場所で前記
    半導体チップの第２の表面と同程度の高さである第２の
    樹脂を形成することとを有することを特徴とする半導体
    装置の製造方法。
  17. 【請求項１７】 前記パットを前記封止することと、前
    記第２の樹脂を前記形成することを同時に行うことを特
    徴とする請求項１６に記載の半導体装置の製造方法。
  18. 【請求項１８】 前記接着することにおいて、前記半導
    体チップの前記方形の前記角部の付近に前記配線回路基
    板の第２の開口部を配置し、 前記第２の樹脂を前記形成することにおいて、前記第２
    の樹脂で前記第２の開口部を埋めることを特徴とする請
    求項１６又は請求項１７に記載の半導体装置の製造方
    法。
  19. 【請求項１９】 前記接続することは、前記パッドと前
    記配線回路基板の前記配線をワイヤを介して接続するこ
    とであることを特徴とする請求項１６乃至１８のいずれ
    か１つに記載の半導体装置の製造方法。
  20. 【請求項２０】 前記配線の下に、前記配線に電気的に
    接続するバンプを形成することをさらに有することを特
    徴とする請求項１６乃至１９のいずれか１つに記載の半
    導体装置の製造方法。
JP2001359997A 2000-11-30 2001-11-26 半導体装置 Expired - Fee Related JP4018375B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001359997A JP4018375B2 (ja) 2000-11-30 2001-11-26 半導体装置
US10/007,165 US6525412B2 (en) 2000-11-30 2001-11-30 Semiconductor device having chip scale package
US10/338,538 US6656766B2 (en) 2000-11-30 2003-01-07 Semiconductor device having chip scale package

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000364613 2000-11-30
JP2000-364613 2000-11-30
JP2001359997A JP4018375B2 (ja) 2000-11-30 2001-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2002231859A true JP2002231859A (ja) 2002-08-16
JP4018375B2 JP4018375B2 (ja) 2007-12-05

Family

ID=26604929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359997A Expired - Fee Related JP4018375B2 (ja) 2000-11-30 2001-11-26 半導体装置

Country Status (2)

Country Link
US (2) US6525412B2 (ja)
JP (1) JP4018375B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200210A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体パッケージ及びそれに用いる基板
JP2010114388A (ja) * 2008-11-10 2010-05-20 Powertech Technology Inc ウインドウ型半導体パッケージ
JP2011155203A (ja) * 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583413B1 (en) * 1999-09-01 2003-06-24 Hitachi, Ltd. Method of inspecting a circuit pattern and inspecting instrument
AU2001243285A1 (en) * 2000-03-02 2001-09-12 Donnelly Corporation Video mirror systems incorporating an accessory module
SG103832A1 (en) * 2001-05-08 2004-05-26 Micron Technology Inc Interposer, packages including the interposer, and methods
BR0102842A (pt) * 2001-05-22 2003-03-05 Brasil Compressores Sa Lâmina e arranjo de lâminas para motor linear
DE10127009A1 (de) * 2001-06-05 2002-12-12 Infineon Technologies Ag Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
EP1423876B1 (en) * 2001-09-07 2013-07-10 Ricoh Company, Ltd. Semiconductor device and voltage regulator
SG127684A1 (en) * 2002-08-19 2006-12-29 Micron Technology Inc Packaged microelectronic component assemblies
US20040036171A1 (en) * 2002-08-22 2004-02-26 Farnworth Warren M. Method and apparatus for enabling a stitch wire bond in the absence of discrete bump formation, semiconductor device assemblies and electronic systems including same
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
US20060261498A1 (en) * 2005-05-17 2006-11-23 Micron Technology, Inc. Methods and apparatuses for encapsulating microelectronic devices
US7833456B2 (en) * 2007-02-23 2010-11-16 Micron Technology, Inc. Systems and methods for compressing an encapsulant adjacent a semiconductor workpiece
KR101539402B1 (ko) * 2008-10-23 2015-07-27 삼성전자주식회사 반도체 패키지
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge
US20120199960A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Wire bonding for interconnection between interposer and flip chip die
DE102013207677A1 (de) * 2013-04-26 2014-10-30 Continental Automotive Gmbh Abgasturbolader mit verschleißfreier Verbindung von Komponenten seines Wastegatesystems
JP2021148653A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体装置、検査用部品、および検査装置
KR20230023834A (ko) * 2020-12-09 2023-02-20 주식회사 솔루엠 에어포켓 방지 기판, 에어포켓 방지 기판 모듈, 이를 포함하는 전기기기 및 이를 포함하는 전기기기의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP2843315B1 (ja) 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
KR100248792B1 (ko) 1996-12-18 2000-03-15 김영환 단일층 세라믹 기판을 이용한 칩사이즈 패키지 반도체
JPH11186449A (ja) 1997-12-25 1999-07-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6285203B1 (en) * 1999-06-14 2001-09-04 Micron Technology, Inc. Test system having alignment member for aligning semiconductor components
KR100298828B1 (ko) * 1999-07-12 2001-11-01 윤종용 재배선 필름과 솔더 접합을 이용한 웨이퍼 레벨 칩 스케일 패키지 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200210A (ja) * 2008-02-21 2009-09-03 Powertech Technology Inc 半導体パッケージ及びそれに用いる基板
JP2010114388A (ja) * 2008-11-10 2010-05-20 Powertech Technology Inc ウインドウ型半導体パッケージ
JP2011155203A (ja) * 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US20020063264A1 (en) 2002-05-30
US6525412B2 (en) 2003-02-25
JP4018375B2 (ja) 2007-12-05
US20030094681A1 (en) 2003-05-22
US6656766B2 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
US10431556B2 (en) Semiconductor device including semiconductor chips mounted over both surfaces of substrate
JP4018375B2 (ja) 半導体装置
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
US7339278B2 (en) Cavity chip package
US10361177B2 (en) Semiconductor package having a molding layer including a molding cavity and method of fabricating the same
US6798071B2 (en) Semiconductor integrated circuit device
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
US6072700A (en) Ball grid array package
US20220013487A1 (en) Semiconductor package
US11854989B2 (en) Semiconductor package substrate and semiconductor package including the same
KR100660882B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
CN111725146A (zh) 电子封装件及其制法
KR20080076092A (ko) 적층 반도체 패키지 및 이의 제조 방법
JP2004343123A (ja) 半導体装置
KR100416188B1 (ko) 반도체 장치 및 그 제조 방법
KR20110044077A (ko) 반도체 패키지 구조물
TWI841184B (zh) 半導體封裝及其製造方法
TWI787054B (zh) 半導體封裝
US20230046098A1 (en) Semiconductor package including stiffener
US20230187303A1 (en) Semiconductor package
KR100325450B1 (ko) 볼그리드어레이패키지
KR20080074654A (ko) 적층 반도체 패키지
KR101836621B1 (ko) 수분 배출 경로를 갖는 반도체 장치 및 이의 제조 방법
KR20220015219A (ko) 댐 패턴을 포함한 반도체 패키지 및 반도체 패키지 제조 방법
CN113675162A (zh) 一种系统级封装器件及方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070920

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees