CN112380807B - 重布线层过孔阵列的放置方法及装置 - Google Patents

重布线层过孔阵列的放置方法及装置 Download PDF

Info

Publication number
CN112380807B
CN112380807B CN202011235943.4A CN202011235943A CN112380807B CN 112380807 B CN112380807 B CN 112380807B CN 202011235943 A CN202011235943 A CN 202011235943A CN 112380807 B CN112380807 B CN 112380807B
Authority
CN
China
Prior art keywords
array
via array
cross
area
coordinates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011235943.4A
Other languages
English (en)
Other versions
CN112380807A (zh
Inventor
孟凡晓
杜树安
杨晓君
韩亚男
于琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202011235943.4A priority Critical patent/CN112380807B/zh
Publication of CN112380807A publication Critical patent/CN112380807A/zh
Application granted granted Critical
Publication of CN112380807B publication Critical patent/CN112380807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种重布线层过孔阵列的放置方法及装置，包括：在用户框选区域内提取所有金属布线的网络标号；根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，依次对每个需要增加过孔阵列的交叉区域执行以下操作：获取交叉区域的中心点坐标；从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；赋予过孔阵列与交叉区域相同的网络标号。本发明能够自动放置重布线层的过孔阵列。

Description

重布线层过孔阵列的放置方法及装置
技术领域
本发明涉及芯片设计技术领域，尤其涉及一种重布线层过孔阵列的放置方法及装置。
背景技术
重布线层(Redistribution Layer，RDL)是将原来设计的芯片线路接点位置(I/Opad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，使芯片能适用于不同的封装形式。简而言之就是在晶圆表面沉积金属层和介质层并形成相应的金属布线图形，来对芯片的I/O端口进行重新布局，将其布置到新的、节距占位更为宽松的区域。
而在设计RDL时，需要在相邻两层电气特性相同的纵横交错的金属布线重叠位置增加过孔阵列，以保证上下层之间的连接。目前可以手动通过allegro软件设计RDL文件，但操作繁琐，也容易出错。
发明内容
为解决上述问题，本发明提供了一种重布线层过孔阵列的放置方法及装置，能够自动放置过孔阵列。
第一方面，本发明提供一种重布线层过孔阵列的放置方法，包括：
在用户框选区域内提取所有金属布线的网络标号；
根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；
依次对每个需要增加过孔阵列的交叉区域执行以下操作：
获取交叉区域的中心点坐标；
从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；
赋予过孔阵列与交叉区域相同的网络标号。
可选地，若所述交叉区域为矩形区域，所述获取交叉区域的中心点坐标包括：获取交叉区域的四个顶点的坐标，根据四个顶点的坐标计算出交叉区域的中心点坐标。
可选地，若所述交叉区域为不规则区域，所述获取交叉区域的中心点坐标包括：使用中心坐标提取算法计算出交叉区域的中心点坐标。
可选地，所述过孔阵列库中存储有规格不等的多个过孔阵列。
可选地，从过孔阵列库中选择的过孔阵列大小不超出所述交叉区域的边界。
第二方面，本发明提供一种重布线层过孔阵列的放置装置，包括：
提取模块，用于在用户框选区域内提取所有金属布线的网络标号；
识别模块，用于根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；
操作模块，用于依次对每个需要增加过孔阵列的交叉区域执行以下操作：
获取交叉区域的中心点坐标；
从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；
赋予过孔阵列与交叉区域相同的网络标号。
可选地，若所述交叉区域为矩形区域，所述操作模块获取交叉区域的中心点坐标的方式为：获取交叉区域的四个顶点的坐标，根据四个顶点的坐标计算出交叉区域的中心点坐标。
可选地，若所述交叉区域为不规则区域，所述操作模块获取交叉区域的中心点坐标的方式为：使用中心坐标提取算法计算出交叉区域的中心点坐标。
第三方面，本发明提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如第一方面所提供的重布线层过孔阵列的放置方法的步骤。
第四方面，本发明提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第一方面所提供的重布线层过孔阵列的放置方法的步骤。
本发明提供的重布线层过孔阵列的放置方法及装置，能代替手动放置过孔阵列的操作方式，实现自动放置过孔阵列，进而不用对过孔阵列的位置进行调整，如此大大减少了放置过孔阵列的时间，提升了工作效率。同时用程序的方式能够有效的避免手动添加过孔阵列过程中由于人为原因可能产生的网络标号属性错误、不在正中心、错误区域增加过孔造成短路等各种错误。
附图说明
图1为本发明一实施例提供的一种重布线层过孔阵列的放置方法的流程示意图；
图2为本发明一实施例提供的交叉区域示意图；
图3为本发明一实施例提供的一种重布线层过孔阵列的放置装置的结构示意图；
图4为本发明一实施例提供的电子设备结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示出了本发明实施例提供的一种重布线层过孔阵列的放置方法的流程示意图。如图1所示，本发明实施例提供了一种重布线层过孔阵列的放置方法，该方法包括：
步骤101，在用户框选区域内提取所有金属布线的网络标号。
在本发明实施例中，用户会用鼠标框选一个区域，该框选区域可大可小，由用户决定。框选区域内的金属布线都有网络标号，网络标号表示金属布线的电气特性，网络标号相同的金属布线具有相同的电气特性，都需要连接到一起。
步骤102，根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域。
在本发明实施例中，用户框选区域可以只包括一个交叉区域，最终只需要在该交叉区域放置一个过孔阵列即可。用户框选区域也可以是一大片区域，该区域内可以包括多个具有相同网络标号的两层金属布线相互交叉形成的区域。这时需要自动识别出框选区域内所有的需要增加过孔阵列的交叉区域，然后在每个交叉区域内都增加过孔阵列。
步骤103，依次对每个需要增加过孔阵列的交叉区域执行以下操作：获取交叉区域的中心点坐标；从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；赋予过孔阵列与交叉区域相同的网络标号。
具体地，获取交叉区域的中心点坐标时，若交叉区域为矩形区域，则可以获取交叉区域的四个顶点的坐标，根据四个顶点的坐标计算出交叉区域的中心点坐标。例如，参考图2，图中的水平矩形M1、M2、M3为水平金属布线，竖直矩形M4、M5、M6为竖直金属布线。M1与M4具有相同的网络标号，因此M1与M4的交叉区域需要放置过孔阵列。M3与M4具有相同的网络标号，因此M3与M4的交叉区域需要放置过孔阵列。M2与M5具有相同的网络标号，因此M2与M5的交叉区域需要放置过孔阵列。而M1与M5由于具有不同的网络标号，因此M1与M5的交叉区域无需放置过孔阵列。其他交叉区域可依次类推。以M2与M5的交叉区域为例，根据矩形交叉区域顶点(1、2、3、4)点的坐标，可以计算此区域的中心点5的坐标。得到中心点5坐标后，可以从预先做好的一个过孔阵列库中选择一个过孔阵列，本实施例中，过孔阵列库包括了不同规格的过孔阵列，比如2*4、2*5、2*6等不同规格的过孔阵列。最终选择的2*4过孔阵列大小不超出交叉区域的边界。如图2所示，将过孔阵列放置到交叉区域，过孔阵列的中心点坐标与交叉区域的中心点坐标重合。从而，放置的过孔阵列到周边4个方向的金属布线间距满足：h1＝h3，h2＝h4，h1为过孔阵列上边界到上方金属布线的距离，h2为过孔阵列左边界到左侧金属布线的距离，h3为过孔阵列下边界到下方金属布线的距离，h4为过孔阵列右边界到右侧金属布线的距离，满足加工的设计要求。最后，给过孔阵列赋予与交叉区域相同的网络标号，形成电气连接关系。
特别地，若交叉区域为不规则区域，则可以使用中心坐标提取算法计算出交叉区域的中心点坐标。
本发明实施例提供的一种重布线层过孔阵列的放置方法，通过获取交叉区域的中心点坐标，从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合，以及，赋予过孔阵列与交叉区域相同的网络标号，能够实现自动放置过孔阵列，进而不用对过孔阵列的位置进行调整，如此大大减少了放置过孔阵列的时间，提升了工作效率。同时用程序的方式能够有效的避免手动添加过孔阵列过程中由于人为原因可能产生的网络标号属性错误、不在正中心、错误区域增加过孔造成短路等各种错误。
图3示出了本发明实施例提供的一种重布线层过孔阵列的放置装置的结构示意图。如图3所示，本发明实施例提供了一种重布线层过孔阵列的放置装置，该装置包括：提取模块301、识别模块302和操作模块303，其中，
提取模块301，用于在用户框选区域内提取所有金属布线的网络标号；
识别模块302，用于根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；
操作模块303，用于依次对每个需要增加过孔阵列的交叉区域执行以下操作：获取交叉区域的中心点坐标；从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；赋予过孔阵列与交叉区域相同的网络标号。
具体地，在本发明实施例中，操作模块303在获取交叉区域的中心点坐标时，若所述交叉区域为矩形区域，可以获取交叉区域的四个顶点的坐标，根据四个顶点的坐标计算出交叉区域的中心点坐标。若所述交叉区域为不规则区域，则使用中心坐标提取算法计算出交叉区域的中心点坐标。
本发明实施例提供的一种重布线层过孔阵列的放置装置，通过获取交叉区域的中心点坐标，从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合，以及，赋予过孔阵列与交叉区域相同的网络标号，能够实现自动放置过孔阵列，进而不用对过孔阵列的位置进行调整，如此大大减少了放置过孔阵列的时间，提升了工作效率。同时用程序的方式能够有效的避免手动添加过孔阵列过程中由于人为原因可能产生的网络标号属性错误、不在正中心、错误区域增加过孔造成短路等各种错误。
本发明实施例提供的重布线层过孔阵列的放置装置是用于执行上述方法实施例的，其具体流程和详细内容请参照上述实施例，此处不再赘述。
图4为本发明实施例提供的电子设备结构示意图。如图4所示，该电子设备可以包括：处理器(processor)401、存储器(memory)402和通信总线403，其中，处理器401和存储器402通过通信总线403完成相互间的通信。处理器401可以执行存储器402中的程序指令，以实现上述各实施例提供的重布线层过孔阵列的放置方法，例如包括：在用户框选区域内提取所有金属布线的网络标号；根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；依次对每个需要增加过孔阵列的交叉区域执行以下操作：获取交叉区域的中心点坐标；从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；赋予过孔阵列与交叉区域相同的网络标号。
另一方面，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各实施例提供的重布线层过孔阵列的放置方法，例如包括：在用户框选区域内提取所有金属布线的网络标号；根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；依次对每个需要增加过孔阵列的交叉区域执行以下操作：获取交叉区域的中心点坐标；从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；赋予过孔阵列与交叉区域相同的网络标号。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种重布线层过孔阵列的放置方法，其特征在于，包括：
在用户框选区域内提取所有金属布线的网络标号；
根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；
依次对每个需要增加过孔阵列的交叉区域执行以下操作：
获取交叉区域的中心点坐标；
从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；
赋予过孔阵列与交叉区域相同的网络标号。
2.根据权利要求1所述的方法，其特征在于，若所述交叉区域为矩形区域，所述获取交叉区域的中心点坐标包括：获取交叉区域的四个顶点的坐标，根据四个顶点的坐标计算出交叉区域的中心点坐标。
3.根据权利要求1所述的方法，其特征在于，若所述交叉区域为不规则区域，所述获取交叉区域的中心点坐标包括：使用中心坐标提取算法计算出交叉区域的中心点坐标。
4.根据权利要求1所述的方法，其特征在于，所述过孔阵列库中存储有规格不等的多个过孔阵列。
5.根据权利要求1所述的方法，其特征在于，从过孔阵列库中选择的过孔阵列大小不超出所述交叉区域的边界。
6.一种重布线层过孔阵列的放置装置，其特征在于，包括：
提取模块，用于在用户框选区域内提取所有金属布线的网络标号；
识别模块，用于根据金属布线的网络标号识别出所有需要增加过孔阵列的交叉区域，其中需要增加过孔阵列的交叉区域为具有相同网络标号的两层金属布线相互交叉形成的区域；
操作模块，用于依次对每个需要增加过孔阵列的交叉区域执行以下操作：
获取交叉区域的中心点坐标；
从过孔阵列库中选择满足交叉区域要求的过孔阵列，将过孔阵列放置到交叉区域，保证过孔阵列的中心点坐标与交叉区域的中心点坐标重合；
赋予过孔阵列与交叉区域相同的网络标号。
7.根据权利要求6所述的装置，其特征在于，若所述交叉区域为矩形区域，所述操作模块获取交叉区域的中心点坐标的方式为：获取交叉区域的四个顶点的坐标，根据四个顶点的坐标计算出交叉区域的中心点坐标。
8.根据权利要求6所述的装置，其特征在于，若所述交叉区域为不规则区域，所述操作模块获取交叉区域的中心点坐标的方式为：使用中心坐标提取算法计算出交叉区域的中心点坐标。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至5任一所述的重布线层过孔阵列的放置方法的步骤。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至5任一所述的重布线层过孔阵列的放置方法的步骤。
CN202011235943.4A 2020-11-06 2020-11-06 重布线层过孔阵列的放置方法及装置 Active CN112380807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011235943.4A CN112380807B (zh) 2020-11-06 2020-11-06 重布线层过孔阵列的放置方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011235943.4A CN112380807B (zh) 2020-11-06 2020-11-06 重布线层过孔阵列的放置方法及装置

Publications (2)

Publication Number Publication Date
CN112380807A CN112380807A (zh) 2021-02-19
CN112380807B true CN112380807B (zh) 2022-08-09

Family

ID=74578507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011235943.4A Active CN112380807B (zh) 2020-11-06 2020-11-06 重布线层过孔阵列的放置方法及装置

Country Status (1)

Country Link
CN (1) CN112380807B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303704A (zh) * 2007-05-10 2008-11-12 英业达股份有限公司 印刷电路板设计方法
CN103258074A (zh) * 2012-02-08 2013-08-21 阿尔特拉公司 使用部分重构在可编程电路上实施外围器件的方法和装置
CN104881106A (zh) * 2015-05-18 2015-09-02 中国民用航空总局第二研究所 一种基于触摸屏的电子进程单输入方法及输入装置
CN111368494A (zh) * 2020-02-28 2020-07-03 苏州浪潮智能科技有限公司 一种快速绘制全板差分线过孔椭圆形限制区域的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065721B2 (en) * 2003-07-28 2006-06-20 Lsi Logic Corporation Optimized bond out method for flip chip wafers
JP5120447B2 (ja) * 2008-03-31 2013-01-16 富士通株式会社 配線基板設計支援装置、配線基板設計支援方法、配線基板設計支援プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
JP5779145B2 (ja) * 2012-06-28 2015-09-16 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、そのプログラム、および描画装置
US9298300B2 (en) * 2013-05-01 2016-03-29 Apple Inc. Displays with integrated touch and improved image pixel aperture
US9263394B2 (en) * 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303704A (zh) * 2007-05-10 2008-11-12 英业达股份有限公司 印刷电路板设计方法
CN103258074A (zh) * 2012-02-08 2013-08-21 阿尔特拉公司 使用部分重构在可编程电路上实施外围器件的方法和装置
CN104881106A (zh) * 2015-05-18 2015-09-02 中国民用航空总局第二研究所 一种基于触摸屏的电子进程单输入方法及输入装置
CN111368494A (zh) * 2020-02-28 2020-07-03 苏州浪潮智能科技有限公司 一种快速绘制全板差分线过孔椭圆形限制区域的方法和装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"PCB线路板交叉布线的处理方式";捷配PCB打样;《https://zhuanlan.zhihu.com/p/98967322》;20191223;第1-2页 *
"Research on Simulation of Array Directivity Based on MATLAB";Hongjin Xiong;《Advanced Materials Research》;20130531;第694-697卷;第2360-2363页 *
"三维射频集成低损耗TSV转接板工艺及应用基础研究";颜俊;《中国优秀硕士学位论文全文数据库 信息科技辑》;20190715(第07期);第I135-116页 *

Also Published As

Publication number Publication date
CN112380807A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US7496878B2 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
US6815811B2 (en) Semiconductor integrated circuit with dummy patterns
JPH04211154A (ja) 半導体集積回路のレイアウト方法
US20170068767A1 (en) Layout of standard cells for predetermined function in integrated circuits
US7827514B2 (en) Efficient electromagnetic modeling of irregular metal planes
CN105069228B (zh) 一种在spare cell上加入spare via的方法
JP2001522111A (ja) Ｉｃレイアウトにおけるポリゴン表現
JP2003502769A (ja) 集積回路の改造方法
CN111241646B (zh) 电网设备的布局方法及计算机可读存储介质
US6976236B1 (en) Method for automatically routing connections between top side conductors and bottom side conductors of an integrated circuit package
US11681851B2 (en) Hierarchical density uniformization for semiconductor feature surface planarization
CN116029254A (zh) 一种基于路径优化的集成电路版图自动布线方法及系统
US6301689B1 (en) Spacing violation checker
CN112380807B (zh) 重布线层过孔阵列的放置方法及装置
KR100216691B1 (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
US9928334B2 (en) Redistribution layer routing for integrated fan-out wafer-level chip-scale packages
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
WO2022110114A1 (zh) 电路版图的识别方法及识别设备
US11080460B2 (en) Method of modeling high speed channel in semiconductor package, method of designing semiconductor package using the same and method of manufacturing semiconductor package using the same
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
US6601025B1 (en) Method to partition the physical design of an integrated circuit for electrical simulation
CN114330212A (zh) 芯片管脚的排布方法、装置、计算机设备及存储介质
JP2006155119A (ja) Ｌｓｉ物理設計方法、プログラム及び装置
US7397256B2 (en) Automatic design method for semiconductor device
CN112100975A (zh) 一种版图设计的金属层自动连接方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant