TWI467404B - 配線資料之生成裝置、生成方法及描繪裝置 - Google Patents

配線資料之生成裝置、生成方法及描繪裝置 Download PDF

Info

Publication number
TWI467404B
TWI467404B TW102101679A TW102101679A TWI467404B TW I467404 B TWI467404 B TW I467404B TW 102101679 A TW102101679 A TW 102101679A TW 102101679 A TW102101679 A TW 102101679A TW I467404 B TWI467404 B TW I467404B
Authority
TW
Taiwan
Prior art keywords
wiring
data
area
semiconductor wafer
substrate
Prior art date
Application number
TW102101679A
Other languages
English (en)
Other versions
TW201401093A (zh
Inventor
Kiyoshi Kitamura
Kazuhiro Nakai
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Publication of TW201401093A publication Critical patent/TW201401093A/zh
Application granted granted Critical
Publication of TWI467404B publication Critical patent/TWI467404B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70716—Stages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

配線資料之生成裝置、生成方法及描繪裝置
本發明係關於晶片型之系統級封裝或晶圓級封裝之製造過程之配線圖案之生成技術及配線圖案之曝光技術。
晶片型之SIP(System in Package：系統級封裝)或WLP(Wafer Level Package：晶圓級封裝)之製造過程中，利用再配線層進行IC(Integrated Circuit：積體電路)間或IC之焊墊與凸塊間之配線。此時，如何應對接合於成為支持體之基板上之IC之配置誤差成為問題。
在曝光處理中使用步進式曝光機之技術(參照專利文獻1、2)之中，藉由於介隔著掩膜之曝光範圍內微調曝光位置或角度，而謀求避免出現該問題。但，於所連接之IC間之距離超過使用掩膜可予以曝光之配線圖案之長度以上之情形時，因產生再配線層之連接不良等而使IC之配置誤差較大時，將導致成品率下降。且，一旦曝光與基板上之複數個IC有關之電路區域，而各IC之配置誤差存在差異時，則難以抑制連接不良。
與此相對，已知有在不使用掩膜之情形下，藉由掃描曝光用之光束而進行曝光處理之技術；根據該技術，較使用掩膜之方法，可更容易地應對IC之配置誤差。即，存在配置誤差之情形時，藉由相應配置誤差而自最初重新設計配線圖案，可利用GDS格式等掩膜CAD用之 格式生成表示修正後之配線圖案之配線資料。又，藉由以RIP(Raster Image Processor：光柵圖像處理器)對所生成之配線資料施以描繪裝置用之RIP處理而生成柵格資料形式之描繪資料，可利用描繪裝置進行再配線。但，藉由如此之再設計生成配線資料時需要大量的時間。且，RIP處理亦需要大量的時間。因此，業界所提議之一種技術係減少不使用掩膜而係利用光束掃描之曝光技術中之生成與配置誤差對應之配線資料所需之時間。
例如，專利文獻3之描繪裝置係將附加於基板上之各電路區域之對位掩膜之位移檢測為各電路區域之電極之位移。而且，該裝置係於按照設計予以配置而不存在位移之情形時，一面修正因位移而平行偏移之圖案位移，一面基於藉由光束掃描連接各電路區域間之配線圖案中之電路區域內之部分而經修正之配線圖案進行描繪。但，當各電路區域不僅存在位移而且存在姿勢變化之情形時，因對位掩膜之位移與成為配線圖案之端點之電極位移不同，故專利文獻3之裝置會產生再配線層之連接不良。
因此，專利文獻4之描繪裝置藉由比較攝影配置有設置有複數個電極之各IC之基板之圖像與關於無各IC之配置誤差之該基板之既有之配線圖案，而特定成為連接各IC間之各配線之兩端點之電極之各組組合與各電極之位置。而且，該裝置係相應各電極對而求取以最短距離連結特定之電極對之直線之矢量資料，將所求得之各矢量資料設定成與IC之配置誤差對應之配線圖案，以此進行描繪。藉此，謀求抑制IC之位置誤差不僅包含位移而且包含姿勢變化之情形時之再配線層之連接不良。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-197850號公報
[專利文獻2]日本專利特開2010-219489號公報
[專利文獻3]日本專利特開平1-215022號公報
[專利文獻4]日本專利特開2012-42587號公報
然而，專利文獻4之描繪裝置中，IC之電極與連接端之IC之電極因IC之配置誤差而由直線狀之配線直接連接。因此，於各IC之電極之配置如BGA(Ball-Grid Array：球狀柵格陣列)等般複雜之情形時，為實現使來自BGA等之扇出配線部分為修正後之配線圖案彼此交叉之設計，出現未生成配線圖案之配線遺漏(「未配線」)之問題。
本發明係鑒於如此之問題而完成者，其目的在於提供一種技術，於生成表示連接基板上之半導體晶片之各電極與基板上之連接端之各電極之連接配線圖案之配線資料時，即使半導體晶片之各電極之配置複雜，半導體晶片存在與位置及姿勢有關之位置誤差之情形時，仍可一面抑制配線遺漏之產生及處理時間，一面生成配線資料。
為解決上述問題，第1態樣之配線資料之生成裝置係生成表示基於特定之連接關係而將配置於基板上之半導體晶片之各電極與相對於上述基板而設定之連接端之各電極電性連接之連接配線圖案之配線資料者，其具備：誤差取得部，其取得上述半導體晶片在上述基板上之相對於特定之基準位置及特定之基準姿勢之配置誤差；區域資訊取得部，其取得包圍區域資訊，該包圍區域資訊表示在上述基板上包圍上述半導體晶片且較該半導體晶片更廣之包圍區域；及配線資料生成部，其基於表示相對於無上述配置誤差之上述半導體晶片即基準晶片而設定之無不良配線之上述連接配線圖案之基準配線圖案中，自上述基準晶片之各電極至上述基準晶片之外周緣之配線圖案即基準扇出配 線，而生成表示上述連接配線圖案中與上述包圍區域對應之部分之包圍區域配線圖案之包圍區域配線資料；且上述配線資料生成部無論上述配置誤差為何，皆以使上述基準扇出配線相對於上述基準晶片之位置及姿勢與上述半導體晶片之扇出配線相對於上述基板上之該半導體晶片之位置及姿勢成為相同之方式，生成上述包圍區域配線資料。
第2態樣之配線資料之生成裝置係如第1態樣之配線資料之生成裝置，其進而具備廣域配線資料取得部，該廣域配線資料取得部取得廣域配線資料，其表示上述基準扇出配線被引出至包圍上述包圍區域且較該包圍區域更廣之預設之廣區域之外周緣緣之形狀之廣域配線圖案；上述配線資料生成部以上述基準晶片為基準，於上述廣域中特定相當於對上述半導體晶片之上述包圍區域之部分，將上述廣域配線圖案中該特定之部分之配線圖案特定為上述包圍區域配線圖案，而生成上述包圍區域配線資料。
第3態樣之配線資料之生成裝置係如第2態樣之配線資料之生成裝置，其中上述廣域配線資料取得部取得分別與彼此相異之複數個基準姿勢候補對應之複數個廣域配線資料候補；上述配線資料生成部將該複數個基準姿勢候補中與上述基板上之上述半導體晶片之實際姿勢最接近者選作上述基準姿勢，將上述複數個廣域配線資料候補中與上述基準姿勢對應者選作上述廣域配線資料，基於選定之上述廣域配線資料而生成上述包圍區域配線資料。
第4態樣之配線資料之生成裝置係如第2或第3態樣之配線資料之生成裝置，其中上述廣域配線資料係與特定之光柵處理相應之光柵資料形式。
第5態樣之配線資料之生成裝置係如第1至第3中任一態樣之配線資料之生成裝置，其中上述包圍區域為無論上述配置誤差為何皆相對於上述基板固定之範圍之區域。
第6態樣之配線資料之生成裝置係如第1至第3中任一態樣之配線資料之生成裝置，其中上述包圍區域為多角形區域。
第7態樣之配線資料之生成裝置係如第1至第3中任一態樣之配線資料之生成裝置，其中上述配線資料生成部生成表示上述半導體晶片之扇出配線直線狀地被引出至上述包圍區域之外周緣之形狀之上述包圍區域配線圖案之上述包圍區域配線資料。
第8態樣之配線資料之生成裝置係如第1至第3中任一態樣之配線資料之生成裝置，其中上述配線資料生成部基於上述包圍區域配線圖案與上述包圍區域之外周緣之各交點之位置，進而生成表示上述連接配線圖案中上述包圍區域配線圖案以外之其他配線圖案之其他區域配線資料。
第9態樣之描繪裝置係直接曝光載置於載物台上之基板者，該描繪裝置具備：生成裝置，其生成表示基於特定之連接關係而將配置於上述基板上之半導體晶片之各電極與相對於上述基板而設之連接端之各電極電性連接之連接配線圖案之配線資料；光學磁頭部，其不使用曝光用之掩膜而曝光上述基板；載物台，其載置上述基板，並相對於上述光學磁頭部進行相對移動；攝影部，其拍攝配置於上述基板上之上述半導體晶片；及描繪資料生成部，其生成該描繪裝置用之經施以光柵處理之描繪資料；且上述生成裝置具備誤差取得部，其取得上述半導體晶片在上述基板上之相對於特定之基準位置及特定之基準姿勢之配置誤差；區域資訊取得部，其取得包圍區域資訊，該包圍區域資訊表示在上述基板上包圍上述半導體晶片且較該半導體晶片更廣之包圍區域；及配線資料生成部，其基於表示相對於無上述配置誤差之上述半導體晶片即基準晶片而設定之無不良配線之上述連接配線圖案之基準配線圖案中，自上述基準晶片之各電極直至上述基準晶片之外周緣之配線圖案即基準扇出配線，以無論上述配置誤差為何皆以使上述 基準扇出配線相對於上述基準晶片之位置及姿勢與該上述半導體晶片之扇出配線相對於上述基板上之上述該半導體晶片之位置及姿勢成為相同之方式，生成表示上述連接配線圖案中與上述包圍區域對應之部分之包圍區域配線圖案之包圍區域配線資料；且基於上述攝影部所拍攝之上述半導體晶片之圖像，取得上述配置誤差，並且基於該配置誤差而生成上述包圍區域配線資料；上述描繪資料生成部基於上述生成裝置所生成之上述包圍區域配線資料而生成上述描繪資料；該描繪裝置基於上述描繪資料生成部所生成之上述描繪資料，由上述光學磁頭部將載置於上述載物台上之上述基板直接曝光。
第10態樣之配線資料之生成方法係生成表示基於特定之連接關係而將載置於基板上之半導體晶片之各電極與相對於上述基板而設之連接端之各電極電性連接之連接配線圖案者，其包含：誤差取得步驟，其取得上述半導體晶片在上述基板上之相對於特定之基準位置及特定之基準姿勢之配置誤差；區域資訊取得步驟，其取得包圍區域資訊，該包圍區域資訊表示在上述基板上包圍上述半導體晶片且較該半導體晶片更廣之包圍區域；及配線資料生成步驟，其基於表示相對於無上述配置誤差之上述半導體晶片即基準晶片而設定之無不良配線之上述連接配線圖案之基準配線圖案中，自上述基準晶片之各電極至上述基準晶片之外周緣之配線圖案即基準扇出配線，而生成表示上述連接配線圖案中與上述包圍區域對應之部分之包圍區域配線圖案之包圍區域配線資料；且上述配線資料生成步驟無論上述配置誤差為何，皆以使上述基準扇出配線相對於上述基準晶片之位置及姿勢與上述半導體晶片之扇出配線相對於上述基板上之該半導體晶片之位置及姿勢成為相同之方式，生成上述包圍區域配線資料。
根據本發明，基於無不良配線之基準配線圖案之一部分即基準 扇出配線，根據半導體晶片相對基準位置及基準姿勢之配置誤差，生成連接配線圖案中之包圍區域配線圖案。藉此，抑制包含扇出配線之較難配線之包圍區域之配線遺漏之產生與生成配線資料所需之處理時間。又，因包圍區域比半導體晶片大，故較包圍區域與半導體晶片為同尺寸之情形，可縮小並簡化包圍區域配線圖案以外之配線圖案。藉此，即使對該配線圖案，仍可抑制配線遺漏之產生與生成配線資料所需之處理時間。因此，即使為半導體晶片之各電極之配置較複雜，半導體晶片中存在與位置及姿勢有關之配置誤差之情形時，仍可一面抑制配線遺漏之產生與減少處理時間，一面生成表示連接配線圖案之配線資料。
1A‧‧‧配線資料生成裝置
1B‧‧‧配線資料生成裝置
10‧‧‧載物台
10a‧‧‧載物台10之-Y側之端邊之第1部位
10b‧‧‧第2部位
12‧‧‧半導體晶片
14‧‧‧電極
16‧‧‧扇出配線
20‧‧‧載物台移動機構
21‧‧‧旋轉機構
23‧‧‧副掃描機構
23a‧‧‧線性馬達
23b‧‧‧一對導軌
24‧‧‧底板
25‧‧‧主掃描機構
25a‧‧‧線性馬達
25b‧‧‧導軌
30‧‧‧測量機構
31‧‧‧雷射光出射部
32‧‧‧分束器
33‧‧‧光束轉折器
34‧‧‧第1干涉計
35‧‧‧第2干涉計
42‧‧‧監控圖像
44‧‧‧設計資訊
46‧‧‧配置誤差
49‧‧‧區域設定用資訊
50‧‧‧光學磁頭部
53‧‧‧照明光學系統
54‧‧‧雷射振盪器
55‧‧‧雷射驅動部
60‧‧‧校準攝影機
70A‧‧‧控制部
70B‧‧‧控制部
72A‧‧‧記憶部
100A‧‧‧描繪裝置
100B‧‧‧描繪裝置
101‧‧‧主體框架
102‧‧‧外殼
110‧‧‧基板收納單元
120‧‧‧傳送機器人
130‧‧‧基台
140‧‧‧磁頭支持部
141‧‧‧腳構件
142‧‧‧腳構件
143‧‧‧梁構件
144‧‧‧梁構件
150‧‧‧配線系統
172‧‧‧光學系統等之盒
212‧‧‧基準配線圖案
220‧‧‧基準扇出配線
230‧‧‧引出配線圖案
240‧‧‧配線圖案
250‧‧‧廣域配線圖案
252‧‧‧廣域配線圖案
270‧‧‧鼠穴
310‧‧‧基準配線資料
350‧‧‧廣域配線資料
410‧‧‧連接配線圖案
420‧‧‧扇出配線
430‧‧‧引出配線圖案
440‧‧‧其他配線圖案
460‧‧‧包圍區域配線圖案
462‧‧‧包圍區域配線圖案
464‧‧‧包圍區域配線圖案
510‧‧‧連接配線資料
540‧‧‧其他區域配線資料
560‧‧‧包圍區域配線資料
580‧‧‧描繪資料
610‧‧‧半導體晶片
620‧‧‧半導體晶片(基準晶片)
622‧‧‧基準晶片
630‧‧‧半導體晶片
632‧‧‧半導體晶片
660‧‧‧電極
670‧‧‧電極
680‧‧‧電極
690‧‧‧各交點
710‧‧‧包圍區域
720‧‧‧對應區域
724‧‧‧對應區域
730‧‧‧廣區域
810‧‧‧包圍區域資訊
900A‧‧‧CPU
900B‧‧‧CPU
910‧‧‧誤差取得部
920‧‧‧區域資訊取得部
930A‧‧‧配線資料生成部
930B‧‧‧配線資料生成部
940‧‧‧描繪資料生成部
950‧‧‧廣域配線資料取得部
980‧‧‧曝光控制部
PG1‧‧‧程式
PG2‧‧‧程式
W‧‧‧基板
圖1係表示實施形態1、2之各自之描繪裝置之構成例的側視圖。
圖2係表示圖1之描繪裝置之構成例的平面圖。
圖3係表示實施形態1之描繪裝置之功能構成之一例的方塊圖。
圖4係表示配置於基板上之半導體晶片之一例的圖。
圖5係表示扇出配線之一例的圖。
圖6係表示基準配線圖案之一例的圖。
圖7係表示基準配線圖案之一例的圖。
圖8係表示連接配線圖案之一例的圖。
圖9係表示實施形態1、2之各自之配線資料生成裝置之動作之一例的流程圖。
圖10係表示實施形態1之配線資料生成裝置之動作之一例的流程圖。
圖11係表示實施形態2之描繪裝置之功能構成之一例的方塊圖。
圖12係用於說明以生成方法1生成包圍區域配線圖案的圖。
圖13係表示生成方法2所使用之廣域配線圖案之一例的圖。
圖14係表示生成方法2所使用之廣域配線圖案之一例的圖。
圖15係用於說明以生成方法2生成包圍區域配線圖案的圖。
圖16係表示實施形態2之配線資料生成裝置之動作之一例的流程圖。
圖17係表示實施形態2之配線資料生成裝置之動作之一例的流程圖。
以下，基於圖式說明本發明之實施形態。圖式中，對具有相同之構成及功能之部分附加相同之符號，並於以下說明中省略重複之說明。且，各圖式為示意性表示者，例如，各圖式之顯示物之尺寸及位置關係等未必被正確地圖示。
<實施形態1> <A-1.描繪裝置之構成>
圖1係表示作為實施形態1之描繪裝置之一例之描繪裝置100A之構成例的側視圖；圖2係表示圖1之描繪裝置100A之構成例的平面圖。再者，亦有圖1、圖2分別為表示作為後述之實施形態2之描繪裝置之一例之描繪裝置100B之構成例的側視圖與平面圖之情形。描繪裝置100A與描繪裝置100B之構成差異在於相對描繪裝置100A具備控制部70A，描繪裝置100B具備控制部70B。
又，圖1、圖2中表示有描繪裝置100A之外部裝置即配線系統150。配線系統150經由通訊線路而連接於描繪裝置100A之控制部70A，以可與控制部70A之間進行各種資料之收發之方式構成。以下，首先對描繪裝置100A進行說明。
描繪裝置100A為對表面塗敷有感光材料之半導體基板或玻璃基板等之基板W之表面照射光束而描繪圖案之直接描繪裝置。更具體而言，在多晶片模組之製造步驟中，其為用於對形成於作為曝光對象基 板之支持基板(以下，僅稱作[基板]。)W之上表面之光阻劑描繪配線圖案之裝置。如圖1及圖2所示，描繪裝置100A主要具備保持基板W之載物台10、使載物台10移動之載物台移動機構20、測量與載物台10之位置對應之位置參數之位置參數測量機構30、對基板W之上表面照射脈衝光之光學磁頭部50、校準攝影機60、及控制部70A。
而且，該描繪裝置100A中，以相對主體框架101安裝有外殼102之方式而形成之主體內部配置有裝置各部而構成主體部，並且於主體部之外側(本實施形態中，如圖1所示般為主體部之右手側)配置有基板收納單元110。該基板收納單元110中收納有應接受曝光處理之尚未處理之基板W，由配置於主體內部之傳送機器人120裝載至主體部。又，對未處理之基板W施以曝光處理(圖案描繪處理)後，該基板W將被傳送機器人120自主體部卸載並送回基板收納單元110。
如圖1及圖2所示，該主體部中，於外殼102所包圍之主體內部之右手端部配置有傳送機器人120。又，於該傳送機器人120之左手側配置有基台130。相對該基台130之一側區域(圖1及圖2之右手側區域)成為與傳送機器人120之間往來傳送基板W之基板傳送區域，另一側區域(圖1及圖2之左手側區域)成為對基板W進行圖案描繪之圖案描繪區域。
該基台130上，於圖案描繪區域設置有磁頭支持部140。磁頭支持部140具備自基台130朝上方立設之2個腳構件141與2個腳構件142。又，磁頭支持部140亦具備被設計為用於架接2個腳構件141之頂部之間與2個腳構件142之頂部之間之各者之梁構件143及144。又，梁構件143之圖案描繪區域側固定有校準攝影機(攝影部)60。校準攝影機60攝影被載物台10保持而傳送至圖案描繪區域之基板W，生成監控圖像42(圖3)。因基板W上配置有半導體晶片，故校準攝影機60亦攝影該半導體晶片。
圖4係表示配置於基板W之表面上之半導體晶片之一例的圖。基板W上配置有複數個半導體晶片。各半導體晶片上設置有複數個電極；圖4中顯示有基板W之表面之配置有一對半導體晶片610及630之部分。半導體晶片([基準晶片])620係以特定之基準姿勢配置於特定之基準位置之狀態反映顯示半導體晶片630。如圖4所示，半導體晶片630之位置及姿勢與基準位置及基準姿勢存在配置誤差。另一方面，基準晶片620以特定之基準姿勢配置於特定之基準位置。因此，基準晶片620不存在配置誤差。即，基準晶片620以基準位置及基準姿勢反映半導體晶片630配置於基板W上後之晶片狀態。於設置有半導體晶片630之電極680之面上，設置有用於檢測半導體晶片630之位置及姿勢之對準標記。再者，基板W之上表面，在配置有半導體晶片610及630之狀態下，以覆蓋該等半導體晶片地事先形成光阻劑(感光材料)層。
基板W之上表面(亦稱作主面、被描繪面、被曝光面)之面上，形成有用於檢測基板W之位置及姿勢之未圖示之對準標記。又，配置於基板W之上表面之半導體晶片630上形成有用於檢測半導體晶片630之位置及姿勢之未圖示之對準標記。
半導體晶片610上設置有複數個電極660；半導體晶片630上設置有構成BGA之電極之複數個電極680。圖4中，由鼠穴(Rat's Nest)270表示跨越半導體晶片610與半導體晶片630之間之電極間之連接關係。該鼠穴係圖示由揭示特定之電性連接關係之接線對照表所規定之電極間之連接關係者。因鼠穴而彼此連接之電極彼此電性連接。因半導體基板630中存在配置誤差，故根據配線系統150基於基板W之配線之設計資訊所生成之基準配線資料310進行曝光處理等之情形時，會產生斷線或配線遺漏等不良配線。因此，描繪裝置100A之配線資料生成裝置1A求取由與半導體晶片之實際位置及資料相應之配線圖案連接 已被接線對照表規定連接關係之電極彼此之連接配線圖案，生成表示該連接配線圖案之配線資料。而且，描繪裝置100A進行基於該配線資料之曝光處理。
本專利說明中，以下，對表示連接配置於基板W上之各半導體間之電極之配線圖案中連接半導體基板610與半導體基板630之間之電極之配線圖案之配線資料之生成進行說明。表示其他配線圖案之配線資料之生成係與半導體晶片610與半導體晶片630之間之配線圖案之生成同樣地進行。
返回圖1、圖2，載物台10利用載物台移動機構20而於基台130上朝X方向、Y方向及θ方向移動。即，載物台移動機構20藉由於水平面上二維地移動載物台10而定位，並且藉由繞θ軸(垂直軸)旋轉而調整相對後述之光學磁頭部50之相對角度地定位。藉此，載物台10相對光學磁頭部50進行相對移動。
又，光學磁頭部50以相對如此地構成之磁頭支持部140朝上下方向自由移動地安裝。如此地藉由相對磁頭支持部140而安裝校準攝影機60與光學磁頭部50，XY平面內之兩者之位置關係被穩定化。又，因該光學磁頭部50為對基板W進行圖案描繪者，故藉由磁頭移動機構(省略圖示)而朝上下方向移動。而且，藉由磁頭移動機構作動，而光學磁頭部50朝上下方向移動，從而可高精度地調整光學磁頭部50與保持於載物台10上之基板W之距離。如此，光學磁頭部50作為描繪磁頭發揮作用。
又，設置有以架接梁構件143及144之頂部之間之方式收納光學磁頭部50之光學系統等之盒172，其自上方覆蓋基台130之圖案描繪區域。
載物台10具有圓筒狀之外形，為用於將基板W以水平姿勢載置而保持於其上表面之保持部。載物台10之上表面形成有複數個吸引孔 (省略圖示)。因此，若將基板W載置於載物台10上，則基板W因複數個吸引孔之吸引壓而被吸著固定於載物台10之上表面。
載物台移動機構20係用於使載物台10相對於描繪裝置100A之基台130而沿主掃描方向(Y軸方向)、副掃描方向(X軸方向)、及旋轉方向(繞Z軸旋轉之方向)移動之機構。載物台移動機構20具有用於使載物台10旋轉之旋轉機構21、將載物台10可旋轉地支持之支持板22、使支持板22沿副掃描方向移動之副掃描機構23、介隔副掃描機構23而支持支持板22之底板24、及使底板24沿主掃描方向移動之主掃描機構25。
旋轉機構21具有由安裝於載物台10之內部之轉子而構成之馬達。又，於載物台10之中央部下表面側與支持板22之間設置有旋轉軸承機構。因此，若使馬達動作，則轉子朝θ方向移動，載物台10以旋轉軸承機構之旋轉軸為中心在特定角度之範圍內旋轉。
副掃描機構23具有線性馬達23a，其利用安裝於支持板22之下表面之動子與敷設於底板24之上表面上之定子而產生副掃描方向之推進力。又，副掃描機構23具有將支持板22相對於底板24沿副掃描方向引導之一對導軌23b。因此，若使線性馬達23a動作，則支持板22及載物台10沿底板24上之導軌23b於副掃描方向移動。
主掃描機構25具備線性馬達25a，其利用安裝於底板24之下表面之動子與敷設於磁頭支持部140之上表面之定子而產生主掃描方向之推進力。又，主掃描機構25具有將底板24相對於磁頭支持部140沿主掃描方向引導之一對導軌25b。因此，若使線性馬達25a動作，則底板24、支持板22、及載物台10沿基台130上之導軌25b於主掃描方向移動。再者，作為如此之載物台移動機構20，可使用先前常用之X-Y-θ軸移動機構。
位置參數測量機構30係利用雷射光之干擾而測量有關載物台10 之位置參數的機構。位置參數測量機構30主要具有雷射光出射部31、分束器32、光束轉折器33、第1干涉計34、及第2干涉計35。
雷射光出射部31係用於出射測量用之雷射光之光源裝置。雷射光出射部31設置於固定位置，即相對於本裝置之基台130或光學磁頭部50固定之位置。自雷射光出射部31出射之雷射光首先入射至分束器32，從而分支成自分束器32朝向光束轉折器33之第1分支光、及自分束器32朝向第2干涉計35之第2分支光。
第1分支光經光束轉折器33反射而入射至第1干涉計34，並且自第1干涉計34照射至載物台10之-Y側之端邊之第1部位(此處為-Y側之端邊之中央部)10a。而且，於第1部位10a反射之第1分支光再次入射至第1干涉計34。第1干涉計34基於朝向載物台10之第1分支光與自載物台10反射之第1分支光之干擾，而測量與載物台10之第1部位10a之位置對應之位置參數。
另一方面，第2分支光入射至第2干涉計35，並且自第2干涉計35照射至載物台10之-Y側之端邊之第2部位(與第1部位10a不同之部位)10b。而且，經第2部位10b反射之第2分支光再次入射至第2干涉計35。第2干涉計35基於朝著載物台10之第2分支光與自載物台10反射之第2分支光之干擾，測量與載物台10之第2部位10b之位置對應之位置參數。第1干涉計34及第2干涉計35將利用各自之測量所取得之位置參數發送至控制部70A。控制部70A利用該位置參數，進行載物台10之位置或載物台10之移動速度之控制等。
光學磁頭部50係對保持於載物台10上之基板W之上表面照射曝光處理用之脈衝光的光照射部。光學磁頭部50在不使用曝光用之掩膜之情形下曝光基板W。更詳細而言，光學磁頭部50基於配線資料生成裝置1A所生成之描繪資料580(圖3)直接曝光載置於載物台10上之基板W。於基台130上，以跨越載物台10及載物台移動機構20之方式架設 有梁構件143；於梁構件143上安裝有光學磁頭部50。光學磁頭部50位於基台130之Y方向(主掃描方向)之大致中央部分。光學磁頭部50經由照明光學系統53而連接於1個雷射振盪器54。且，雷射振盪器54上連接有進行雷射振盪器54之驅動之雷射驅動部55。雷射驅動部55、雷射振盪器54、及照明光學系統53設置於盒172之內部。若使雷射驅動部55動作，則脈衝光自雷射振盪器54出射，該脈衝光經由照明光學系統53而被導入至光學磁頭部50之內部。
於光學磁頭部50之內部主要設置有用於空間調變所照射之光之空間光調變器、控制空間光調變器之描繪控制部、經由空間光調變器將導入至光學磁頭部50之內部之脈衝光照射至基板W之上表面之光學系統等(皆省略圖示)。作為空間光調變器，例如可採用繞射光柵型之空間光調變器即GLV(註冊商標：Grating Light Valve：格柵光閥)等。被導入至光學磁頭部50之內部之脈衝光作為藉由空間光調變器等而成形為特定之圖案形狀之光束照射至基板W之上表面，曝光基板W上之光阻劑等感光層。藉此，在基板W之上表面描繪圖案。
於基板W之上表面上，以覆蓋所配置之半導體晶片610及630之方式預先形成有因紫外線之照射而感光之光阻劑(感光材料)；雷射振盪器54為出射波長355 nm之紫外線之3倍波固體雷射。當然，雷射振盪器54亦可為出射基板W之感光材料能感光之波段所包含之其他波長之光者。描繪裝置100A藉由一面以光學磁頭部50之曝光寬度使基板W朝副掃描方向偏移，一面以特定次數重複向主掃描方向之圖案之描繪，而於基板W之描繪區域全域形成圖案。
校準攝影機(「攝影部」)60藉由進行基板W之攝影，而生成包含預先形成於基板W之上表面之複數個位置之未圖示之對準標記，或形成於半導體晶片630之上表面之未圖示之對準標記等之圖像之監控圖像42(圖3)。監控圖像42用於基板W之位置及姿勢之檢測，或半導體晶 片630之位置及姿勢之檢測。校準攝影機60亦可攝影設置於基板W上之光阻劑之下層之電極等之配線圖案。校準攝影機60例如由數字相機等而構成，經由梁構件143而固定於基台130上。
由校準攝影機60攝影對準標記時，首先，描繪裝置100A將載物台10移至最-Y側之位置(圖1、圖2中之左側位置)。而且，描繪裝置100A藉由自未圖示之監控用之照明部對基板W照射監控用照明光，由校準攝影機60執行攝影，而取得包含各對準標記之圖像之監控圖像42。取得之監控圖像42自校準攝影機60發送至控制部70A。發送之監控圖像42藉由控制部70A用於調整基板W相對光學磁頭部50之位置及姿勢，或檢測半導體晶片630相對特定之基準位置及基準姿勢之配置誤差等。
若自監控用之照明部對包含配置於基板W上之半導體晶片之金屬膜等之電極焊墊照射照明光，則其反射光中之紅外光成分入射至校準攝影機60。紅外光成分幾乎不依存於光阻劑之反應，因可透射過光阻劑而得以攝影電極焊墊。於下層被金屬膜全面覆蓋之情形時，雖無法觀察其下層，但一般之基板W中，電極焊墊不太可能覆蓋全面。因此，較佳為採用可出射包含大量紅外光成分之光之光源作為監控用之照明部之光源。且，較佳為校準攝影機60亦對紅外線區域具有感光度。
控制部70A係用於一面執行各種運算處理，一面控制描繪裝置100A內之各部之動作的資訊處理部。控制部70A例如構成為具備具有電性連接之CPU900A(圖3)及記憶部72A(圖3)等之電腦。控制部70A進而具備電性連接於CPU900A之曝光控制部980(圖3)，該電腦與曝光控制部980配置於1個電裝支架(圖示省略)內。控制部70A電性連接於上述載物台移動機構20、位置參數測量機構30、光學磁頭部50及校準攝影機60等。控制部70A藉由自CPU900A讀入並執行記憶於記憶部 72A之程式PG1，而進行上述各部之動作控制。且，控制部70A經由通訊線路而連接於描繪裝置100A之外部之配線系統150。
控制部70A藉由以校準攝影機60攝影基板W而生成之監控圖像42檢測基板W上之光阻劑層之下層之配線圖案或電極位置，而得以進行半導體晶片之電極焊墊之位置檢測。控制部70A即使藉由比較檢測出之電極位置與相對基準位置及基準姿勢之半導體晶片而預先生成之配線圖案，仍可檢測半導體晶片之配置誤差。再者，對準標記或電極之檢測係基於藉由2次微分監控圖像42之像素值分佈等所得之邊緣信號等而得以進行。
配線系統150具備CAD系統等而構成。配線系統150生成表示配置於基板W上之半導體晶片之電極間之電性連接關係之接線對照表。配線系統150根據該接線對照表生成表示電性連接配置於基板W上之半導體晶片之電極間之連接配線圖案之配線資料。更詳細而言，配線系統150生成表示相對無配置誤差之基準晶片之連接配線圖案(「基準配線圖案」)之基準配線資料310(圖3)。基準配線圖案係並未產生電性短路或斷線等配線不良之連接配線圖案。即，不具有不良配線之基準配線圖案對應於連接配線圖案並附加至基準晶片。生成之基準配線資料310供給至描繪裝置100A之控制部70A。且，配線系統150將包含與基板W有關之接線對照表及配置於基板W上之半導體晶片630之基準位置及基準姿勢等之設計資訊44(圖3)供給至控制部70A。
<A-2.描繪裝置之功能構成> <A-2-1.描繪裝置之全體功能構成>
圖3係表示與實施形態1之描繪裝置100A之描繪動作之控制有關之功能構成之一例的方塊圖。如圖3所示，描繪裝置100A主要具備作為與描繪動作之控制有關之功能要素之上述校準攝影機60、控制部70A、光學磁頭部50及載物台移動機構20，藉由該等要素之動作而進 行描繪動作之控制。
控制部70A具備包括CPU900A及記憶體等記憶部72A等之電腦而構成。控制部70A除該電腦外進而設置有曝光控制部980。藉由該電腦內之CPU900A依照程式PG1進行之運算處理，實現誤差取得部910、區域資訊取得部920、配線資料生成部930A、及描繪資料生成部940等之功能。
誤差取得部910、區域資訊取得部920及配線資料生成部930A構成配線資料生成裝置1A。配線資料生成裝置1A基於由接線對照表等所規定之特定之連接關係，生成表示電性連接配置於基板W上之半導體晶片之各電極與相對基板W而設之連接端之各電極、即設置於基板W之區域內之連接端之各電極之連接配線資料510(圖3)。換言之，配線資料生成裝置1A生成表示自配置於基板W上之半導體晶片之各電極延伸至基板W上之連接配線圖案之配線資料。
描繪資料生成部940基於配線資料生成裝置1A所生成之連接配線資料510，生成被施以描繪裝置100A用之光柵處理之描繪資料580(圖3)。
記憶部72A由ROM及RAM等記憶體等而構成。記憶部72A預先記憶供CPU900A讀取而執行之程式PG1及區域設定用資訊49等。區域設定用資料49例如為與後述之包圍區域之尺寸相關之資訊。且，記憶部72A除記憶描繪資料生成部940所生成之描繪資料580外，亦作為CPU900A之工作記憶體動作。
曝光控制部980藉由基於記憶於記憶部72A之描繪資料580控制光學磁頭部50及載物台移動機構20之各部，而進行1條狀程度之描繪。而且，若結束對1個條狀之曝光記錄，則對下一劃分割區域進行相同之處理，每條狀地反覆進行描繪。藉此，將描繪資料580之配線圖案描繪於基板W上。
<A-2-2.配線資料生成裝置之功能構成>
配線資料生成裝置1A具備誤差取得部910、區域資訊取得部920及配線資料生成部930A而構成。
誤差取得部910取得半導體晶片630相對基板W上之特定之基準位置及特定之基準姿勢之配置誤差46(圖3)。更詳細而言，誤差取得部910根據監控圖像42檢測基板W上之半導體晶片630之實際位置與姿勢，藉由比較該等與設計資訊44所包含之基準位置及基準姿勢，而取得配置誤差46。配置誤差46供給至配線資料生成部930A。
區域資訊取得部920取得表示於基板W之上表面之面上包圍半導體晶片630且較半導體晶片630更廣之包圍區域710(參照圖6、圖8)之包圍區域資訊810。區域資訊取得部920例如以設計資訊44所包含之相對半導體晶片630之基板W之基準位置為區域中心，特定具有區域設定用資訊49所規定之尺寸與形狀等之包圍區域710。而且，區域資訊取得部920取得表示特定之包圍區域710之位置、尺寸、及形狀等之包圍區域資訊810並供給至配線資料生成部930A。
區域設定用資訊49較佳為可將半導體晶片630移動於基板W上之最大範圍設為包圍區域710之尺寸之資訊。如此之區域設定用資訊49例如基於將半導體晶片630配置於基板W之上表面之連接器之定位誤差等而取得。再者，即使所設定之包圍區域710之尺寸小於或大於該最大範圍，若包圍區域710大於半導體晶片630，則因半導體晶片630位於包圍區域710內，故並不影響本發明之有用性。同樣地，即使設包圍區域710之中心自基準位置偏移，仍不會影響本發明之有用性。
又，亦可採用之構成為，預設有區域設定用資訊49之包圍區域資訊810本身，區域資訊取得部920自記憶部72A取得包圍區域810並將其直接供給配線資料生成部930A。
如圖8所示，配線資料生成部930A基於配置誤差46、包圍區域資 訊810、及設計資訊44所包含之接線對照表等，生成表示與包圍區域710對應之部分之包圍區域配線圖案460之包圍區域配線資料560(圖3)。
此處，圖5係表示作為扇出配線之一例之自構成半導體晶片12之BGA之各電極14進行配線之扇出配線16的圖。扇出配線16係自各電極14直至未圖示之連接端之各電極而配設之連接配線圖案中自各電極14直至半導體晶片12之外周緣之配線圖案。連接配線圖案以不產生各配線彼此之交叉或斷線地由CAD系統等予以設計。因此，連接配線圖案相應連接端之各電極與半導體晶片12之相對位置及姿勢之關係而變動。因此，扇出配線之配線圖案亦相應該位置及姿勢之關係而變動。
本申請之揭示中，相對於相對基板W以特定之基準姿勢配置於特定之基準位置之基準晶片之扇出配線皆稱作[基準扇出配線]。即，基準扇出配線為基準配線圖案中基準晶片上之部分。基準位置及基準姿勢無需為半導體晶片630之設計內容之位置及姿勢，而係可採用各種既知之值。因此，基準扇出配線亦相應連接端之各電極與半導體晶片12之相對位置及姿勢之關係，即相應基準位置及基準姿勢而變動。
圖6係表示作為自配線系統150供給之基準配線資料310(圖3)所表示之基準配線圖案之一例之相對基準晶片620而設定之基準配線圖案210的圖；同樣地，圖7係表示基準配線圖案212的圖。且，圖8係表示作為配線資料生成部930A所生成之連接配線資料510(圖3)所表示之連接配線圖案之一例之連接配線圖案410的圖。接著，一面參照圖6至圖8，一面對配線資料生成部930A進行說明。
圖6中，表示設置有包圍基準晶片620之包圍區域710、連接各電極670中之4個電極與半導體晶片610之各電極660之基準配線圖案210。再者，基準配線圖案210中包圍區域710之外側之部分係自半導體晶片610之電極660直至包圍區域710之外周緣之鼠穴270。基準配線 圖案210中包圍區域710之部分分別為實際設定有配線圖案之基準扇出配線220與引出配線圖案230。引出配線圖案230係基準扇出配線220自基準晶片620之外周緣朝包圍區域710之外周緣直線狀延伸之形狀之配線圖案。而且，基準配線圖案210由基準扇出配線220、引出配線圖案230、及鼠穴270而構成。表示基準配線圖案210之基準配線圖案310(圖3)係自配線系統150供給至配線資料生成部930A。再者，鼠穴270所示之部分並未設定實際之配線圖案。因此，基準配線資料310所包含之配線資料為分別表示基準扇出配線220與引出配線圖案230之各配線資料。
圖7中，將圖6之鼠穴270之部分置換為根據該鼠穴而實際設定之配線圖案240。且，基準配線圖案212由基準扇出配線220、引出配線圖案230、及配線圖案240而構成。而且，表示基準配線圖案212之基準配線資料310(圖3)係自配線系統150供給至配線資料生成部930A。
圖6、圖7之例中，雖分別表示基準配線圖案210、212之基準配線資料310被供給至配線資料生成部930A，但，如後述，基於基準扇出配線220而形成包圍區域配線圖案460(圖8)。因此，亦可將表示至少包含基準配線圖案中之基準扇出配線220之配線圖案之配線資料作為基準配線資料310供給至配線資料生成部930A。
再者，如圖7所示，更佳為將基準配線圖案設計成實際上不會產生配線遺漏等配線不良之配線圖案。但，如圖6所示之基準配線圖案般，若無配線不良之配線之要求為根據鼠穴等設定之配線圖案，則亦可採用基準扇出部分以外之尚未結束實際之配線設計之基準配線圖案。
再者，圖6、圖7之例中，分別設定包圍區域710，基準配線圖案210、212中包圍區域710部分之配線沿基準扇出配線220直線狀延伸至包圍區域710之外周緣。如此，若使用與基準晶片有關之基準扇出配 線延伸至包圍區域之外周緣之基準配線圖案，則可容易地抑制相對實際配置於基板上之半導體晶片而生成之連接配線圖案之配線遺漏。但，即使在未設定包圍區域710之狀態下形成連接電極670與電機660之基準配線圖案，並使用該基準配線圖案，仍不會影響本發明之有用性。
又，如圖6、圖7所示，基於具有直線狀延伸至包圍區域之外周緣之配線之基準配線圖案之基準扇出配線，設定包含關於配置於基板上之半導體晶片之引出配線圖案之連接配線圖案之情形時，可抑制設定之連接配線圖案與基準配線圖案大為不同之配線捲曲，從而可易於抑制電性特性之變動。
如圖8所示，配線資料生成部930A生成表示包圍區域配線圖案460之包圍區域配線資料560，與表示其他配線圖案440之其他區域配線資料540。配線資料生成部930A可以各種方法生成包圍區域配線資料560。
例如，配線資料生成部930A無論半導體晶片630之配置誤差為何，皆以使基準扇出配線相對於基準晶片之位置及姿勢、與該半導體晶片之扇出配線420相對於基板W上之半導體晶片630之位置及姿勢成為相同之方式，設定扇出配線420。而且，配線資料生成部930A藉由使扇出配線420延伸至包圍區域710之外周緣而設定引出配線圖案430。配線資料生成部930A生成表示作為包圍區域配線圖案460之由扇出配線420與引出配線圖案430構成之配線圖案之包圍區域配線資料560(圖8)。
又，其他方法中，配線資料生成部930A例如將基準扇出配線220與引出配線圖案230作為一體之配線處理，以使該一體之配線之相對基準晶片620之位置及姿勢，與該一體之配線相對半導體晶片630之位置及姿勢相同之方式，調整該一體之配線之位置及姿勢。配線資料生 成部930A藉由調整經調整位置與姿勢後之該一體之配線之長度，而設定由扇出配線420與引出配線圖案430構成之包圍區域配線圖案460，生成表示包圍區域配線圖案460之包圍區域配線資料560。
上述任一種方法中，配線資料生成部930A無論半導體晶片630之配置誤差為何，皆以使基準扇出配線220相對於基準晶片620之位置及姿勢、與半導體晶片630之扇出配線相對於基板W上之半導體晶片630之位置及姿勢成為相同之方式，設定包圍區域配線圖案460，並生成表示包圍區域配線圖案460之包圍區域配線資料560。
如此，配線資料生成部930A基於相對於無配置誤差之基準晶片620而預設之基準配線圖案中之基準扇出配線220，生成表示連接配線圖案410中與包圍區域710對應之部分之包圍區域配線圖案460之包圍區域配線資料560。且，配線資料生成部930A利用GDS格式等CAD用之格式，生成包圍區域配線資料560。
接著，配線資料生成部930A進而生成表示連接配線圖案410中包圍區域配線圖案460以外之其他配線圖案440之其他區域配線資料540。生成其他區域配線資料540時，配線資料生成部930A首先特定包圍區域配線圖案460與包圍區域710之外周緣之各交點690之位置(座標)。
求取交點690之位置時，配線資料生成部930A例如利用表示包圍區域配線圖案460之方程式、與表示包圍區域710之外周緣中、引出配線圖案430所交叉之部分之線段之方程式，計算交點690之位置。
為容易地進行交點之座標計算，如圖8所示，區域資訊取得部920較佳為取得將多角形之區域設為包圍區域710之包圍區域資訊810。且，配線資料生成部930A較佳為生成表示扇出配線420直線狀延伸至包圍區域710之外周緣之形狀之包圍區域配線圖案460之包圍區域配線資料560。再者，若特定包圍區域710之外周緣與包圍區域配線 圖案460之各者，則交點690之交點位置可由此而計算。因此，即使包圍區域710並非為多角形區域，或包圍區域配線圖案460並非為直線狀，仍不會影響本發明之有用性。
而且，配線資料生成部930A求取基於設計資訊44所包含之接線對照表而連接各交點690與連接端之半導體晶片610之各電極660之配線圖案440，進而生成表示配線圖案440之其他區域配線資料540。配線資料生成部930A利用GDS格式等CAD用之格式生成其他區域配線資料540。
設定配線圖案440時，配線資料生成部930A例如可藉由修正圖7所示之基準配線圖案212中之配線圖案240之一部分配線，而設定配線圖案440。且，配線資料生成部930A亦可不使用配線圖案240，而重新設定連接處於連接關係之交點690與電極660之配線圖案440。無論為何種方法，皆可基於計算出之交點690之位置，並利用基於接線對照表之公知之方法，設定配線圖案440之全部或修正部分。
再者，若包圍區域710為無論半導體晶片630之配置誤差為何皆相對於基板W固定之範圍之區域，則計算交點690之位置時，只要一旦特定包圍區域710之區域，則無需在該配置誤差每次變動時重新特定包圍區域710之外周緣，故處理變得容易。因此，區域資訊取得部920取得將無論配置誤差為何皆相對於基板W固定之範圍之區域設定為包圍區域710之包圍區域資訊810。再者，即使包圍區域710相應配置誤差而變動，配線資料生成部930A仍可藉由設定包圍區域配線圖案460及配線圖案440而設定連接配線圖案410。因此，包圍區域710即使相應配置誤差而變動，仍不會影響本發明之有用性。
若生成包圍區域配線資料560與其他區域配線資料540，則配線資料生成部930A將包圍區域配線資料560與其他區域配線資料540作為構成連接配線資料510(圖3)之配線資料而供給描繪資料生成部940。
描繪資料生成部940基於配線資料生成裝置1A所生成之連接配線資料510，即基於包圍區域配線資料560而生成經施以描繪裝置100A用之光柵處理之描繪資料580。描繪資料580需將包圍區域配線資料560與其他區域配線資料540合成並生成作為1個圖像資料。因此，包圍區域配線資料560與其他區域配線資料540之資料形式不同之情形時，需在進行該合成處理之前以彼此相同之資料形式表現。且，描繪資料580最終需生成光柵資料形式。因此，例如以GDS格式供給包圍區域配線資料560與其他區域配線資料540之情形時，描繪資料生成部940以GDS格式合成該等配線資料，將該合成之配線資料轉換為光柵資料形式而生成描繪資料580。描繪資料580被記憶於記憶部72A。曝光控制部980基於描繪資料580進行基板W之曝光處理。
<A-3.配線資料生成裝置之動作>
圖9及圖10係表示實施形態1之配線資料生成裝置1A(圖3)之動作之一例的流程圖。再者，圖9之流程圖亦表示實施形態2之配線資料生成裝置1B之動作之一例。
若自配線系統150(圖3)供給基準配線資料310(圖3)，且自校準攝影機60(圖3)供給監控圖像42(圖3)，則配線資料生成裝置1A開始圖9之流程圖所示之處理。
如圖9所示，首先，誤差取得部910(圖3)取得半導體晶片630(圖3)相對於基板W上之特定之基準位置及特定之基準姿勢之配置誤差46(圖3)(步驟S110)；區域資訊取得部920(圖3)取得表示基板W上包圍半導體晶片630且較該半導體晶片更廣之包圍區域710(圖8)之包圍區域資訊810(圖3)(步驟S120)。
若供給配置誤差46與包圍區域資訊810，則配線資料生成部930A進行包圍區域配線資料560(圖8)之生成(步驟S130A)。若開始步驟S130A之處理，則處理進展至圖10，配線資料生成部930A特定自配線 系統150預先供給之基準配線資料310所表示之基準配線圖案中之基準扇出配線220(圖6、圖7)(步驟S210)。
接著，配線資料生成部930A無論該半導體晶片之配置誤差為何，皆以使基準扇出配線220相對於基準晶片620(圖6、圖7)之位置及姿勢，與該半導體晶片之扇出配線420(圖8)相對於配置於基板W上之半導體晶片630(圖8)之位置及姿勢成為相同之方式，基於基準扇出配線220，取得基板上之半導體晶片630之扇出配線420(步驟S220)。
配線資料生成部930A取得具有所取得之扇出配線420延伸至包圍區域710之外周緣之形狀之包圍區域配線圖案460(圖8)(步驟S230)，生成表示包圍區域配線圖案460之包圍區域配線資料560(圖3、圖8)(步驟S240)，結束步驟S130A之處理。
接著，處理返回圖9，配線資料生成部930A基於包圍區域配線圖案460與包圍區域710之外周緣之各交點690(圖8)之位置，生成表示連接配線圖案410(圖8)中之包圍區域配線圖案460以外之其他配線圖案440(圖8)之其他區域配線資料540(圖3、圖8)(步驟S140)。
<實施形態2> <B-1.描繪裝置之構成>
實施形態2之描繪裝置100B係與實施形態1之描繪裝置100A相同之、藉由對表面塗敷有感光材料之半導體基板或玻璃等之基板W之表面照射光束而描繪圖案之直接描繪裝置。如圖1、圖2所示，描繪裝置100B與描繪裝置100A不同之構成為控制部70B。描繪裝置100B之控制部70B以外之各構成要素具有與附加有相同之符號之描繪裝置100A之各構成要素相同之構成及功能。且，即使設置於描繪裝置100B之外部之其他裝置即配線系統150亦具有與連接於描繪裝置100之配線系統150相同之構成及功能。以下，對控制部70B進行說明。
控制部70B係與描繪裝置100A之控制部70A相同之用於一面執行 各種運算處理，一面控制描繪裝置100B內之各部之動作的資訊處理部。控制部70B例如具備具有電性連接之CPU900B(圖11)及記憶部72B(圖11)等之電腦而構成。控制部70B尚具備電性連接於CPU900B之曝光控制部980(圖11)；該電腦與曝光控制部980配置於1個電裝支架(圖示省略)內。控制部70B電性連接於上述載物台移動機構20、位置參數測量機構30、光學磁頭部50及校準攝影機60等。控制部70B藉由由CPU900B讀入而執行記憶於記憶部72B之程式PG2，進行上述各部之動作控制。且，控制部70B經由通訊線路而連接於描繪裝置100B之外部之配線系統150。
又，控制部70B亦可與控制部70A同樣地，進行配置於基板上之半導體晶片之電極焊墊之位置檢測，檢測半導體晶片之配置誤差。
<B-2.描繪裝置之功能構成> <B-2-1.描繪裝置之全體功能構成>
圖11係表示與實施形態2之描繪裝置100B之描繪動作之控制有關之功能構成之一例的方塊圖。如圖11所示，描繪裝置100B主要具備作為與描繪動作之控制有關之功能要素之校準攝影機60、控制部70B、光學磁頭部50及載物台移動機構20，藉由該等要素之動作而進行描繪動作之控制。
控制部70B具備包括CPU900B及記憶體等之記憶部72B等之電腦而構成。控制部70B除該電腦外尚具備曝光控制部980。藉由該電腦內之CPU900B依照程式PG2進行之運算處理，而實現誤差取得部910、區域資訊取得部920、配線資料生成部930B、描繪資料生成部940、及廣域配線資料取得部950等之功能。
誤差取得部910、區域資訊取得部920、配線資料生成部930B、及廣域配線資料取得部950構成配線資料生成裝置1B。配線資料生成裝置1B基於由接線對照表等所規定之特定之連接關係，生成表示電 性連接配置於基板W上之半導體晶片之各電極與相對基板W而設之連接端之各電極、即設置於基板W之區域內之連接端之各電極之連接配線資料510(圖11)。換言之，配線資料生成裝置1B生成表示自配置於基板W上之半導體晶片之各電極延伸至基板W上之連接配線圖案之配線資料。
控制部70B與控制部70A之構成要素之差異在於記憶部72B、CPU900B之配線資料生成裝置1B。控制部70B中，附加有與控制部70A之構成要素相同之符號之構成要素具有與控制部70A之附加有該相同之符號之構成要素相同之構成及功能。
記憶部72B由ROM及RAM等記憶體等而構成；與記憶部72A同樣地，預先記憶供CPU900B讀取而執行之程式PG2及區域設定用資訊49等。進而，記憶部72B預先記憶有廣域配線資料350。
如圖12所示，廣域配線資料350例如為表示包圍包圍區域710且較該包圍區域更廣、使與基準晶片620有關之基準扇出配線被引出至預設之廣區域730之外周緣之形狀之廣域配線圖案250之配線資料。且，記憶部72B亦記憶有例如如圖13、圖14所示之廣域配線圖案250及252般，分別與彼此相異之複數個基準扇出配線對應之複數個廣域配線資料350。生成廣域配線資料350時，例如，首先，配線系統150基於基準晶片之基準姿勢，利用GDS格式等，相對廣區域生成表示廣域配線圖案之配線資料。而且，例如，CPU900B藉由對該配線資料施以描繪裝置用之光柵處理，生成光柵資料形式之廣域配線資料350。
如此，自減少處理時間之觀點而言，廣域配線資料350較佳為預先以光柵資料形式生成。但，即使由GDS格式等CAD用之格式生成廣域配線資料350，因配線資料生成裝置1B係基於廣域配線資料350而生成連接配線資料510，故仍不會影響本發明之有用性。
<B-2-2.配線資料生成裝置之功能構成>
配線資料生成裝置1B具備誤差取得部910、區域資訊取得部920、配線資料生成部930B、及廣域配線資料取得部950而構成。配線資料生成裝置1B與配線資料生成裝置1A之實質性差異在於配線資料生成部930B與廣域配線資料取得部950。
配線資料生成裝置1B之配線資料生成部930B及廣域配線資料取得部950以外之各構成要素具有與附加有相同之符號之配線資料生成裝置1A之各構成要素相同之功能。
具體而言，如圖11所示，亦可採用之構成為，誤差取得部910取得配置誤差46，並將其供給至配線資料生成部930B；區域資訊取得部920取得表示包圍區域710之位置、尺寸、及形狀等之包圍區域資訊810並供給至配線資料生成部930B。且，區域資訊取得部920所使用之區域設定用資訊49為預設之包圍區域資訊810本身；區域資訊取得部920自記憶部72B取得該包圍區域資訊810，並將其直接供給至配線資料生成部930B。
廣域配線資料取得部950自記憶部72B取得表示上述廣域配線圖案之廣域配線資料350，並將其供給至配線資料生成部930B。
配線資料生成部930B可基於配置誤差46、包圍區域資訊810、設計資訊44所包含之接線對照表、及廣域配線資料350等，利用以下所說明之2種生成方法1、生成方法2，設定包圍區域配線圖案，生成表示該包圍區域配線圖案之包圍區域配線資料。
<B-2-2-1配線資料生成部之包圍區域配線圖案之生成方法1>
圖12係用於說明利用生成方法1生成包圍區域配線圖案的圖。如圖12之上側所示，包圍區域710包圍以特定之基準姿勢配置於基板W上之特定之基準位置之基準晶片620。廣區域730為包圍該包圍區域710且比該包圍區域710更廣之預設之區域。廣域配線圖案250具有相對基準晶片620之各電極670而設定之基準扇出配線延伸至廣區域730 之外周緣之形狀。廣域配線圖案250為記憶於記憶部721B之廣域配線資料350所表示之配線圖案。廣域配線資料350由廣域配線資料取得部950取得，並供給至配線資料生成部930B。廣域配線圖案250相應連接端之各電極660與基準晶片620之相對位置及姿勢之關係而變動。
對應區域720係相當於相對圖12之下側所示之半導體晶片630之包圍區域710之部分為以基準晶片620為基準、特定廣區域730之區域。對應區域720之特定由配線資料生成部930B而執行。
配線資料生成部930B將廣域配線圖案250中特定之對應區域720之配線圖案特定為包圍區域配線圖案460，生成表示包圍區域配線圖案460之包圍區域配線資料560(圖11)。因此，無論半導體晶片630之配置誤差為何，配線資料生成部930B均藉由生成方法1，以使基準扇出配線相對於基準晶片620之位置及姿勢，與半導體晶片630之扇出配線相對於基板W上之半導體晶片630之位置及姿勢成為相同之方式，設定包圍區域配線圖案460。
<B-2-2-2配線資料生成部之包圍區域配線圖案之生成方法2>
圖13及圖14係分別表示作為生成方法2所使用之複數個廣域配線資料350之一例之彼此相異之廣域配線圖案250與廣域配線圖案252的圖。圖15係用於說明利用生成方法2生成包圍區域配線圖案的圖。
如圖13、圖14所示，在基準晶片620與基準晶片622之間，基準位置與基準姿勢中至少基準姿勢彼此不同。圖13表示有圖12之上側所示之廣區域730之範圍內之部分。圖14之廣域配線圖案252係對於基準晶片622進行與廣域配線圖案250同樣設定。且，記憶部72B記憶有分別表示廣域配線圖案250及252之複數個廣域配線資料350(圖11)。該等廣域配線資料350由廣域配線資料取得部950自記憶部72B取得，並供給至配線資料生成部930B。
廣域配線圖案250及252亦可由配線系統150對於基準晶片620與 基準晶片622之各者，基於根據接線對照表而個別設計之各基準配線圖案予以設定。且，例如，配線系統150亦可藉由根據基準晶片620及622之間之相對位置及姿勢之差異調整基於設計好之基準配線圖案而設定之廣域配線圖案250之位置與姿勢，設定廣域配線圖案252。於該情形時，亦適當進行長度調整。如此，無需經過基於接線對照表設計之過程，而只要藉助由一個廣域配線圖案設定其他廣域配線圖案，即可縮短取得複數個廣域配線資料350所需要之處理時間。
配線資料生成部930B首先特定分別與廣域配線圖案250及252有關之基準晶片620及622之複數個基準姿勢中與配置於基板W上之半導體晶片之姿勢最接近者。圖15之上側，因圖13之基準晶片620與圖14之基準晶片622中，基準晶片622之基準姿勢最接近配置於基板W上之半導體晶片之基準姿勢，故表示將基準晶片622之基準姿勢特定為與配置於基板W上之半導體晶片之姿勢最接近者之狀態。
接著，配線資料生成部930B特定所供給之複數個廣域配線資料350中與特定之基準姿勢對應之配線資料。若特定所使用之廣域配線資料350，則配線資料生成部930B藉由對特定之廣域配線資料350適用上述生成方法1，而生成包圍區域配線資料560(圖11)。因此，在生成方法2中亦係無論半導體晶片之配置誤差為何，配線資料生成部930B皆以使基準扇出配線相對於基準晶片之位置及姿勢，與半導體晶片之扇出配線相對於基板W上之半導體晶片之位置及姿勢成為相同之方式，設定包圍區域配線圖案。
圖15之下側表示有配置於基板W上之半導體晶片632及634。雖與該等半導體晶片有關之基準姿勢彼此相同，但基準位置卻彼此相異。例如，於設定相對半導體晶片632之包圍區域配線圖案462之情形時，配線資料生成部930B將廣域配線圖案252中對應區域722之部分之配線圖案設為包圍區域配線圖案462。而且，配線資料生成部930B生成 表示包圍區域配線圖案462之包圍區域配線資料560。且，於設定相對半導體晶片634之包圍區域配線圖案464之情形時，配線資料生成部930B則同樣地，將廣域配線圖案252中對應區域724之部分之配線圖案設為包圍區域配線圖案464，生成表示包圍區域配線圖案464之包圍區域配線資料560。
自減少處理時間之觀點而言，廣域配線資料350較佳為預先以光柵資料形式生成。更詳細而言，若廣域配線資料350為光柵資料形式之配線資料，則包圍區域配線資料560自開始生成時起即以光柵資料形式生成。因此，相較於以該格式自以GDS格式等CAD用之格式生成之廣域配線圖案350生成包圍區域配線資料560，其後轉換為光柵資料形式之情形，可減少該轉換所需之處理時間。但，即使以GDS格式等CAD用之格式生成廣域配線資料350，因配線資料生成裝置1B基於廣域配線資料350可生成連接配線資料510，故不會影響本發明之有用性。
若利用生成方法1或生成方法2生成包圍區域配線資料560(圖1)，則配線資料生成部930B生成表示連接配線圖案410中由包圍區域配線資料560所表示之包圍區域配線圖案以外之其他配線圖案的其他區域配線資料540(圖11)。其他區域配線資料540之生成係與以圖8所說明之利用配線資料生成部930A生成其他區域配線資料同樣地，基於包圍區域配線圖案與包圍區域710之外周緣之各交點之位置(座標)而進行。其他區域配線資料540通常係以GDS格式等CAD用之格式生成。
生成方法1、2之包圍區域配線圖案之設定處理仍基於與利用配線資料生成部930A進行之包圍區域配線圖案之設定相同之理由，區域資訊取得部920較佳為取得將多角形之區域設為包圍區域710之包圍區域資訊810。
又，較佳為配線資料生成部930B生成表示與配置於基板W上之 半導體晶片有關之扇出配線直線狀延伸至包圍區域710之外周緣之形狀之包圍區域配線圖案之包圍區域配線資料560。
又，區域資訊取得部920較佳為取得表示無論半導體晶片之配置誤差為何，皆將相對於基板W固定之範圍之區域設定為包圍區域710之包圍區域資訊810。
若生成包圍區域配線資料560與其他區域配線資料540，則配線資料生成部930B將包圍區域配線資料560與其他區域配線資料540作為構成連接配線資料510(圖11)之配線資料而供給至描繪資料生成部940。
描繪資料生成部940基於配線資料生成裝置1B所生成之連接配線資料510，即基於包圍區域配線資料560，生成施以描繪裝置100B用之光柵處理後之描繪資料580(圖11)。描繪資料580需將包圍區域配線資料560與其他區域配線資料540合成為1個圖像資料。因此，包圍區域配線資料560與其他區域配線資料540之資料形式不同之情形時，需在進行該合成處理前，使其以彼此相同之資料形式出現。且，描繪資料580最終需以光柵資料形式生成。因此，例如由光柵資料形式供給包圍區域配線資料560、由GDS格式供給其他區域配線資料540之情形時，描繪資料生成部940首先將其他區域配線資料540轉換為光柵資料形式。然後，描繪資料生成部940彼此合成光柵資料形式之包圍區域配線資料560與其他區域配線資料540而生成描繪資料580。描繪資料580記憶於記憶部72A。曝光控制部980基於描繪資料580進行基板W之曝光處理。
<B-3.配線資料生成裝置之動作>
圖16及圖17係表示實施形態2之配線資料生成裝置1B之動作之一例的流程圖。圖16之流程圖係與上述包圍區域配線圖案之生成方法1對應之流程圖，表示圖9之流程圖之步驟S130B之詳細處理。圖17之 流程圖係與上述包圍區域配線圖案之生成方法2對應之流程圖，表示圖9之流程圖之步驟S130C之詳細之處理。對上述圖9之流程圖，省略其說明，而一面適當參照圖11、圖12，一面根據圖16之流程圖，說明利用包圍區域配線圖案之生成方法1生成包圍區域配線資料。且，一面適當參照圖11、圖13至圖15，一面根據圖17之流程圖，說明利用包圍區域配線圖案之生成方法2生成包圍區域配線資料。
<B-3-1.藉由生成方法1生成包圍區域配線資料之動作>
若開始圖9之流程圖之步驟S130B之處理，則處理移至圖16，如圖11所示，廣域配線資料取得部950自記憶部72B取得廣域配線資料350(步驟S310)，並將其供給至配線資料生成部930B。
接著，如圖12所示，配線資料生成部930B基於廣域配線資料350所示之廣域配線圖案250，設定與基板W上之半導體晶片630之配置誤差相應之包圍區域配線圖案460(步驟S320)。更詳細而言，抽出廣域配線圖案250中與半導體晶片630之配置誤差相應之對應區域720(圖12)之部分之配線圖案。而且，藉由根據配置誤差以適合包圍區域710相對半導體晶片630之位置及姿勢地進行調整，將抽出之配線圖案之位置及姿勢設為包圍區域配線圖案460。
配線資料生成部930B生成表示設定之包圍區域配線圖案460之包圍區域配線資料560(圖11)(步驟S330)。又，若結束圖16之流程圖之處理，則處理返回步驟S140(圖9)。
<B-3-2.以生成方法2生成包圍區域配線資料之動作>
若開始圖9之流程圖之步驟S130C之處理，則處理移至圖17，廣域配線資料取得部950(圖11)自記憶部72B取得與不同之基準姿勢對應之複數個廣域配線資料350(圖11)(步驟S410)，並將其供給至配線資料生成部930B。換言之，廣域配線資料取得部950取得分別與彼此相異之複數個基準姿勢候補對應之複數個廣域配線資料候補。具體而言， 該複數個廣域配線資料350例如為分別表示圖13、圖14各自所示之廣域配線圖案250及252之複數個廣域配線資料350。
接著，配線資料生成部930B特定與與半導體晶片630之姿勢最接近之基準姿勢對應之廣域配線資料350(步驟S420)。更詳細而言，首先，特定與複數個廣域配線資料350有關之複數個基準姿勢中與配置於基板W上之半導體晶片之姿勢最接近之基準姿勢。又，特定相對被特定之基準姿勢之廣域配線資料350。換言之，配線資料生成部930B將複數個基準姿勢候補中與基板W上之半導體晶片630之實際姿勢最接近者選作基準姿勢。又，配線資料生成部930B將廣域配線資料取得部950所取得之複數個廣域配線資料候補中、與選定之基準姿勢對應者選作廣域配線資料350。圖15之例中，特定表示圖14所示之廣域配線圖案252之廣域配線資料350。
若特定廣域配線資料350，則配線資料生成部930B基於特定之廣域配線資料350，生成包圍區域配線資料560(圖11)(步驟S430)。步驟S430中之包圍區域配線資料560之生成處理例如依照圖16所示之步驟S320及S330之處理執行。又，若結束圖17之流程圖之處理，則處理返回至步驟S140(圖9)。
利用如上般構成之實施形態1及實施形態2之任一種配線資料生成裝置，皆可基於無不良配線，即不存在不良配線之基準配線圖案之一部分即基準扇出配線，相應半導體晶片相對基準位置及基準姿勢之配置誤差，生成連接配線圖案中之包圍區域配線圖案。因此，可抑制包含扇出配線、較難配線之包圍區域之配線遺漏之產生與生成配線資料所需之處理時間。且，因包圍區域大於半導體晶片，故較包圍區域與半導體晶片為同尺寸之情形，可縮短並簡化包圍區域配線圖案以外之配線圖案。藉此，即使對該配線圖案，仍可抑制配線遺漏之產生與生成配線資料所需之處理時間。因此，即使半導體晶片之各電極之配 置較複雜，半導體晶片中存在與位置及姿勢有關之配置誤差之情形時，仍可一面抑制配線遺漏之產生與減少處理時間，一面生成表示連接配線圖案之配線資料。
又，若利用如上般構成之實施形態2之配線資料生成裝置，則相對於包圍包圍區域且較該包圍區域更廣之預設之廣區域，預設基準扇出配線延伸至廣區域之外周緣之形狀之廣域配線圖案之狀態下，以基準晶片為基準，於廣區域特定相當於相對基板上之半導體晶片之包圍區域之部分。又，以將廣域配線圖案中該特定之部分之配線圖案特定為包圍區域配線圖案之方式，生成包圍區域配線資料。因此，縮短了生成包圍區域配線資料所需之時間。
又，若利用如上般構成之實施形態2之配線資料生成裝置，則取得分別與彼此相異之複數個基準姿勢對應之事先生成之複數個廣域配線資料，特定該複數個基準姿勢中與配置於基板上之半導體晶片之姿勢最接近者。換言之，取得分別與彼此相異之複數個基準姿勢候補(reference angle candidates)對應之複數個廣域配線資料候補，將複數個基準姿勢候補中與基板W上之半導體晶片630之實際姿勢最接近者選作基準姿勢。又，特定該複數個廣域配線資料中與特定之基準姿勢對應之廣域配線資料，基於該廣域配線資料，生成包圍區域配線資料。換言之，將複數個廣域配線資料候補中與選定之基準姿勢對應者選作廣域配線資料350，基於選定之廣域配線資料，生成包圍區域配線資料。因此，因僅利用旋轉處理與平行移動處理中較容易處理之平行移動，自廣域配線資料生成包圍區域配線資料，故可縮短處理時間。
又，若利用如上般構成之實施形態2之配線資料生成裝置，則預先記憶於記憶部之廣域配線資料係與描繪裝置用等之特定光柵處理相應之光柵資料形式。因此，因自廣域配線資料生成之包圍區域配線資 料亦為光柵資料形式，故描繪資料之生成過程中無需對包圍區域配線資料進行光柵處理，從而可縮短處理時間。
雖本發明已被予以詳細記述，但上述記述僅為全部態樣之例示而並非限定於此。因此，本發明係可在其發明之範圍內，自由組合各實施形態，或適當變更、變形、省略各實施形態。例如，雖實施形態1及2之配線資料生成裝置包含在描繪裝置中，但亦可將其設為獨立於描繪裝置之外部裝置。且，亦可代替圖7等所示之半導體晶片610之各電極660，將配設於半導體晶片630之周圍之各電極用作相對半導體晶片620之電極670之連接端之電極。且，本發明亦可適用在半導體晶片610與基準晶片620以相同之方式移動之情形中，且即使於代替半導體晶片610而僅配置電極660之情形中，仍可予以適當應用。且，亦可於藉由將半導體晶片之電極接合於基板等支持體而封入半導體晶片後，藉由薄化等除去支持體之狀態下，於露出半導體晶片之電極之支持體之背面，適用本發明之方法，形成連接配線圖案。且，亦可根據各半導體晶片之大小或半導體晶片間之間隔，適當改變包圍區域或廣區域之尺寸。且，亦可於利用配線資料生成裝置求取連接配線資料之階段等，進行DRC(Design Rule Check：設計規則檢測)，並於其結果滿足特定之基準之情形時，進行下游側之生成處理等。
1A‧‧‧配線資料生成裝置
20‧‧‧載物台移動機構
42‧‧‧監控圖像
44‧‧‧設計資訊
46‧‧‧配置誤差
49‧‧‧區域設定用資訊
50‧‧‧光學磁頭部
60‧‧‧校準攝影機
70A‧‧‧控制部
72A‧‧‧記憶部
100A‧‧‧描繪裝置
150‧‧‧配線系統
310‧‧‧基準配線資料
510‧‧‧連接配線資料
540‧‧‧其他區域配線資料
560‧‧‧包圍區域配線資料
580‧‧‧描繪資料
810‧‧‧包圍區域資訊
900A‧‧‧CPU
910‧‧‧誤差取得部
920‧‧‧區域資訊取得部
930A‧‧‧配線資料生成部
940‧‧‧描繪資料生成部
980‧‧‧曝光控制部
PG1‧‧‧程式

Claims (10)

  1. 一種配線資料之生成裝置，其係生成表示基於特定之連接關係而將配置於基板上之半導體晶片之各電極與相對於上述基板而設之連接端之各電極電性連接之連接配線圖案之配線資料者，其包含：誤差取得部，其取得上述半導體晶片在上述基板上之相對於特定之基準位置及特定之基準姿勢之配置誤差；區域資訊取得部，其取得包圍區域資訊，該包圍區域資訊表示在上述基板上包圍上述半導體晶片且較該半導體晶片更廣之包圍區域；及配線資料生成部，其基於表示相對於無上述配置誤差之上述半導體晶片即基準晶片而設定之無不良配線之上述連接配線圖案之基準配線圖案中，自上述基準晶片之各電極至上述基準晶片之外周緣之配線圖案即基準扇出配線，而生成表示上述連接配線圖案中與上述包圍區域對應之部分之包圍區域配線圖案之包圍區域配線資料；且上述配線資料生成部無論上述配置誤差為何，皆以使上述基準扇出配線相對於上述基準晶片之位置及姿勢與上述半導體晶片之扇出配線相對於上述基板上之該半導體晶片之位置及姿勢成為相同之方式，生成上述包圍區域配線資料。
  2. 如請求項1之配線資料之生成裝置，其中進而包含廣域配線資料取得部，該廣域配線資料取得部取得廣域配線資料，其表示上述基準扇出配線被引出至包圍上述包圍區域且較該包圍區域更廣之預設之廣區域之外周緣之形狀之廣域配線圖案； 上述配線資料生成部以上述基準晶片為基準，於上述廣域中特定相當於對上述半導體晶片之上述包圍區域之部分，將上述廣域配線圖案中該特定之部分之配線圖案特定為上述包圍區域配線圖案，而生成上述包圍區域配線資料。
  3. 如請求項2之配線資料之生成裝置，其中上述廣域配線資料取得部取得分別與彼此相異之複數個基準姿勢候補對應之複數個廣域配線資料候補；上述配線資料生成部將該複數個基準姿勢候補中與上述基板上之上述半導體晶片之實際姿勢最接近者選作上述基準姿勢，將上述複數個廣域配線資料候補中與上述基準姿勢對應者選作上述廣域配線資料，基於選定之上述廣域配線資料而生成上述包圍區域配線資料。
  4. 如請求項2或3之配線資料之生成裝置，其中上述廣域配線資料係與特定之光柵處理相應之光柵資料形式。
  5. 如請求項1至3中任一項之配線資料之生成裝置，其中上述包圍區域為無論上述配置誤差為何皆相對於上述基板固定之範圍之區域。
  6. 如請求項1至3中任一項之配線資料之生成裝置，其中上述包圍區域為多角形區域。
  7. 如請求項1至3中任一項之配線資料之生成裝置，其中上述配線資料生成部生成上述包圍區域配線資料，其表示上述半導體晶片之扇出配線直線狀地被引出至上述包圍區域之外周緣之形狀之上述包圍區域配線圖案。
  8. 如請求項1至3中任一項之配線資料之生成裝置，其中上述配線資料生成部基於上述包圍區域配線圖案與上述包圍 區域之外周緣之各交點之位置，進而生成表示上述連接配線圖案中上述包圍區域配線圖案以外之其他配線圖案之其他區域配線資料。
  9. 一種描繪裝置，其係直接曝光載置於載物台上之基板者，其包含：生成裝置，其生成表示基於特定之連接關係而將配置於上述基板上之半導體晶片之各電極與相對於上述基板而設之連接端之各電極電性連接之連接配線圖案之配線資料；光學磁頭部，其不使用曝光用之掩膜而曝光上述基板；載物台，其載置上述基板，並相對於上述光學磁頭部進行相對移動；攝影部，其拍攝配置於上述基板上之上述半導體晶片；及描繪資料生成部，其生成該描繪裝置用之經施以光柵處理之描繪資料；且上述生成裝置具備誤差取得部，其取得上述半導體晶片在上述基板上之相對於特定之基準位置及特定之基準姿勢之配置誤差；區域資訊取得部，其取得包圍區域資訊，該包圍區域資訊表示在上述基板上包圍上述半導體晶片且較該半導體晶片更廣之包圍區域；及配線資料生成部，其基於表示相對於無上述配置誤差之上述半導體晶片即基準晶片而設定之無不良配線之上述連接配線圖案之基準配線圖案中，自上述基準晶片之各電極至上述基準晶片之外周緣之配線圖案即基準扇出配線，以無論上述配置誤差為何，皆以使上述基準扇出配線相對於上述基準晶片之位置及姿勢與該上述半導體晶片之扇出配線相對於上述基板上之上述 該半導體晶片之位置及姿勢成為相同之方式，生成表示上述連接配線圖案中與上述包圍區域對應之部分之包圍區域配線圖案之包圍區域配線資料；且基於上述攝影部所拍攝之上述半導體晶片之圖像，取得上述配置誤差，並且基於該配置誤差而生成上述包圍區域配線資料；上述描繪資料生成部基於上述生成裝置所生成之上述包圍區域配線資料而生成上述描繪資料；該描繪裝置基於上述描繪資料生成部所生成之上述描繪資料，由上述光學磁頭部將載置於上述載物台上之上述基板直接曝光。
  10. 一種配線資料之生成方法，其係生成表示基於特定之連接關係而將載置於基板上之半導體晶片之各電極與相對於上述基板而設之連接端之各電極電性連接之連接配線圖案者，其包含：誤差取得步驟，其取得上述半導體晶片在上述基板上之相對於特定之基準位置及特定之基準姿勢之配置誤差；區域資訊取得步驟，其取得包圍區域資訊，該包圍區域資訊表示在上述基板上包圍上述半導體晶片且較該半導體晶片更廣之包圍區域；及配線資料生成步驟，其基於表示相對於無上述配置誤差之上述半導體晶片即基準晶片而設定之無不良配線之上述連接配線圖案之基準配線圖案中，自上述基準晶片之各電極至上述基準晶片之外周緣之配線圖案即基準扇出配線，而生成表示上述連接配線圖案中與上述包圍區域對應之部分之包圍區域配線圖案之包圍區域配線資料；且上述配線資料生成步驟無論上述配置誤差為何，皆以使上述 基準扇出配線相對於上述基準晶片之位置及姿勢與上述半導體晶片之扇出配線相對於上述基板上之該半導體晶片之位置及姿勢成為相同之方式，生成上述包圍區域配線資料。
TW102101679A 2012-06-28 2013-01-16 配線資料之生成裝置、生成方法及描繪裝置 TWI467404B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145880A JP5779145B2 (ja) 2012-06-28 2012-06-28 配線データの生成装置、生成方法、そのプログラム、および描画装置

Publications (2)

Publication Number Publication Date
TW201401093A TW201401093A (zh) 2014-01-01
TWI467404B true TWI467404B (zh) 2015-01-01

Family

ID=49779653

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102101679A TWI467404B (zh) 2012-06-28 2013-01-16 配線資料之生成裝置、生成方法及描繪裝置

Country Status (5)

Country Link
US (1) US8645891B2 (zh)
JP (1) JP5779145B2 (zh)
KR (1) KR101449262B1 (zh)
CN (1) CN103515267B (zh)
TW (1) TWI467404B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6351992B2 (ja) * 2014-02-17 2018-07-04 株式会社Ｓｃｒｅｅｎホールディングス 変位検出装置、基板処理装置、変位検出方法および基板処理方法
JP6321512B2 (ja) * 2014-09-29 2018-05-09 株式会社Ｓｃｒｅｅｎホールディングス 配線データの生成装置、生成方法、および描画システム
JP6601173B2 (ja) * 2015-11-12 2019-11-06 ウシオ電機株式会社 露光装置、基板製造システム、露光方法、および基板製造方法
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
TWI648604B (zh) * 2017-12-27 2019-01-21 財團法人工業技術研究院 數位直接成像方法與系統、影像產生方法與電子裝置
JP7123692B2 (ja) * 2018-08-13 2022-08-23 株式会社日本マイクロニクス 配線基板設計支援装置、配線基板ビア配置方法及び配線基板ビア配置プログラム
TWI809201B (zh) * 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
JP2020136549A (ja) * 2019-02-22 2020-08-31 株式会社Ｓｃｒｅｅｎホールディングス パターン形成装置、パターン形成方法および吐出データ生成方法
JP7365262B2 (ja) * 2020-02-21 2023-10-19 株式会社Ｓｃｒｅｅｎホールディングス 配線パターン生成装置、描画システム、配線パターン生成方法および配線パターン生成プログラム
JP7437282B2 (ja) * 2020-10-01 2024-02-22 株式会社Ｓｃｒｅｅｎホールディングス 配線データ生成装置、描画システムおよび配線データ生成方法
CN112380807B (zh) * 2020-11-06 2022-08-09 成都海光集成电路设计有限公司 重布线层过孔阵列的放置方法及装置
JP2022162313A (ja) * 2021-04-12 2022-10-24 株式会社ニコン 露光装置、露光方法、デバイス製造方法、及びデバイス
JPWO2023286726A1 (zh) * 2021-07-12 2023-01-19
WO2023003918A2 (en) * 2021-07-23 2023-01-26 D2S, Inc. Methods and systems to determine parasitics for semiconductor or flat panel display fabrication

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238494B (en) * 2003-06-25 2005-08-21 Fujitsu Ltd Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
TW200717423A (en) * 2005-09-27 2007-05-01 Rohm Co Ltd D/A converter circuit, organic EL device circuit and organic EL display device
US7394070B2 (en) * 2004-12-27 2008-07-01 Hitachi High-Technologies Corporation Method and apparatus for inspecting patterns
US7650584B2 (en) * 2006-09-22 2010-01-19 Kabushiki Kaisha Toshiba Application specific semiconductor integrated circuit and its manufacturing method thereof
US8111374B2 (en) * 2005-09-09 2012-02-07 Nikon Corporation Analysis method, exposure method, and device manufacturing method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831404B2 (ja) * 1988-02-24 1996-03-27 三菱電機株式会社 半導体装置の製造方法
JP3301112B2 (ja) * 1992-05-28 2002-07-15 ソニー株式会社 マルチチップパッケージ型半導体装置の製造方法
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003197850A (ja) 2001-12-26 2003-07-11 Sony Corp 半導体装置及びその製造方法
JP4371039B2 (ja) * 2004-11-04 2009-11-25 セイコーエプソン株式会社 半導体チップの実装方法
JP2006330184A (ja) * 2005-05-24 2006-12-07 Fujifilm Holdings Corp 画像処理装置
JP4450769B2 (ja) * 2005-06-16 2010-04-14 富士フイルム株式会社 画像処理装置、画像描画装置及びシステム
JP2010219489A (ja) 2009-02-20 2010-09-30 Toshiba Corp 半導体装置およびその製造方法
JP5373518B2 (ja) 2009-09-15 2013-12-18 大日本スクリーン製造株式会社 データ変換方法、描画システムおよびプログラム
JP5637771B2 (ja) * 2010-08-17 2014-12-10 株式会社Ｓｃｒｅｅｎホールディングス 直接描画方法および直接描画装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238494B (en) * 2003-06-25 2005-08-21 Fujitsu Ltd Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor
US7394070B2 (en) * 2004-12-27 2008-07-01 Hitachi High-Technologies Corporation Method and apparatus for inspecting patterns
US8111374B2 (en) * 2005-09-09 2012-02-07 Nikon Corporation Analysis method, exposure method, and device manufacturing method
TW200717423A (en) * 2005-09-27 2007-05-01 Rohm Co Ltd D/A converter circuit, organic EL device circuit and organic EL display device
US7650584B2 (en) * 2006-09-22 2010-01-19 Kabushiki Kaisha Toshiba Application specific semiconductor integrated circuit and its manufacturing method thereof

Also Published As

Publication number Publication date
JP2014011264A (ja) 2014-01-20
KR20140001741A (ko) 2014-01-07
CN103515267B (zh) 2016-03-16
TW201401093A (zh) 2014-01-01
US8645891B2 (en) 2014-02-04
KR101449262B1 (ko) 2014-10-08
JP5779145B2 (ja) 2015-09-16
US20140007033A1 (en) 2014-01-02
CN103515267A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
TWI467404B (zh) 配線資料之生成裝置、生成方法及描繪裝置
JP6174487B2 (ja) ワークピース上にパターンを生成するための方法および装置
JP5406256B2 (ja) リソグラフィ装置、デバイス製造方法および基板にパターンを与える方法
TWI617932B (zh) 配線資料之生成裝置、生成方法及描繪系統
CN106547171A (zh) 一种用于光刻装置的套刻补偿系统及方法
TWI455175B (zh) Connection device and connection method, program, component manufacturing processing system, exposure apparatus and exposure method, and measurement and inspection apparatus and measurement inspection method between component manufacturing processing apparatus
TWI742485B (zh) 半導體裝置製造中的移位控制方法
TWI647739B (zh) 圖案形成裝置及圖案形成方法
JP2011191717A (ja) パターン検査装置及びパターン検査方法
TWI776696B (zh) 配線資料生成裝置、描繪系統以及配線資料生成方法
TWI612392B (zh) 曝光裝置用之圖形使用者介面裝置、曝光系統、曝光條件設定方法及記錄媒體
JP2007305995A (ja) バンプの配置及び／または形成のための方法及び装置
JP2005030774A (ja) クリーム半田バンプの形状測定方法および形状測定装置
JP2005197338A (ja) 位置合わせ方法及び処理装置
JP6071263B2 (ja) 露光装置、露光システム、それらを用いたデバイスの製造方法
JP7437188B2 (ja) 検査装置
WO2024063968A1 (en) On tool metrology scheme for advanced packaging
JP2005017168A (ja) 外観検査装置、外観検査方法、及び半導体チップの製造方法
JP2009038264A (ja) 露光装置およびデバイス製造方法
JPH07139926A (ja) 半導体装置の封止半田突起検査方法及びその実施装置
JP2017032457A (ja) パターン検査装置