CN106547171A - 一种用于光刻装置的套刻补偿系统及方法 - Google Patents
一种用于光刻装置的套刻补偿系统及方法 Download PDFInfo
- Publication number
- CN106547171A CN106547171A CN201510590523.0A CN201510590523A CN106547171A CN 106547171 A CN106547171 A CN 106547171A CN 201510590523 A CN201510590523 A CN 201510590523A CN 106547171 A CN106547171 A CN 106547171A
- Authority
- CN
- China
- Prior art keywords
- exposure field
- chip
- overlay
- wafer
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000012937 correction Methods 0.000 claims description 31
- 238000005259 measurement Methods 0.000 claims description 15
- 238000004088 simulation Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 5
- 238000013519 translation Methods 0.000 claims description 5
- 238000005286 illumination Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 230000004907 flux Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 31
- 238000001459 lithography Methods 0.000 description 19
- 238000001259 photo etching Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000006798 recombination Effects 0.000 description 3
- 238000005215 recombination Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开一种用于光刻装置的套刻补偿系统，包括：一照明模块，用于提供一辐射束；一掩模台，用于承载一图案；一工件台，用于承载一待曝光重组晶圆并提供至少一个自由度的运动；一投影物镜，用于将该图案成像至该待曝光重组晶圆；一套刻误差测量及补偿系统，用于测量该待曝光重组晶圆上的芯片位置与图案成像位置的相对位置误差，计算获得一校正模型用于补偿该相对位置误差。本发明同时公开一种用于光刻装置的套刻补偿方法。
Description
技术领域
本发明涉及一种集成电路装备制造领域，尤其涉及一种用于光刻装置的套刻补偿系统及方法。
背景技术
晶圆级封装（Wafer Level Package, WLP)以球栅阵列（Ball grid
array，BGA）技术为基础，是一种经过改进和提高的芯片尺寸封装（Chip size package, CSP）。有人又将WLP称为圆片级—芯片尺寸封装（WLP-CSP）。晶圆级封装技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术，封装后的芯片尺寸与裸片完全一致，顺应了市场对微电子产品日益轻、小、短、薄化和低价化的要求。扇出WLP（fan-out WLP）是晶圆级封装的一种，其芯片周围被散布在芯片外封装面积的适配材料围绕。采用晶圆级模塑技术把测试合格的芯片嵌入人造塑料晶圆（重组晶圆）中，如图1，具体工艺过程如下示意图2。然后用前道隔离和金属化工艺将互连扇出到有光刻和作图晶圆级工艺的周围区域。再加入焊球，在晶圆上进行平行测试。然后将重组晶圆切割成各个单元，就可包装发运了。
由于扇出WLP中间涉及了晶圆重组工艺，重组晶圆制备过程中需要表面贴合工艺，这就需要芯片键合到人造晶圆上时完成芯片的对准及键合操作。然而，对准精度与操作时间密切相关，如果要实现较高的对准精度，一般需要耗费更多的操作时间，如采用倒装芯片设备实现芯片到人造晶圆的对准，若每秒完成一个芯片的对准，其对准精度只有约10微米，若要求对准精度为1微米，可能完成一个芯片的对准会需要10秒或更多时间，而且对准精度越高，对应设备越复杂，也越昂贵。目前要实现芯片初始位置的高精度对准面临的问题就是精度和效率难以同时保证。并且芯片嵌入重组晶圆后还需热塑封成型工艺，在此过程中会有高温加热过程，芯片会因应力作用发生位置变化，进而可能出现位置偏差，这些现象的产生将对后续光刻工艺造成困难。特别是针对在die on wafer 或die on die光刻工艺中给曝光装置的套刻对准问题带来了挑战，比如要求第一层光刻的开窗必须与重组晶圆的精度匹配，如图3。
现有的许多方法和专利旨在对重组过程中提高芯片到载体晶圆上的对准精度。例如，CN201310463023.1所述，在下层芯片或重组晶圆上设计限位结构并利用所述限位结构辅助，实现芯片对准键合。又例如，CN02104611.5所述， 在一载板上设计沟槽或者凹槽，使芯片固定于槽中，实现芯片在重组晶圆中的对准。上述工艺后续的光刻工艺套刻对准精度严重依赖于重组晶圆的制造技术，一旦重组过程中出现芯片键合位置偏差，后续的光刻工艺将很难实现高精度的套刻对准。而传统的套刻补偿方法建立在原始晶圆上各个芯片具有规律偏差或旋转值的基础之上，使各个芯片的套刻补偿值可以根据原始晶圆的前层和当前层对准标记进行统一计算，然后在光刻工艺中的全片范围内对所有芯片进行补偿。然而在重组晶圆中各个芯片之间的位置偏差或旋转角度没有很强的规律性，不能用传统的套刻补偿方法进行校正。因此，有必要针对重组晶圆中无规律位置偏差的芯片光刻工艺套刻补偿问题提出相应的解决方案。实际上，鲜有技术或方案针对改善晶圆重组后的曝光套刻补偿问题。本发明旨在针对die on wafer 或die on die的后续光刻工艺套刻补偿问题，基于fan-out技术提出一种改善曝光套刻补偿精度的系统及方法。这种方法将有别于传统的套刻补偿方式，采用自适应套刻补偿工艺实现对芯片位置偏差没有很强的规律性的重组晶圆的光刻工艺套刻补偿。
发明内容
有鉴于此，本发明提供一种用于光刻装置的套刻补偿系统及套刻补偿方法，针对重组晶圆在重组过程中出现芯片键合位置偏差，通过该系统计算出该位置偏差值，在后续曝光工艺进行套刻补偿，从而使光刻装置实现具有动态自适应的曝光套刻补偿系统和补偿方法。
为了实现上述发明目的，本发明公开一种用于光刻装置的套刻补偿系统，包括：一照明模块，用于提供一辐射束；一掩模台，用于承载一图案；一工件台，用于承载一待曝光重组晶圆并提供至少一个自由度的运动；一投影物镜，用于将该图案成像至该待曝光重组晶圆；一套刻误差测量及补偿系统，用于测量该待曝光重组晶圆上的芯片位置与图案成像位置的相对位置误差，计算获得一校正模型用于补偿该相对位置误差。
更进一步地，该套刻误差测量及补偿系统包括：一获取单元，用于获取该待曝光重组晶圆在曝光场内的芯片的位置信息；一预设单元，用于生成一模拟曝光场，该模拟曝光场中的芯片位置信息与该获取单元获取的芯片位置信息一致；一套刻偏差计算单元，用于将该获取单元获取的芯片位置信息与该模拟曝光场中的芯片位置信息进行比对，计算该曝光场相对应的套刻误差值；一判定单元，用于判定该套刻误差值的拟合残差是否满足要求，如果满足则计算出该校正模型，如果不满足则对该套刻误差值进行处理并根据处理后的结果计算该校正模型。
更进一步地，该套刻误差测量及补偿系统还包括一控制单元，该控制单元用于根据该校正模型驱动该掩模台、工件台和投影物镜至少其一，来实现对待曝光重组晶圆的套刻补偿。
更进一步地，该相对位置误差包括Δx、Δy，且满足如下函数关系：
其中：x、y分别为重组晶圆上的芯片位置特征点名义位置坐标值，和分别为各个误差补偿系数，和 分别为各个误差分解项之和，R x、R y分别为拟合残差。
更进一步地，该获取单元根据该待曝光重组晶圆上的各个曝光场建立一坐标系，该坐标系以该曝光场中心点为坐标原点，该曝光场内每个芯片的顶点作为芯片位置信息的特征点，每个特征点相对于该坐标原点的坐标值为该特征点的坐标测量值。
更进一步地，该预设单元将每一模拟曝光场形成参考坐标系，该参考坐标系选取该模拟曝光场中心点作为坐标原点，该模拟曝光场内每个芯片的顶点为该芯片的名义位置信息的特征点，每个特征点相对于该坐标原点的坐标值为该特征点的名义坐标值。
更进一步地，该套刻误差值包括以下误差中的一种或几种：平移补偿差值、倍率补偿差值、旋转补偿差值、畸变补偿差值。
一种用于光刻装置的套刻补偿方法，包括：步骤一、采集一待曝光重组晶圆上曝光场内芯片的位置信息；步骤二、根据该待曝光重组晶圆上曝光场内芯片信息生成一模拟曝光场，该模拟曝光场的芯片位置信息与该待曝光重组晶圆上曝光场内芯片的位置信息一致；步骤三、将该模拟曝光场的芯片位置信息与待曝光重组晶圆上曝光场内芯片的位置信息进行比对，计算该曝光场相对应的套刻误差值；步骤四、判定该套刻误差值的拟合残差是否满足要求，如果满足则计算出一校正模型，如果不满足则对该套刻误差值进行处理并根据处理后的结果计算该校正模型；步骤五、根据该校正模型对该曝光场套刻补偿后曝光。
该步骤一进一步包括：根据该待曝光重组晶圆上曝光场内芯片信息定义一曝光方案。该曝光方案包括控制曝光场大小、曝光场位置、曝光场数目及曝光顺序至少其一。
该步骤三进一步包括：根据该待曝光重组晶圆上的各个曝光场建立一坐标系，该坐标系以该曝光场中心点为坐标原点，该曝光场内每个芯片的顶点作为芯片位置信息的特征点，每个特征点相对于该坐标原点的坐标值为该特征点的坐标测量值。
该步骤三进一步包括：将每一模拟曝光场形成参考坐标系，该参考坐标系选取该模拟曝光场中心点作为坐标原点，该模拟曝光场内每个芯片的顶点为该芯片的名义位置信息的特征点，每个特征点相对于该坐标原点的坐标值为该特征点的名义坐标值。
该方法还包括步骤六：重复步骤一至五直至完成全部曝光场或所述待曝光重组晶圆上所有芯片的套刻补偿后曝光。
本发明技术具有以下优点：本发明套刻补偿系统所获得的套刻补偿值都是在曝光之前完成的，在曝光过程中，光刻装置是按照预先设定好的曝光方案按照曝光场顺序依次进行的，与现有的工艺方法相同，不会增加曝光时间影响产率；针对重组晶圆在重组过程中出现芯片键合位置偏差，本发明按照预先的设定好的曝光方案逐个曝光场对各个芯片的分布规律进行套刻误差值计算，获得各个曝光场的校正模型，并控制该光刻装置独立驱动掩模台驱动装置、工件台驱动装置或物镜镜头调整来实现对待曝光重组晶圆的套刻补偿，使得待曝光重组晶圆的不同曝光场都具有一致且较高的套刻精度。
附图说明
关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
图1是晶圆级模塑技术把测试合格的芯片嵌入人造塑料晶圆的结构示意图；
图2是晶圆级模塑技术的工艺示意图；
图3是第一层光刻的开窗必须与重组晶圆的精度匹配的示意图；
图4是本发明涉及的光刻装置的结构示意图；
图5是重组晶圆上芯片位置与待曝光图形位置关系的结构示意图；
图6是本发明涉及的用于光刻装置的套刻误差测量及补偿系统实施例的结构框架图；
图7是本发明涉及的套刻补偿方法步骤流程图；
图8是晶圆重构完成后的芯片结构示意图；
图9是在待曝光晶圆的第一曝光场内选取若干个芯片区域形成坐标系的结构示意图。
具体实施方式
下面结合附图详细说明本发明的具体实施例。
图4示意性地显示了一种可用于执行本发明方法的步骤的光刻装置，包括：照明器1，用于提供辐射的照明光学系统；掩模台3，用于支撑掩模2；投影物镜4，用于将图案成像至待曝光重组晶圆5；工件台6，用于固定待曝光重组晶圆5；套刻误差测量及补偿系统7，用于测量待曝光重组晶圆上芯片位置8与待曝光图形9的相对位置误差，计算后获得校正模型，并控制该光刻装置独立驱动掩模台3驱动模块、工件台6驱动模块或物镜4镜头调整模块来实现对待曝光重组晶圆的套刻补偿后曝光。
投影光束入射至固定于掩模台3上的掩模2，透过掩模2后，携带掩模图像信息的投影光束通过投影物镜4，聚焦于晶圆5上目标位置9。掩模台和工件台均可精密移动，其位置可利用干涉测量仪等测量装置精确测量。利用套刻误差测量及补偿系统7测量待曝光晶圆5上芯片8与待曝光图形9的相对位置误差。容易为本领域相关专业人员所理解，图5给出了在重组晶圆上芯片位置与待曝光图形9位置关系的图案示例。
参见图6，显示了本申请一种用于光刻装置的套刻误差测量及补偿系统实施例的结构框架图，包括：获取单元301，预设单元302，套刻偏差计算单元303，判定单元304，控制单元305。
其中，获取单元301，用于获取所述的待曝光重组晶圆已划分的若干个曝光场内每个芯片信息，所述的每个曝光场包括若干个规律排列的相同芯片。优选地，上述获取单元根据各个曝光场内实际芯片信息对每个曝光场建立一坐标系，该坐标系选取曝光场中心点作为坐标原点，曝光场内每个芯片的顶点作为芯片位置信息的特征点，每个特征点相对于所述坐标原点的坐标值为该特征点的坐标测量值。
预设单元302，针对所述的待曝光晶圆，曝光装置已定义出一个曝光方案，该方案确定出了曝光场的大小、曝光顺序、每个曝光场内所包含的芯片数量和名义坐标位置。该单元用于依据上述的曝光方案生成一模拟曝光场，所述模拟场内与上述方案的曝光场的大小、每个曝光场内所包含的芯片数量和具体位置完全一致。
优选地，上述预设单元根据曝光方案定义出的曝光场信息对每个曝光场形成参考坐标系，参考坐标系选取曝光场中心点作为坐标原点，曝光场内每个芯片的顶点作为芯片名义位置信息的特征点，每个特征点相对于所述坐标原点的坐标值为该特征点的名义坐标值。
套刻偏差计算单元303，用于将获取单元获取的曝光场内每个芯片的坐标测量信息与预设单元的模拟场的参考名义位置信息进行比对，计算出每个芯片的相对位置误差，进而计算出该曝光场相对应的套刻误差值。
更近一步地，所述相对位置误差值包括Δx、Δy，且满足如下函数关系：
其中：x、y分别为重组晶圆上的芯片位置特征点名义位置坐标值，和分别为各个误差补偿系数，和 分别为各个误差分解项之和，Rx、Ry分别为拟合残差。
更近一步地，所述该曝光场套刻误差值包括：平移补偿差值、倍率补偿差值、旋转补偿差值、畸变补偿差值中一种或几种以及他们的变形组合。
判定单元304，用于判定所述套刻偏差计算单元计算出的各个曝光场套刻补偿拟合残差是否满足残差设计要求，如果满足就将所述曝光场内多个特征点套刻误差值进行计算，算出所述校正模型函数和中的各个误差补偿系数，最终形成合适的校正模型；如果不满足就将所述套刻误差值进行处理，根据处理结果得出所述曝光场满足残差设计要求的校正模型，并反馈给所述光刻装置。
控制单元305，用于根据所述获得的套刻补偿校正模型来反馈给光刻装置，并控制该曝光装置独立驱动掩模台驱动模块、工件台驱动模块或物镜镜头调整模块来实现对待曝光重组晶圆的套刻补偿，使得该光刻装置按照套刻补偿校正模型对待曝光重组晶圆各个曝光场进行曝光。
图7所示为根据本发明实施例的套刻补偿方法步骤流程图。一种用于光刻装置的套刻补偿方法，包括下列步骤：
步骤401，根据待曝光重组晶圆5上芯片信息在光刻装置上定义出曝光方案，该曝光方案应包括：曝光场大小、曝光场名义位置、曝光场数目及顺序。
具体的执行步骤401，在本发明实施例中，所述的待曝光晶圆是采用晶圆重构技术获得的重组晶圆，晶圆表面已经重组了若干个芯片，如图8，所述待曝光晶圆包括若干个呈矩阵排列的芯片区域，每一个芯片区域已经经过半导体工艺后形成一个半导体芯片，所述芯片区域通过横向或纵向的切割线（未标示）相隔离。
本发明实施例所采用的光刻装置每一次曝光过程是对一个或多个芯片区域进行曝光，根据待曝光重组晶圆上芯片区域信息在光刻装置上定义出曝光方案，后续的曝光过程是按照该曝光方案定义出的曝光场名义位置，曝光场大小，曝光场顺序，曝光场数目逐场进行曝光。
步骤402，根据步骤401中曝光方案，通过套刻补偿系统中预设单元302生成与曝光方案中第一曝光场大小、曝光场内所包含的芯片数量和曝光名义位置完全一
致的模拟曝光场。
具体执行步骤402，请参考图9，对待曝光晶圆的第一曝光场内选取若干个芯片区域，通过套刻补偿系统中预设单元302选取曝光场中心点作为坐标原点，形成参考坐标系，并把每个芯片的顶点作为特征点；第一曝光场包含4个芯片区域，该4个芯片的顶点坐标可分别设置为芯片1为（x11，y11）、（x12，y12）、（x13，y13）、（x14，y14），芯片2为（x21，y21）、（x22，y22）、（x23，y23）、（x24，y24），芯片3为（x31，y31）、（x32，y32）、（x33，y33）、（x34，y34），芯片4为（x41，y41）、（x42，y42）、（x43，y43）、（x44，y44）。
步骤403，根据步骤401中曝光方案，通过套刻补偿系统中获取单元301采集第一曝光场中每个芯片的数据信息。
具体执行步骤403，请参考图9，对待曝光晶圆的第一曝光场内选取若干个芯片区域，通过套刻补偿系统中预设单元301选取曝光场中心点作为坐标原点，形成一坐标系，并把每个芯片的顶点作为特征点；
该待曝光晶圆上多个相同芯片呈矩阵式排列，一般选取第一曝光场一个方向对待曝光晶圆上各个芯片进行扫描，其中采用光学检测设备进行该扫描，可优选采用具有高灵敏度的振镜式光学扫描检测设备，通过对第一曝光场进行扫描，利用包括光源和图像视觉系统得到待曝光晶圆上实际芯片的图像信号，然后通过该检测设备对图像信号进行预处理，得到反映图像特征所需的像素阵列，进而进行实际芯片图像边界拟合，求得第一曝光场各个实际芯片的四条边界线，再求得所述第一曝光场各个实际芯片边界线的4个交点坐标，即各个芯片特征点的坐标测量值。所述实施例中获取单元可以预先存储有标准的芯片图像，利用灰度相关算法对实际芯片与标准芯片图像进行比对，若检查发现实际芯片存在崩边划痕、边缘墨点、空芯片等缺陷，则跳过该缺陷芯片进行下一芯片的扫描检测。如第一曝光场包含4个芯片区域，该4个芯片的顶点坐标获取后可分别记为芯片1为（x11’，y11’）、（x12’，y12’）、（x13’，y13’）、（x14’，y14’），芯片2为（x21’，y21’）、（x22’，y22’）、（x23’，y23’）、（x24’，y24’），芯片3为（x31’，y31’）、（x32’，y32’）、（x33’，y33’）、（x34’，y34’），芯片4为（x41’，y41’）、（x42’，y42’）、（x43’，y43’）、（x44’，y44’）。
步骤404，通过套刻补偿系统中套刻偏差计算单元303，将步骤403中获取的曝光场内每个芯片的位置信息与步骤402中预设的模拟曝光场内每个芯片的名义位置信息进行比对，计算出该曝光场的套刻误差值和各个套刻补偿系数。
具体执行步骤404，完成步骤403和步骤402后，将曝光场内每个芯片的位置信息与步骤402中预设的模拟曝光场内每个芯片的名义位置信息统一转化为晶圆坐标系下位置，并按照如下公式计算出每个曝光场各个特征点套刻误差值。
其中，、为任意特征点的套刻误差值；、为特征点实际测量坐标值，描述在晶圆坐标系下；、为曝光场内特征点的名义位置坐标值，描述在晶圆坐标系下。
经计算第一曝光场包含4个芯片区域，该4个芯片的顶点套刻误差值分别记为芯片1为（x11，y11）、（x12，y12）、（x13，y13）、（x14，y14），芯片2为（x21，y21）、（x22，y22）、（x23，y23）、（x24，y24），芯片3为（x31，y31）、（x32，y32）、（x33，y33）、（x34，y34），芯片4为（x41，y41）、（x42，y42）、（x43，y43）、（x44，y44）。
在本实施例中，所述的光刻装置可以为接近式光刻机、步进光刻机、步进扫描光刻机或浸没式光刻机，由于各个类型光刻机结构很多，套刻补偿性能也差异很大，在此不作详述。更近一步地，所述相对位置误差值包括Δx、Δy，且满足如下函数关系：
低阶补偿满足：
其中，、：为该曝光场x向、y向的套刻误差值；x、y：为该曝光场内特征点的名义位置坐标值；、：为该曝光场x向、y向的平移补偿系数；、：为该曝光场沿x轴、y轴的倍率补偿系数；、：为该曝光场绕x轴、y轴的旋转补偿系数；Rx、Ry：分别为拟合残差。
高阶补偿满足：
其中，、：为该曝光场x向、y向的套刻误差值；x、y：为该曝光场特征点的名义位置坐标值；、：为该曝光场x向、y向的平移补偿系数；、：为该曝光场沿x轴、y轴的倍率补偿系数；、：为该曝光场绕x轴、y轴的旋转补偿系数；、：为该曝光场沿x轴、y轴的二阶倍率补偿系数；、：为该曝光场楔形畸变补偿系数；、：为该曝光场弓形畸变补偿系数；、：为该曝光场沿x轴、y轴的三阶倍率补偿系数；、：为该曝光场手风琴畸变补偿系数；、：为该曝光场C形畸变补偿系数；、：为该曝光场三阶流形畸变补偿系数；Rx、Ry：分别为拟合残差。
步骤405，通过套刻补偿系统中判定单元304，判定步骤404中计算出的套刻补偿拟合残差是否满足残差设计要求，若满足就将步骤404中曝光场内特征点套刻误差值进行进一步计算，确定出所述校正模型函数和中的各个误差补偿系数，最终形成合适的校正模型；若不满足就将步骤404中套刻误差值进行处理，得出所述曝光场满足残差设计要求的校正模型，并反馈给所述光刻装置。
具体执行步骤405，根据完成步骤404后获得的低阶补偿或高阶补偿的拟合残差值，如第一曝光场包含4个芯片区域，经步骤404计算后整个曝光场拟合残差Rx和Ry分别满足残差设计要求，就进行进一步计算进而确定出该曝光场低阶补偿或高阶补偿的各个误差补偿系数，最终形成该曝光场合适的校正模型。
步骤406，重复步骤402至步骤405对步骤401曝光方案中其他曝光场进行套刻误差值计算，确定出各个曝光场的合适的套刻补偿校正模型。
具体执行步骤406，由于本发明实施例所述的曝光过程是光刻装置对待曝光晶圆按照曝出方案设定的曝光顺序逐场进行曝光，需要在曝光之前获得各个曝光场的校正模型，所以各个曝光场在曝光之前确定出合适的套刻补偿校正模型，这样与现有工艺相同，不会增加额外的曝光工艺时间降低光刻装置产率。
步骤407，对所述待曝光重组晶圆表面涂敷光阻剂，并使用光刻装置按照套刻补偿校正模型逐个对曝光场套刻补偿后曝光。
具体执行步骤407，完成上述步骤获得各个曝光场的套刻补偿校正模型后，对所述待曝光重组晶圆表面涂敷光阻剂，并反馈给套刻补偿系统中控制单元305，通过该单元控制所述光刻装置独立驱动掩模台驱动模块、工件台驱动模块或物镜镜头调整模块来实现对待曝光重组晶圆的套刻补偿后曝光。
本发明技术具有以下优点：本发明套刻补偿系统所获得的套刻补偿值都是在曝光之前完成的，在曝光过程中，光刻装置是按照预先设定好的曝光方案按照曝光场顺序依次进行的，与现有的工艺方法相同，不会增加曝光时间影响产率；针对重组晶圆在重组过程中出现芯片键合位置偏差，本发明按照预先的设定好的曝光方案逐个曝光场对各个芯片的分布规律进行套刻误差值计算，获得各个曝光场的校正模型，并控制该光刻装置独立驱动掩模台驱动装置、工件台驱动装置或物镜镜头调整来实现对待曝光重组晶圆的套刻补偿，使得待曝光重组晶圆的不同曝光场都具有一致且较高的套刻精度。
本说明书中所述的只是本发明的较佳具体实施例，以上实施例仅用以说明本发明的技术方案而非对本发明的限制。凡本领域技术人员依本发明的构思通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在本发明的范围之内。
Claims (13)
1.一种用于光刻装置的套刻补偿系统，其特征在于，包括：
一照明模块，用于提供一辐射束；
一掩模台，用于承载一图案；
一工件台，用于承载一待曝光重组晶圆并提供至少一个自由度的运动；
一投影物镜，用于将所述图案成像至所述待曝光重组晶圆；
一套刻误差测量及补偿系统，用于测量所述待曝光重组晶圆上的芯片位置与图案成像位置的相对位置误差，计算获得一校正模型用于补偿所述相对位置误差。
2.如权利要求1所述的用于光刻装置的套刻补偿系统，其特征在于，所述套刻误差测量及补偿系统包括：
一获取单元，用于获取所述待曝光重组晶圆在曝光场内的芯片的位置信息；
一预设单元，用于生成一模拟曝光场，所述模拟曝光场中的芯片位置信息与所述获取单元获取的芯片位置信息一致；
一套刻偏差计算单元，用于将所述获取单元获取的芯片位置信息与所述模拟曝光场中的芯片位置信息进行比对，计算所述曝光场相对应的套刻误差值；
一判定单元，用于判定所述套刻误差值的拟合残差是否满足要求，如果满足则计算出所述校正模型，如果不满足则对所述套刻误差值进行处理并根据处理后的结果计算所述校正模型。
3.如权利要求2所述的用于光刻装置的套刻补偿系统，其特征在于，所述套刻误差测量及补偿系统还包括一控制单元，所述控制单元用于根据所述校正模型驱动所述掩模台、工件台和投影物镜至少其一，来实现对待曝光重组晶圆的套刻补偿。
4.如权利要求1所述的用于光刻装置的套刻补偿系统，其特征在于，所述相对位置误差包括Δx、Δy，且满足如下函数关系：
其中：x、y分别为重组晶圆上的芯片位置特征点名义位置坐标值，和分别为各个误差补偿系数，和 分别为各个误差分解项之和，R x、R y分别为拟合残差。
5.如权利要求2所述的用于光刻装置的套刻补偿系统，其特征在于，所述获取单元根据所述待曝光重组晶圆上的各个曝光场建立一坐标系，所述坐标系以所述曝光场中心点为坐标原点，所述曝光场内每个芯片的顶点作为芯片位置信息的特征点，所述每个特征点相对于所述坐标原点的坐标值为所述特征点的坐标测量值。
6.如权利要求2所述的用于光刻装置的套刻补偿系统，其特征在于，所述预设单元将每一模拟曝光场形成参考坐标系，所述参考坐标系选取所述模拟曝光场中心点作为坐标原点，所述模拟曝光场内每个芯片的顶点为所述芯片的名义位置信息的特征点，所述每个特征点相对于所述坐标原点的坐标值为所述特征点的名义坐标值。
7.如权利要求2所述的用于光刻装置的套刻补偿系统，其特征在于，所述套刻误差值包括以下误差中的一种或几种：平移补偿差值、倍率补偿差值、旋转补偿差值、畸变补偿差值。
8.一种用于光刻装置的套刻补偿方法，其特征在于，包括：
步骤一、采集一待曝光重组晶圆上曝光场内芯片的位置信息；
步骤二、根据所述待曝光重组晶圆上曝光场内芯片信息生成一模拟曝光场，所述模拟曝光场的芯片位置信息与所述待曝光重组晶圆上曝光场内芯片的位置信息一致；
步骤三、将所述模拟曝光场的芯片位置信息与待曝光重组晶圆上曝光场内芯片的位置信息进行比对，计算所述曝光场相对应的套刻误差值；
步骤四、判定所述套刻误差值的拟合残差是否满足要求，如果满足则计算出一校正模型，如果不满足则对所述套刻误差值进行处理并根据处理后的结果计算所述校正模型；
步骤五、根据所述校正模型对所述曝光场套刻补偿后曝光。
9.如权利要求5所述的用于光刻装置的套刻补偿方法，其特征在于，所述步骤一进一步包括：根据所述待曝光重组晶圆上曝光场内芯片信息定义一曝光方案。
10.如权利要求6所述的用于光刻装置的套刻补偿方法，其特征在于，所述曝光方案包括控制曝光场大小、曝光场位置、曝光场数目及曝光顺序至少其一。
11.如权利要求5所述的用于光刻装置的套刻补偿方法，其特征在于，所述步骤三进一步包括：根据所述待曝光重组晶圆上的各个曝光场建立一坐标系，所述坐标系以所述曝光场中心点为坐标原点，所述曝光场内每个芯片的顶点作为芯片位置信息的特征点，所述每个特征点相对于所述坐标原点的坐标值为所述特征点的坐标测量值。
12.如权利要求8所述的用于光刻装置的套刻补偿方法，其特征在于，所述步骤三进一步包括：将每一模拟曝光场形成参考坐标系，所述参考坐标系选取所述模拟曝光场中心点作为坐标原点，所述模拟曝光场内每个芯片的顶点为所述芯片的名义位置信息的特征点，所述每个特征点相对于所述坐标原点的坐标值为所述特征点的名义坐标值。
13.如权利要求5所述的用于光刻装置的套刻补偿方法，其特征在于，所述方法还包括步骤六：重复步骤一至五直至完成全部曝光场或所述待曝光重组晶圆上所有芯片的套刻补偿后曝光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510590523.0A CN106547171B (zh) | 2015-09-17 | 2015-09-17 | 一种用于光刻装置的套刻补偿系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510590523.0A CN106547171B (zh) | 2015-09-17 | 2015-09-17 | 一种用于光刻装置的套刻补偿系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106547171A true CN106547171A (zh) | 2017-03-29 |
| CN106547171B CN106547171B (zh) | 2019-01-18 |
Family
ID=58362744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510590523.0A Active CN106547171B (zh) | 2015-09-17 | 2015-09-17 | 一种用于光刻装置的套刻补偿系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106547171B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108519726A (zh) * | 2018-04-03 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种曝光图案的补正方法和装置、曝光设备 |
| CN109696804A (zh) * | 2017-10-24 | 2019-04-30 | 长鑫存储技术有限公司 | 叠对偏移量测量补偿方法、装置及存储介质 |
| WO2019109679A1 (zh) * | 2017-12-08 | 2019-06-13 | 京东方科技集团股份有限公司 | 数据烧录方法和装置 |
| CN110620057A (zh) * | 2019-09-12 | 2019-12-27 | 中国科学院微电子研究所 | 一种三维器件的套刻误差补偿方法及系统 |
| CN112201572A (zh) * | 2020-09-18 | 2021-01-08 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
| CN112269304A (zh) * | 2020-12-28 | 2021-01-26 | 晶芯成(北京)科技有限公司 | 一种曝光位置的确定方法及系统 |
| CN112929569A (zh) * | 2021-02-04 | 2021-06-08 | 深圳中科飞测科技股份有限公司 | 检测设备及其检测方法 |
| CN112965344A (zh) * | 2021-02-08 | 2021-06-15 | 上海度宁科技有限公司 | 光刻系统及其曝光补偿方法 |
| CN113946104A (zh) * | 2020-09-30 | 2022-01-18 | 台湾积体电路制造股份有限公司 | 用于减少套刻误差的系统和方法 |
| WO2022116959A1 (zh) * | 2020-12-04 | 2022-06-09 | 百及纳米科技(上海)有限公司 | 一种步进式光刻机、其工作方法及图形对准装置 |
| CN115327856A (zh) * | 2021-05-10 | 2022-11-11 | 无锡华润上华科技有限公司 | 套刻匹配方法及系统、套刻匹配设备、可读存储介质 |
| US20230035201A1 (en) * | 2021-07-28 | 2023-02-02 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
| US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050193362A1 (en) * | 2004-03-01 | 2005-09-01 | Phan Khoi A. | Multi-layer overlay measurement and correction technique for IC manufacturing |
| CN101142535A (zh) * | 2005-03-18 | 2008-03-12 | 萨热姆防务安全公司 | 利用光学三角测量法的光学测量装置 |
| CN101526753A (zh) * | 2009-01-13 | 2009-09-09 | 上海微电子装备有限公司 | 工件台坐标系参数测量方法 |
| CN101788768A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 一种曝光方法 |
| EP2434345A1 (en) * | 2010-09-27 | 2012-03-28 | Imec | Method and system for evaluating euv mask flatness |
| US20120206703A1 (en) * | 2011-02-11 | 2012-08-16 | Asml Netherlands B.V. | Inspection Apparatus and Method, Lithographic Apparatus, Lithographic Processing Cell and Device Manufacturing Method |
| JP2012195379A (ja) * | 2011-03-15 | 2012-10-11 | Nikon Corp | 重ね合わせ精度計測方法、露光装置、及びデバイス製造方法 |
| CN102736431A (zh) * | 2011-04-08 | 2012-10-17 | 上海微电子装备有限公司 | 一种测量运动台运动精度的测量装置及其测量方法 |
-
2015
- 2015-09-17 CN CN201510590523.0A patent/CN106547171B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050193362A1 (en) * | 2004-03-01 | 2005-09-01 | Phan Khoi A. | Multi-layer overlay measurement and correction technique for IC manufacturing |
| CN101142535A (zh) * | 2005-03-18 | 2008-03-12 | 萨热姆防务安全公司 | 利用光学三角测量法的光学测量装置 |
| CN101526753A (zh) * | 2009-01-13 | 2009-09-09 | 上海微电子装备有限公司 | 工件台坐标系参数测量方法 |
| CN101788768A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 一种曝光方法 |
| EP2434345A1 (en) * | 2010-09-27 | 2012-03-28 | Imec | Method and system for evaluating euv mask flatness |
| US20120206703A1 (en) * | 2011-02-11 | 2012-08-16 | Asml Netherlands B.V. | Inspection Apparatus and Method, Lithographic Apparatus, Lithographic Processing Cell and Device Manufacturing Method |
| JP2012195379A (ja) * | 2011-03-15 | 2012-10-11 | Nikon Corp | 重ね合わせ精度計測方法、露光装置、及びデバイス製造方法 |
| CN102736431A (zh) * | 2011-04-08 | 2012-10-17 | 上海微电子装备有限公司 | 一种测量运动台运动精度的测量装置及其测量方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109696804A (zh) * | 2017-10-24 | 2019-04-30 | 长鑫存储技术有限公司 | 叠对偏移量测量补偿方法、装置及存储介质 |
| CN109696804B (zh) * | 2017-10-24 | 2021-07-09 | 长鑫存储技术有限公司 | 叠对偏移量测量补偿方法、装置及存储介质 |
| WO2019109679A1 (zh) * | 2017-12-08 | 2019-06-13 | 京东方科技集团股份有限公司 | 数据烧录方法和装置 |
| US11636811B2 (en) | 2017-12-08 | 2023-04-25 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Data burning method and data burning device |
| CN108519726A (zh) * | 2018-04-03 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种曝光图案的补正方法和装置、曝光设备 |
| CN110620057A (zh) * | 2019-09-12 | 2019-12-27 | 中国科学院微电子研究所 | 一种三维器件的套刻误差补偿方法及系统 |
| CN110620057B (zh) * | 2019-09-12 | 2021-12-07 | 中国科学院微电子研究所 | 一种三维器件的套刻误差补偿方法及系统 |
| WO2022057007A1 (zh) * | 2020-09-18 | 2022-03-24 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
| CN112201572A (zh) * | 2020-09-18 | 2021-01-08 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
| CN113946104A (zh) * | 2020-09-30 | 2022-01-18 | 台湾积体电路制造股份有限公司 | 用于减少套刻误差的系统和方法 |
| WO2022116959A1 (zh) * | 2020-12-04 | 2022-06-09 | 百及纳米科技(上海)有限公司 | 一种步进式光刻机、其工作方法及图形对准装置 |
| US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
| CN112269304A (zh) * | 2020-12-28 | 2021-01-26 | 晶芯成(北京)科技有限公司 | 一种曝光位置的确定方法及系统 |
| CN112269304B (zh) * | 2020-12-28 | 2021-04-27 | 晶芯成(北京)科技有限公司 | 一种曝光位置的确定方法及系统 |
| CN112929569B (zh) * | 2021-02-04 | 2022-11-04 | 深圳中科飞测科技股份有限公司 | 检测设备及其检测方法 |
| CN112929569A (zh) * | 2021-02-04 | 2021-06-08 | 深圳中科飞测科技股份有限公司 | 检测设备及其检测方法 |
| CN112965344A (zh) * | 2021-02-08 | 2021-06-15 | 上海度宁科技有限公司 | 光刻系统及其曝光补偿方法 |
| CN115327856A (zh) * | 2021-05-10 | 2022-11-11 | 无锡华润上华科技有限公司 | 套刻匹配方法及系统、套刻匹配设备、可读存储介质 |
| US20230035201A1 (en) * | 2021-07-28 | 2023-02-02 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
| US11782411B2 (en) * | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
| US20240053721A1 (en) * | 2021-07-28 | 2024-02-15 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106547171B (zh) | 2019-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106547171B (zh) | 一种用于光刻装置的套刻补偿系统及方法 | |
| US12050406B2 (en) | Method for controlling a lithographic apparatus and associated apparatuses | |
| US11599027B2 (en) | Lithographic process and apparatus and inspection process and apparatus | |
| JP6775593B2 (ja) | 製造プロセスを制御するための補正を計算する方法、メトロロジ装置、デバイス製造方法、及びモデリング方法 | |
| US11669017B2 (en) | Method for controlling a manufacturing apparatus and associated apparatuses | |
| US20160370711A1 (en) | Lithographic apparatus with data processing apparatus | |
| JP2013545972A (ja) | 基板検査方法 | |
| US11194258B2 (en) | Method and apparatus for determining a fingerprint of a performance parameter | |
| US9703214B2 (en) | Lithography apparatus, lithography method, and article manufacturing method | |
| US11226567B2 (en) | Methods and apparatus for use in a device manufacturing method | |
| US8555208B2 (en) | Systems and methods for implementing and manufacturing reticles for use in photolithography tools | |
| KR20190105245A (ko) | 패턴 배치 보정의 방법 | |
| US20230176490A1 (en) | Method for optimizing a sampling scheme and associated apparatuses | |
| JP2005011976A (ja) | 位置検出方法 | |
| EP3270225A1 (en) | Method and apparatus for determining a fingerprint of a performance parameter | |
| JPH1183439A (ja) | 画像計測装置 | |
| KR20230104889A (ko) | 계측 시스템 및 리소그래피 시스템 | |
| JP2006269562A (ja) | 位置合わせ方法、位置合わせ装置、露光方法、及び露光装置 | |
| JPH0982597A (ja) | 露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Zhang Road No. 1525 Applicant after: Shanghai microelectronics equipment (Group) Limited by Share Ltd Address before: 201203 Shanghai Zhangjiang High Tech Park of Pudong New Area Zhang Road No. 1525 Applicant before: Shanghai Micro Electronics Equipment Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |