JP2018173498A - 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 - Google Patents
露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 Download PDFInfo
- Publication number
- JP2018173498A JP2018173498A JP2017070579A JP2017070579A JP2018173498A JP 2018173498 A JP2018173498 A JP 2018173498A JP 2017070579 A JP2017070579 A JP 2017070579A JP 2017070579 A JP2017070579 A JP 2017070579A JP 2018173498 A JP2018173498 A JP 2018173498A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- mark
- wafer
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 228
- 238000000034 method Methods 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 230000007261 regionalization Effects 0.000 title description 3
- 238000013461 design Methods 0.000 claims abstract description 161
- 239000004020 conductor Substances 0.000 claims abstract description 120
- 238000012937 correction Methods 0.000 claims abstract description 96
- 238000005259 measurement Methods 0.000 claims abstract description 49
- 238000012545 processing Methods 0.000 claims abstract description 46
- 238000003384 imaging method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 24
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 13
- 238000007639 printing Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 11
- 238000010191 image analysis Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000012212 insulator Substances 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000007728 cost analysis Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
なお、図1の矢印Fで示す方向を前方、矢印Rで示す方向を右方、矢印Tで示す方向を上方とし、以下で述べる各部の位置や方向等はこの前方、右方、上方を基準とするものである。
疑似ウェハ6は、図1に示すように、金属シリコン、ガラス板、樹脂から成って表面が平坦な基板9上に、間隔を開けて、ウェハから切り出した複数の半導体チップ10、11、12を配列し、その周りに樹脂13を充填して硬化させたものである。
図2に示すように、前述の疑似ウェハ6から作製する半導体モジュール25には、半導体チップ10、11、12の内側領域でチップ電極14の上に、平面視正方形状の内部電極21が形成される一方、半導体チップ10、11、12の外側領域で樹脂13の上面には、図示せぬ外部デバイス等に接続される外部導線24を接続可能な、平面視長方形状の外部電極23が形成される。
まず、補正対象となる半導体チップ10、11、12の位置ずれについて説明する。
図5(a)には、樹脂硬化時の不均一収縮などの原因によって、半導体チップ10、11、12が、図1(a)に示す設計上の位置から大きく位置ずれした疑似ウェハ6Aを示す。本実施例では、設計上の位置から、平面視において、半導体チップ10は反時計回りに回転し、半導体チップ11は逆に時計回りに回転し、半導体チップ12は左斜め前方に平行移動している。
図3、図4に示すように、補正処理では、初めに、チップ電極14、第1電極間導線22、第2電極間導線42、外部電極23に関する設計上の回路パターン、すなわち前述の回路設計データを含む基本設計データを、主記憶部3に記憶する第1ステップS1が行われる。
2 撮影部
3 主記憶部(記憶部)
4A 補正処理部
5 光照射部
6、6A 疑似ウェハ(ウェハ)
9 基板
10、11、12 半導体チップ
14 チップ電極
15a、15b、15c 第1目合わせマーク
21 内部電極
22、22A 第1電極間導線
23 外部電極
24 外部導線
25、25A、25B 半導体モジュール
33、33a、33b 幅(接続幅)
35 コンタクトホール
38 第2目合わせマーク
39 絶縁膜
41 接続部
42 第2電極間導線
P1 ウェハ作製工程
P2 塗布工程
P3 露光工程
P4 開口工程
S1 第1ステップ
S2 第2ステップ
S3 第3ステップ
S4 第4ステップ
Claims (15)
- ウェハの基板上に配置された複数の半導体チップの位置を決定する基準となる基準マークを撮影する撮影部と、
前記半導体チップに予め組み込まれたチップ電極、該チップ電極上に形成される内部電極、前記ウェハ上で半導体チップの外側領域に形成されると共に外部導線に接続可能な外部電極、前記内部電極と外部電極とを結ぶ第1電極間導線、及び内部電極間を結ぶ第2電極間導線に関する設計上の回路パターンを含む基本設計データを記憶する記憶部と、
前記基準マークの設計上の位置座標を示すマーク設計データと、前記撮影部によって撮影した基準マークの位置座標を示すマーク実測データとの差により、前記半導体チップの位置ずれ量を特定し、該位置ずれ量に基づいて、前記基本設計データに含まれる回路パターンを、前記外部電極の位置が補正前後で不変であり、かつ前記内部電極を介したチップ電極と外部電極間の第1電極間導線、及び前記内部電極を介したチップ電極間の第2電極間導線の配線が可能となるように補正することにより、補正済み回路パターンを新たに生成する補正処理部と、
感光性レジストを塗布した前記ウェハに対して光を照射し、前記補正済み回路パターンをウェハ上に転写する光照射部とを備えた
露光装置。 - 前記基準マークは、
前記チップ電極に設定する
請求項1に記載の露光装置。 - 前記基準マークは、
前記半導体チップにチップ電極を組み込む際に該チップ電極の位置を決定する基準とした第1目合わせマークに設定する
請求項1に記載の露光装置。 - 前記基本設計データに、
前記ウェハ上で半導体チップの外側領域にあって別のデバイスを組み合わせる基準となる第2目合わせマークを含む
請求項1から請求項3のいずれか一項に記載の露光装置。 - 前記補正処理部で、
前記内部電極の位置を、前記撮影部によって撮影したチップ電極の位置座標に変更する座標変更処理と、
座標変更された内部電極と前記外部電極間、及び該内部電極間を配線可能に、前記第1電極間導線、第2電極間導線を変形する導線変形処理とを行う
請求項1から請求項4のいずれか一項に記載の露光装置。 - 前記導線変形処理で、
前記両電極間導線の端部と内部電極との接続部、及び前記両電極間導線の端部と外部電極との接続部における各電極と導線間の線幅方向の接続幅は、通電を阻害しない所定の下限幅以上に設定する
請求項5に記載の露光装置。 - 基板上に複数の半導体チップを配置したウェハにおいて該半導体チップに予め組み込まれたチップ電極、該チップ電極上に形成される内部電極、前記ウェハ上で半導体チップの外側領域に形成されると共に外部導線に接続可能な外部電極、前記内部電極と外部電極とを結ぶ第1電極間導線、及び内部電極間を結ぶ第2電極間導線に関する設計上の回路パターンを含む基本設計データを記憶部に記憶する第1ステップと、
前記基本設計データから、前記ウェハ上の半導体チップの位置を決定する基準となる基準マークの設計上の位置座標を示すマーク設計データを抽出すると共に、前記基準マークを撮影部で撮影して該基準マークの位置座標を示すマーク実測データを取得する第2ステップと、
前記マーク設計データとマーク実測データとの差により、前記半導体チップの位置ずれ量を特定し、該位置ずれ量に基づいて、前記基本設計データに含まれる回路パターンを、前記外部電極の位置が補正前後で不変であり、かつ前記内部電極を介したチップ電極と外部電極間の第1電極間導線、及び前記内部電極を介したチップ電極間の第2電極間導線の配線が可能となるように補正することにより、補正済み回路パターンを新たに生成する第3ステップと、
感光性レジストを塗布した前記ウェハに対して光を照射し、前記補正済み回路パターンをウェハ上に転写する第4ステップとを備える
露光方法。 - 前記第2ステップの基準マークは、
前記チップ電極に設定する
請求項7に記載の露光方法。 - 前記第2ステップの基準マークは、
前記半導体チップにチップ電極を組み込む際に該チップ電極の位置を決定する基準とした第1目合わせマークに設定する
請求項7に記載の露光方法。 - 前記第1ステップの基本設計データに、
前記ウェハ上で半導体チップの外側領域にあって別のデバイスを組み合わせる基準となる第2目合わせマークを含む
請求項7から請求項9のいずれか一項に記載の露光方法。 - 前記第3ステップで、
前記内部電極の位置を、前記第2ステップで撮影したチップ電極の位置座標に変更する座標変更処理と、
座標変更された内部電極と前記外部電極間、及び該内部電極間を配線可能に、前記第1電極間導線、第2電極間導線を変形する導線変形処理とを行う
請求項7から請求項10のいずれか一項に記載の露光方法。 - 前記第3ステップの導線変形処理で、
前記両電極間導線の端部と内部電極との接続部、及び前記両電極間導線の端部と外部電極との接続部における各電極と導線間の線幅方向の接続幅は、通電を阻害しない所定の下限幅以上に設定する
請求項11に記載の露光方法。 - チップ電極が予め組み込まれた複数の半導体チップを基板上に配置することによりウェハを作製するウェハ作製工程と、
該ウェハのチップ電極側表面に感光性レジストを塗布する塗布工程と、
前記チップ電極、該チップ電極上に形成される内部電極、前記ウェハ上で半導体チップの外側領域に形成されると共に外部導線に接続可能な外部電極、前記内部電極と外部電極とを結ぶ第1電極間導線、及び内部電極間を結ぶ第2電極間導線に関する設計上の回路パターンを含む基本設計データを記憶部に記憶し、該基本設計データから、前記ウェハ上の半導体チップの位置を決定する基準となる基準マークの設計上の位置座標を示すマーク設計データを抽出して記憶し、その後、前記基準マークを撮影部で撮影して該基準マークの位置座標を示すマーク実測データを取得し、前記マーク設計データとマーク実測データとの差により、前記半導体チップの位置ずれ量を特定し、該位置ずれ量に基づいて、前記基本設計データに含まれる回路パターンを、前記外部電極の位置が補正前後で不変であり、かつ前記内部電極を介したチップ電極と外部電極間の第1電極間導線、及び前記内部電極を介したチップ電極間の第2電極間導線の配線が可能となるように補正することにより、補正済み回路パターンを新たに生成し、続いて、前記ウェハに対して光を照射し、前記補正済み回路パターンをウェハ上に転写する露光工程と、
前記補正済み回路パターンを転写したウェハ上に絶縁膜を被覆した後、前記外部電極を覆う絶縁膜に、該外部電極を外部導線に接続するためのコンタクトホールを形成する開口工程とを備える
半導体モジュールの製造方法。 - ウェハの基板上に配置された複数の半導体チップの位置を決定する基準となる基準マークを撮影する撮影部と、
前記半導体チップに予め組み込まれたチップ電極、該チップ電極上に形成される内部電極、前記ウェハ上で半導体チップの外側領域に形成されると共に外部導線に接続可能な外部電極、前記内部電極と外部電極とを結ぶ第1電極間導線、及び内部電極間を結ぶ第2電極間導線に関する設計上の回路パターンを含む基本設計データを記憶する記憶部と、
前記基準マークの設計上の位置座標を示すマーク設計データと、前記撮影部によって撮影した基準マークの位置座標を示すマーク実測データとの差により、前記半導体チップの位置ずれ量を特定し、該位置ずれ量に基づいて、前記基本設計データに含まれる回路パターンを、前記外部電極の位置が補正前後で不変であり、かつ前記内部電極を介したチップ電極と外部電極間の第1電極間導線、及び前記内部電極を介したチップ電極間の第2電極間導線の配線が可能となるように補正することにより、補正済み回路パターンを新たに生成する補正処理部とを備えた
パターン形成装置。 - 基板上に複数の半導体チップを配置したウェハにおいて該半導体チップに予め組み込まれたチップ電極、該チップ電極上に形成される内部電極、前記ウェハ上で半導体チップの外側領域に形成されると共に外部導線に接続可能な外部電極、前記内部電極と外部電極とを結ぶ第1電極間導線、及び内部電極間を結ぶ第2電極間導線に関する設計上の回路パターンを含む基本設計データを記憶部に記憶する第1ステップと、
前記基本設計データから、前記ウェハ上の半導体チップの位置を決定する基準となる基準マークの設計上の位置座標を示すマーク設計データを抽出すると共に、前記基準マークを撮影部で撮影して該基準マークの位置座標を示すマーク実測データを取得する第2ステップと、
前記マーク設計データとマーク実測データとの差により、前記半導体チップの位置ずれ量を特定し、該位置ずれ量に基づいて、前記基本設計データに含まれる回路パターンを、前記外部電極の位置が補正前後で不変であり、かつ前記内部電極を介したチップ電極と外部電極間の第1電極間導線、及び前記内部電極を介したチップ電極間の第2電極間導線の配線が可能となるように補正することにより、補正済み回路パターンを新たに生成する第3ステップとを備える
パターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070579A JP6295355B1 (ja) | 2017-03-31 | 2017-03-31 | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017070579A JP6295355B1 (ja) | 2017-03-31 | 2017-03-31 | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6295355B1 JP6295355B1 (ja) | 2018-03-14 |
JP2018173498A true JP2018173498A (ja) | 2018-11-08 |
Family
ID=61629038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017070579A Active JP6295355B1 (ja) | 2017-03-31 | 2017-03-31 | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6295355B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021009992A (ja) * | 2019-07-02 | 2021-01-28 | 若林 信一 | 半導体パッケージの配線補正方法 |
WO2022070886A1 (ja) * | 2020-10-01 | 2022-04-07 | 株式会社Screenホールディングス | 配線データ生成装置、描画システムおよび配線データ生成方法 |
CN116525464A (zh) * | 2023-06-29 | 2023-08-01 | 苏州铂煜诺自动化设备科技有限公司 | 一种多芯片封装的布线方法和装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10678150B1 (en) * | 2018-11-15 | 2020-06-09 | Applied Materials, Inc. | Dynamic generation of layout adaptive packaging |
CN113097080B (zh) * | 2021-03-23 | 2024-05-07 | 合肥芯碁微电子装备股份有限公司 | 晶圆级芯片扇出封装方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005164522A (ja) * | 2003-12-05 | 2005-06-23 | Techno Horon:Kk | デバイスチップ位置測定方法 |
JP2012042587A (ja) * | 2010-08-17 | 2012-03-01 | Dainippon Screen Mfg Co Ltd | 直接描画方法および直接描画装置 |
JP2013058520A (ja) * | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP2013520828A (ja) * | 2010-02-26 | 2013-06-06 | マイクロニック マイデータ エービー | パターンアライメントを行うための方法および装置 |
JP2014011264A (ja) * | 2012-06-28 | 2014-01-20 | Dainippon Screen Mfg Co Ltd | 配線データの生成装置、生成方法、そのプログラム、および描画装置 |
JP2016071022A (ja) * | 2014-09-29 | 2016-05-09 | 株式会社Screenホールディングス | 配線データの生成装置、生成方法、および描画システム |
-
2017
- 2017-03-31 JP JP2017070579A patent/JP6295355B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005164522A (ja) * | 2003-12-05 | 2005-06-23 | Techno Horon:Kk | デバイスチップ位置測定方法 |
JP2013520828A (ja) * | 2010-02-26 | 2013-06-06 | マイクロニック マイデータ エービー | パターンアライメントを行うための方法および装置 |
JP2012042587A (ja) * | 2010-08-17 | 2012-03-01 | Dainippon Screen Mfg Co Ltd | 直接描画方法および直接描画装置 |
JP2013058520A (ja) * | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP2014011264A (ja) * | 2012-06-28 | 2014-01-20 | Dainippon Screen Mfg Co Ltd | 配線データの生成装置、生成方法、そのプログラム、および描画装置 |
JP2016071022A (ja) * | 2014-09-29 | 2016-05-09 | 株式会社Screenホールディングス | 配線データの生成装置、生成方法、および描画システム |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021009992A (ja) * | 2019-07-02 | 2021-01-28 | 若林 信一 | 半導体パッケージの配線補正方法 |
JP7379267B2 (ja) | 2019-07-02 | 2023-11-14 | 信一 若林 | 半導体パッケージの配線補正方法 |
WO2022070886A1 (ja) * | 2020-10-01 | 2022-04-07 | 株式会社Screenホールディングス | 配線データ生成装置、描画システムおよび配線データ生成方法 |
TWI776696B (zh) * | 2020-10-01 | 2022-09-01 | 日商斯庫林集團股份有限公司 | 配線資料生成裝置、描繪系統以及配線資料生成方法 |
JP7437282B2 (ja) | 2020-10-01 | 2024-02-22 | 株式会社Screenホールディングス | 配線データ生成装置、描画システムおよび配線データ生成方法 |
CN116525464A (zh) * | 2023-06-29 | 2023-08-01 | 苏州铂煜诺自动化设备科技有限公司 | 一种多芯片封装的布线方法和装置 |
CN116525464B (zh) * | 2023-06-29 | 2023-09-22 | 苏州铂煜诺自动化设备科技有限公司 | 一种多芯片封装的布线方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6295355B1 (ja) | 2018-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6295355B1 (ja) | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 | |
JP5637771B2 (ja) | 直接描画方法および直接描画装置 | |
US8193092B2 (en) | Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices | |
US8530120B2 (en) | Method and apparatus for performing pattern reconnection after individual or multipart alignment | |
US20150044786A1 (en) | Alignment Systems and Wafer Bonding Systems and Methods | |
CN1246201A (zh) | 对准集成电路管芯用的基准 | |
CN106601634B (zh) | 芯片封装工艺以及芯片封装结构 | |
US20220077108A1 (en) | Shift control method in manufacture of semiconductor device | |
US20170367176A1 (en) | Vertically embedded discrete component | |
KR20160037801A (ko) | 배선 데이터의 생성 장치, 생성 방법, 및 묘화 시스템 | |
JP6918100B2 (ja) | 半導体再配線方法 | |
US7812465B2 (en) | Semiconductor chip having alignment mark and method of manufacturing the same | |
JP2009295859A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008177215A (ja) | 基板貼り合わせ方法および基板貼り合わせ装置 | |
KR20140020507A (ko) | 반도체 칩 적층을 위한 정렬 인식 장치 및 이의 형성 방법 | |
JP7374172B2 (ja) | ホスト構造に埋め込まれた組み込み部品の接続性を改善する方法およびシステム | |
KR100718973B1 (ko) | 반도체 칩 검사장치 및 검사방법 | |
JP2008034681A (ja) | 半導体装置の製造方法 | |
WO2023189676A1 (ja) | 検査方法及び検査装置 | |
JP2001007491A (ja) | 電子回路装置およびその製造方法 | |
TW202322319A (zh) | 半導體裝置和配線基板 | |
JP2023152601A (ja) | 検査方法及び検査装置 | |
JP2000357861A (ja) | 電子回路装置 | |
JP2017009433A (ja) | 配線基板の製造方法 | |
JP2010283260A (ja) | プリント配線板、およびプリント配線板への部品実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6295355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |