JP6918100B2 - 半導体再配線方法 - Google Patents

半導体再配線方法 Download PDF

Info

Publication number
JP6918100B2
JP6918100B2 JP2019515906A JP2019515906A JP6918100B2 JP 6918100 B2 JP6918100 B2 JP 6918100B2 JP 2019515906 A JP2019515906 A JP 2019515906A JP 2019515906 A JP2019515906 A JP 2019515906A JP 6918100 B2 JP6918100 B2 JP 6918100B2
Authority
JP
Japan
Prior art keywords
electrical connection
connection point
exposure method
offset value
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019515906A
Other languages
English (en)
Other versions
JP2019530241A (ja
Inventor
陳勇輝
唐世弋
Original Assignee
シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド
シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド, シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド filed Critical シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド
Publication of JP2019530241A publication Critical patent/JP2019530241A/ja
Application granted granted Critical
Publication of JP6918100B2 publication Critical patent/JP6918100B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は半導体分野に関し、特に半導体の再配線方法に関する。
集積回路技術の持続的な発展に伴い、電子製品は小型化、スマート化、高性能及び高信頼性方向に発展しつつある。集積回路パッケージは集積回路の性能に直接影響を及ぼすだけでなく、電子システム全体の小型化、低コスト及び信頼性も制約する。集積回路チップのサイズが次第に縮小され、集積度が次第に向上するにつれて、集積回路パッケージに対してますます高い要求がなされている。
ファンアウト型ウェハレベルパッケージング（Ｆａｎ Ｏｕｔ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ、略してＦＯＷＬＰ)は、図１に示すように、チップウェハを独立したチップ２に切断した後、新しいキャリア１上に再配置してウェハレベルパッケージングを行うパッケージングプロセスである。従来のウェハレベルパッケージングプロセスによって、新しいキャリア1上に新しいパッケージ体３を形成することができる（図２に示す）。 図４にシングルパッケージ体のパッケージ構造が示されている。図４において、パッケージ体３内にチップ２を埋め込み、チップ２のボンディングパッド４をリソグラフィ、ＣＶＤ、ＰＶＤ、エッチング及び電解メッキなどのプロセスを通じて下部絶縁層７、金属層５及び上部絶縁層６からなる再配線構造を形成し、新しいＩ／Ｏポート（即ち、金属層５から引き出された電気的接続点）上に半田ボール８を形成して新しいパッケージ体３に均一に分布し、複数の新パッケージ体３は新しいキャリア１上に配列されて図２に示す構造を形成する。
典型的なファンアウト型ウェハレベルパッケージング再配線プロセス方法は、リソグラフィプロセスを採用して上部絶縁層６、金属層５、及び下部絶縁層７のパターン及び位置を定義し、さらにＣＶＤ、ＰＶＤ、及び電気メッキなどのプロセスによって絶縁層及び金属層を生成する。主流のリソグラフィ技術（即ちマスク露光方式）は、まず目標パターンの一定の比率に応じてマスクを製造し、光学投影方式でチップ上に塗布された感光性接着剤の部分領域で反応が発生するようにしてパターン及び位置を定義する。大規模の量産歩留まりを満足するチップ再配置装置のチップ位置決め精度は７μｍ〜１０μｍしかないため（前記リソグラフィプロセスで要求される位置決め精度は５μｍ未満である）、リソグラフィ率が低く、大規模の量産が困難である。
さらに、マスクレス露光方式技術もあるが、その原理はマスクの代わりに光変調器を利用して、リアルタイム制御により所望のパターンに変調し、マスクレス露光方式を採用する際の構造は図３に示す通りである。このような方式はチップの再配置の位置決め精度が正確でないという問題を解決することができるが、このような方式は新しいキャリア１上に全体のすべてのリソグラフィ領域に対して適合計算する必要があるため、リソグラフィを行う毎の歩留まりが極めて低く（各リソグラフィ時に２~３時間必要）、現在のファンアウト型ウェハレベルパッケージングプロセスの生産サイクル（５~１０分）を満たすことができない。
前述の問題を解決するために、本発明はマスクレス露光方式とマスク露光方式とを結合し、両者の長所を組み合わせて用いることによって、単にマスクレス露光方式を用いる際に比べて時間を節約することができるとともに、効率が向上し、単にマスク露光方式を用いる際に比べてリソグラフィ精度を向上させることができる半導体再配線方法を提供する。
前述の目的を達するために、本発明は、
それぞれが複数の電気的接続点を有する複数の半導体素子を載置するためのキャリアを設置するステップ１と、
各電気的接続点の前記キャリアに対する位置を測定し、測定した位置と前記電気的接続点が前記キャリアに対する標準位置とを比較して各電気的接続点のオフセット値を得るステップ２と、
得られたオフセット値に基づいてマスクレス露光方式によって各電気的接続点上に再配線構造を形成して前記オフセット値を修正するステップ３と、
マスク露光方式によって前記キャリアに対して単一化処理を行って再配線構造の上部に配線層及び／または半田ボールを形成するステップ４と、を含む半導体再配線方法を提供する。
好ましくは、ステップ３は、
第１誘電層を堆積するステップと、
第１誘電層上に第１フォトレジスト層をコーティングするステップと、
ステップ２で得られたオフセット値に基づいて、マスクレス露光方式によって第１フォトレジスト層に対応する一つの電気的接続点とアライメントされる複数の第１フォトレジストパターンを形成するステップと、
第１フォトレジスト層をマスクとして第１誘電層をエッチングし、第１誘電層に複数の第１開口を形成し、各第１開口に対応する電気的接続点を露出させるステップと、
第１フォトレジスト層を除去するステップと、
第２フォトレジスト層をコーティングするステップと、
前記オフセット値に基づいて、マスクレス露光方式によって第２フォトレジスト層に複数の第２フォトレジストパターンを形成して前記再配線構造を形成するための領域を定義するステップと、
前記領域に金属を充填して前記再配線構造を形成するステップと、を含む。
好ましくは、ステップ４は、
第２誘電層を堆積するステップと、
第２誘電層上に第３フォトレジスト層をコーティングするステップと、
マスク露光方式によって第３フォトレジスト層にそれぞれ一つのボール搭載パッド領域に対応する複数の第３フォトレジストパターンを形成するステップと、第３フォトレジスト層をマスクとして第２誘電層をエッチングし、第２誘電層に複数の第２開口を形成し、各第２開口に再配線構造を部分的に露出させるステップと、
露出された一部再配線構造に半田ボールを形成するステップと、を含む。
好ましくは、前記再配線構造の領域はステップ４における前記第二開口の中において再配線構造のみ露出されるように定義される。
好ましくは、前記半導体素子はチップである。
好ましくは、本発明はさらに、
それぞれが複数の電気的接続点を有する複数の半導体素子を載置するためのキャリアを設置するステップと、
各電気的接続点の前記キャリアに対する位置を測定するステップと、
測定した位置と前記電気的接続点が前記キャリアに対する標準位置とを比較して各電気的接続点のオフセット値を得るステップと、
前記オフセット値と既設の臨界範囲とを比較し、比較結果に基づいてリソグラフィを行い、前記電気的接続点上に再配線構造を形成するステップであって、
オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を採用し、
オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を採用し、
オフセット値が前記臨界範囲内にある電気的接続点に対して前記電気的接続点を囲む他の電気的接続点で最も多く採用される露光方式を選択することを含む再配線構造を形成するステップと、
キャリアをマスク露光方式によって単一化処理して、再配線構造上に配線層及び／または半田ボールを形成するステップと、を含む半導体再配線方法を提供する。
好ましくは、互いに垂直し且つ前記キャリアの表面に同時に平行する二つの直線方向をＸ方向及びＹ方向とし、前記キャリアの表面に垂直する直線方向をＺ方向としてＸＹＺ三次元座標系を形成し、前記オフセット値はＸオフセット値、Ｙオフセット値及びＲＺオフセット値の中の少なくとも一つであり、ＲＺはＺ軸を中心として回転する方向である。
好ましくは、再配線構造を形成するステップは、
まず、オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を用いて露光するステップと、
次に、オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を用いて露光し、露光する際には既にマスクレス方式マスクレス露光方式を利用して露光された箇所を遮蔽するステップと、
オフセット値が前記臨界範囲内にある電気的接続点に対して、現在領域を囲む隣接する領域の数を計算し、これら隣接する領域において何れかの露光方式が選択される回数が隣接する領域の数の半分より多い場合には、現在領域は当該露光方式を選択して露光されるステップと、を含む。
好ましくは、再配線構造を形成するステップは、
まず、オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を用いて露光するステップ、
次に、オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を用いて露光し、露光時にマスク露光方式を利用して露光された箇所を遮蔽するステップと、
オフセット値が前記臨界範囲内にある電気的接続点に対して、現在領域を囲む隣接する領域の数を計算し、これら隣接する領域において何れかの露光方式が選択される回数が隣接する領域の数の半分より多い場合には、現在領域は当該露光方式を選択して露光されるステップと、を含む。
好ましくは、前記臨界範囲は５μｍ〜７μｍである
好ましくは、前記半導体素子はチップである。
従来技術に比べて、本発明は、キャリア上の各電気的接続点のオフセット値を計算した後、まずマスクレス露光方式方式によってオフセット値の補正を行い、電気的接続点上に再配線構造を形成した後、マスク露光方式によってキャリアに対して単一化処理を行って（オフセット値を考慮する必要がない）、再配線構造の上方に配線層及び／または半田ボールを形成する。このように、マスクレス露光方式とマスク露光方式とを組み合わせることによって、マスクレス露光方式のみを用いる際に比べて効率を向上させ、時間を節約することができるという有益な効果を奏する。
本発明は半導体再配線方法をさらに提供するものであり、キャリア上の各電気的接続点のオフセット値を計算した後、オフセット値に対して臨界範囲を設置して、オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を採用し、オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を採用し、オフセット値が前記臨界範囲内にある電気的接続点に対して、現在領域を囲む隣接する領域の数を計算し、これら隣接する領域において何れかの露光方式が選択される回数が隣接する領域の数の半分より多い場合には、現在領域は当該露光方式を選択して露光される。このように、状況合わせて露光方式を選択し、高精度が要求される場合にはマスクレス露光方式を選択し、精度に対する要求が低い場合にはマスク露光方式を選択し、マスク露光方式とマスクレス露光方式を互いに組み合わせることによって、プロセスの効率が向上するだけでなく、時間が節約され、且つ精密度が保証される。
従来技術におけるファンアウト型ウェハレベルパッケージの構造を示す図面である。 従来技術におけるファンアウト型ウェハレベルパッケージの構造を示す図面である。 従来技術においてマスクレス露光方式技術を用いるファンアウト型ウェハレベルパッケージの構造を示す図面である。 従来技術におけるシングルパッケージ体のパッケージ構造を示す図面である。 本発明の実施例１におけるキャリア上のチップのオフセットを示す図である。 本発明の実施例１における方法のフローチャートである。 本発明の実施例１においてチップ上に保護層が堆積されたことを示す図である。 本発明の実施例１において保護層にフォトレジストが堆積されたことを示す図である。 本発明の実施例１においてフォトレジストに対して露光及び現像をしたことを示す図である。 本発明の実施例１において保護層に対して露光及び現像をしたことを示す概略図である。 本発明の実施例１において図１０の構造にフォトレジストを堆積したことを示す図である。 本発明の実施例１においてフォトレジストに対して露光及び現像をしたことを示す図である。 本発明の実施例１において図１２の構造に金属層を堆積したことを示す図である。 本発明の実施例１において図１３の構造に保護層を堆積したことを示す図である。 本発明の実施例１において図１４の構造にフォトレジストを堆積したことを示す図である。 本発明の実施例１において図１５の構造に対してフォトレジストに対して露光及び現像をしたことを示す図である。 本発明の実施例１においてボール搭載パッドを露光したことを示す図である。 本発明の実施例１においてボールの搭載を示す図である。 本発明の実施例２における方法のフローチャートである。 本発明の実施例２においてチップ上に保護層が堆積されたことを示す図である。 本発明の実施例２において図２０の構造にフォトレジストを堆積したことを示す図である。 本発明の実施例２において保護層に対してリソグラフィを行って電気的接続点を露光させることを示す図である。 本発明の実施例２において図２２の構造に金属シード層を堆積して導通線路を形成することを示す図である。 本発明の実施例２において図２３の構造に保護層を堆積したことを示す図である。 本発明の実施例２において導通線路を露光させることを示す図である。 本発明の実施例２においてボール搭載パッドを形成することを示す図である。 本発明の実施例２においてボール搭載パッドに保護層を堆積することを示す図である。 本発明の実施例２において図２７の構造に対してリソグラフィを行って半田ボールを形成したことを示す図である。
以下、本発明の前記目的、特徴及び利点をより分かりやすく明確に理解するために、添付図面を結合して本発明の具体的な実施形態について詳しく説明する。
本発明の実施例１はファンアウト型ウェハパッケージング方法を提供する。図５に示すように、キャリア１００上でチップの再配置が完了されるものであり、図５においては、水平横方向に配列された３つのチップ２１０、２２０及び２３０が示され、各チップ上に２つのＩ／Ｏポートがそれぞれ配置される。即ち、２つの電気的接続点が設置され、６つの電気的接続点２１１、２１２、２２１、２２２、２３１、２３２が形成される。
水平横方向をＸ軸、縦方向をＺ軸、ＸＺ平面に垂直する方向をＹ軸として、ＸＹＺ三次元座標系を設定する。
キャリア１００上に複数のチップが配置され、図５には３つのチップ２１０、２２０、２３０のみが概略的に示され、後続するボール搭載プロセスにおけるパラメータによって、各チップ上の電気的接続点及びボール搭載パッドに対してその座標値の基準値が定義される。
図５に現れるように、前段のプロセスが原因で、キャリア１００上に配列された３つのチップは程度は異なるもののオフセットが発生している。特に、複数のチップの中において、チップ２１０およびチップ２３０の中心軸ＬＬは各パッケージ体の中心軸ＵＵに対するオフセットが大きく、オフセットピッチは最大７μｍに達し、そのため、各電気的接続点の実際座標値は標準値に対して必ずオフセットが発生する。
従って、ボール搭載プロセスを行う前に、３つのチップ上の電気的接続点に対する位置補正を行い、標準値に対してオフセットのないボール搭載パッドを得てこそ正確にボールを搭載することができる。位置補正方法は、リソグラフィを通じて再配線することにより、電気的接続点を位置補正後のボール搭載パッドに連通させるものである。
図６に示すように、具体的な実施プロセスは以下の通りである。
ステップ１．０１：
まず、キャリア１００上で再配置されたチップを段階的に走査してチップ位置レイアウト（ｍａｐｐｉｎｇ）図を形成し、図７に示すように、チップの再配置が完了されたキャリア１００のチップデバイスの表面に保護層材料を堆積して保護層３１０を形成する。
ここで、保護層材料は、誘電体材料または有機材料から選択することができる。保護層３１０の堆積プロセスは、蒸着、酸化などの様々な方法を採用することができる。
ステップ１．０２：
ステップ１．０１で形成された保護層３１０上にフォトレジスト４１０を堆積する（図８参照）。
ステップ１．０３：
マスクレス露光方式機能を有する装置を利用して、６つの電気的接続点２１１、２１２、２２１、２２２、２３１、２３２に対応する領域で露光プロセスを行い、露光、現像、硬化などのリソグラフィプロセスによって再配線する電気的接続点に対応する領域を定義して製作する（図９参照）。
ここで、マスクレス露光方式装置は、予め入力したチップ位置レイアウト図及びリソグラフィ定義パターンによってチップとのアライメントによってキャリア１００上で対応するリソグラフィ領域を見つけることができ、ステップ１．０３が完了すると、フォトレジスト４１０には、電気的接続点と一対一でアライメントされたフォトレジストパターン４１１が形成される。
ステップ１．０４：
ステップ１．０３においてリソグラフィプロセスによって定義された電気的接続点領域で覆われた保護層材料を除去する（図１０を参照）。
ここで、保護層材料の除去方式は、ウェットエッチングまたはドライエッチングなどの方式により実現することができ、ステップ１．０４が終わると、保護層３１０に複数の開口３１１が形成され、各開口３１１は一つの電気的接続点に対応し、開口の底部に前記電気的接続点を露出させ、後に金属配線を通じて電気的接続点を引き出せるようにする。
ステップ１．０５：
図１１に示すように、ステップ１．０４で形成された構造の上にフォトレジスト４２０を堆積する。
ステップ１．０６：
マスクレス露光方式機能を有する装置を利用して、露光、現像、硬化などのリソグラフィプロセスにより金属再配線領域を定義して製作する。金属再配線によってチップ電気的接続点との相互接続を実現するものであり、金属再配線の金属線路位置はキャリア１００上の基準によって統一的に定義され、チップの位置オフセットによって微調整及び補償される。
具体的には、オフセットのない標準金属配線パターンに基づいて各チップの位置オフセットを考慮して修正された金属配線パターン４２１を形成する（図１２参照）。
例えば、チップの中心軸がパッケージ体の中心軸に対して所定量だけ左にオフセットする場合には、標準金属配線パターンに基づいてパターンを右側へ延伸及び／または右側へ所定距離だけ移動して修正後の金属配線パターンを形成することができ、前記延伸及び／または移動距離は前記オフセット量以上であってもよい。
チップの中心軸がパッケージ体の中心軸に対して右側にオフセットする場合には、標準金属配線パターンに基づいてパターンを左側へ延伸及び／または左側へ所定距離移動させて修正された金属配線パターンを形成する。
その他、前記修正後の金属配線パターン４２１はステップ１．０４で形成された開口３１１を露出させなければならない。ステップ１．０６で形成された各金属配線パターンの形状、大きさ、及び位置の中の１つ以上は互いに異なってもよく、即ち、前記各金属配線パターンがキャリア１００全体における分布は規則的でないことを容易に理解することができる。
ステップ１．０７：
ステップ１．０６で形成された構造上に金属シード層をスパッタリングし、さらに、化学メッキ、電気メッキなどによって再配線金属線路５００を形成する（図１３参照）。前記金属線路５００は後続プロセスにおいてボールを搭載するためのボール搭載パッドを形成するために用いられるか、または、上層金属にさらに連結される。
ここで、成長させる金属材料は銅、アルミニウム、タングステンなどの金属であることができ、前述した３つの金属材料に制限されない。
この段階まででは、金属線路５００を形成することによってチップ上の電気的接続点の位置補正が実現される。次に、単一化処理により後続する配線及び／またはボール搭載プロセスを完成する。ここで、単一化処理を統一化処理と理解してもよく、単一のチップのキャリア１００上での位置オフセットを考慮する必要はなく、オフセットのない標準位置に基づいて各チップを統一して直接処理する。
以下では、単一化処理によりボールを直接搭載するプロセスを例に挙げて説明する。
ステップ１．０８：
図１４に示すように、残留フォトレジストを除去した後、保護層３２０を堆積させる。
保護層３２０の材料は、誘電材料または有機材料から選択することができ、保護層３２０の堆積プロセスは蒸着、酸化、またはスパッタリングなどの様々な方法を用いることができる。
ステップ１．０９：
図１５に示すように、ステップ１．０８で形成された構造上にフォトレジスト４３０を堆積させる。
ステップ１．１０：
マスク露光方式機能を有する装置を利用して、キャリア１００を統一のための基準として標準値に対してオフセットのないボール搭載パッド６００の位置及びパターンサイズを定義し、金属線路５００と一対一で対応するフォトレジストパターン４３１を形成する（図１６参照）。
単一化処理方式を用いることによって、ステップ１．１０で形成されたフォトレジストパターン４３１はキャリア１００全体にわたって規則的な分布を有することが容易に理解される。
ステップ１．１１：
リソグラフィプロセスによって定義されたボール搭載パッド６００の領域を覆う保護層材料３２０を除去して、下方の金属線路５００の一部を露出させた後、フォトレジスト４３０を除去し、図１７に示すように、露出された一部の金属線路によりボール搭載パッド６００が形成される。
保護層材料の除去方法は、ウェットエッチングまたはドライエッチングにより実現することができる。
ステップ１．１２：
図１８に示すように、半田ボール７００の製造プロセスを完成する。
本実施例では、マスクレス露光方式とマスク露光方式とを結合することによって、単にマスクレス露光方式方式を使用する際に比べて、効率を向上させることができ、また時間を節約することができる。
本発明の実施例２では、ファンアウトウエハパッケージング方法を提供する。キャリア１００のチップ位置数が少ない場合、まずキャリア１００上に再配置されたチップの位置を走査してチップ配置レイアウト図を形成し、また、オフセット値については、臨界範囲を設定し、臨界範囲は具体的な作業条件に応じて設定されることができ、本実施例では５μｍ〜７μｍのオフセットを臨界基準とする。例えば、チップの位置のオフセット値が臨界範囲より大きい領域ではマスクレス露光を採用した後、全体においてマスク露光方式を採用し、このような方式によってファンアウトウエハパッケージングの歩留まりを大幅に向上させることができる。
または、露光中に、オフセット値が臨界範囲よりも大きい領域に対してはマスクレス露光を採用し、オフセット値が臨界範囲よりも小さい領域に対してはマスク露光を採用し、オフセット値が臨界範囲内にある領域に対しては前記領域を囲む他の領域で選択される回数が最も多い露光方式を選択して露光する。
露光前のリソグラフィシステムでは、全領域の露光方式は予め定義されており、オフセット値が臨界範囲内にある領域でマスク露光方式を選択すれば、オフセット値が臨界範囲より小さい領域とともにマスク露光が行われ、オフセット値が臨界範囲内にある領域でマスクレス露光方式を選択すれば、オフセット値が臨界範囲より大きい領域とともにマスクレス露光を行う。
ここで、オフセット値が臨界範囲より大きい領域及び臨界範囲より小さい領域の露光順序は限定されず、例えばオフセット値が臨界範囲より大きい領域及び臨界範囲内でマスクレス露光方式を選択すべき領域はマスクレス露光を採用して露光し、その後残りの領域に対してマスク露光方式を採用して露光し、露光と同時に既に露光された領域に対して遮蔽処理をしてもよい。またはオフセット値が臨界範囲より小さい領域及び臨界範囲内でマスク露光方式を選択すべき領域に対してマスク露光方式を採用して露光し、残りの領域はマスクレス露光方式を採用して露光し、露光と同時に既に露光した領域に対して遮蔽処理をしてもよい。
具体的な方法は図１９に示す通りであり、具体的なステップは以下の通りである。
ステップ２．０１：
キャリア１００のチップレイアウトに対して位置走査してチップ位置レイアウト図を作成する。
ステップ２．０２：
図２０に示すように、チップを再配置したキャリア１００のチップデバイス表面に保護層材料を堆積して保護層３１０を形成する。保護層３１０の材料は誘電材料または有機材料から選択されることができる。
保護層３１０の堆積プロセスは、蒸着、酸化などの様々な方法を採用することができる。
ステップ２．０３：
図２１に示すように、ステップ２．０２で形成された構造上にフォトレジスト４１０を堆積する。
ステップ２．０４：水平方向をＸ軸、垂直方向をＺ軸、ＸＺ平面に垂直する方向をY軸としてＸＹＺ三次元座標系を形成する。図２２に示すように、オフセット値は、Ｘオフセット値、Ｙオフセット値、及びＲＺオフセット値に分けられ、ＲＺはＺ軸を中心として回転する方向であり、電気的接続点の前記何れか一つのオフセット値が臨界範囲より大きい領域に対して、マスクレス露光方式機能を有する装置を利用して露光プロセスを行い、電気的接続点の前記何れか一つのオフセット値が臨界範囲より小さい領域に対して、マスク露光方式機能を有する装置を利用して露光プロセスを行い、オフセット値が臨界範囲内にある領域に対しては、前記領域を囲む他の領域の中で選択された回数が最も多い露光方式を選択して露光した後、電気的接続点に対応する領域の保護層３１０を除去する。
マスクレス露光及びマスク露光の順序は限定されず、例えば、まずオフセット値が臨界範囲より大きい領域及び臨界範囲内でマスクレス露光方式を選択すべき領域に対してマスクレス露光方式を採用して露光し、その後、 残りの領域に対してマスク露光方式を採用して露光し、露光と同時に既に露光された領域に対して遮蔽処理をしてもよい。またはオフセット値が臨界範囲より小さい領域及び臨界範囲内でマスク露光方式を採用すべき領域に対してマスク露光方式を採用して露光し、残りの領域に対してマスクレス露光方式を採用して露光し、露光と同時に既に露光された領域に対して遮蔽処理をしてもよい。
保護層材料の除去方式はウェットエッチングまたはドライエッチングなどの方式により実現することができる。
オフセット値が臨界範囲内にある領域に対して、前記領域を囲む他の領域の中で選択される回数が最も多い露光方式を選択して露光するステップは、現在の領域を囲む隣接する領域の数を計算するステップと、これら隣接する領域の中で何れか一つの露光方式が選択された回数が隣接する領域の数の半分より多い場合には、現在の領域は当該露光方式を選択して露光するステップとを含む。
例えば、オフセット値が臨界範囲内にある或る領域の周囲に８つ隣接する領域があり、この８つの隣接する領域の中半分以上の領域がマスクレス露光方式を用いる場合、該領域もマスクレス露光方式を用いる。この８の隣接する領域の中半分以上の領域がマスク露光方式を用いる場合、該領域もマスク露光方式を用いる。この８つの隣接する領域の中で４つの領域はマスク露光方式を用い、他の４つの領域はマスクレス露光方式を用いる場合、該領域はマスク露光方式及びマスクレス露光方式の中の何れか一つを用いることができる。
ステップ２．０５：
第１実施例のステップ１．０５〜１．０６と類似する方法を採用して、フォトレジストによって電気的接続点を修正した領域を定義し、金属シード層をスパッタリングし、さらに化学メッキ、電気メッキなどにより、修正電気的接続点２４１を形成する（図２３に示す）。図２３から分かるように、各修正電気的接続点２４１と対応するパッケージ体との間の相対位置は基本的に統一するものであり、対応するチップの中軸線との相対位置は統一しない。それにより、修正電気的接続点２４１の位置補償によってチップの位置オフセットを補正する。その他に、各修正電気的接続点２４１のそれぞれは、対応する電気的接続点に連結される。
ここまでにより、修正電気的接続点２４１によってチップ上の電気的接続点の位置補償が実現される。その後、単一化処理をするだけで後続する配線及び／またはボール搭載プロセスを完成する。ここにおける単一化処理は統一化処理として理解してもよい。即ち、キャリア１００上の単一チップの位置オフセットを考慮する必要がなく、オフセットのない標準位置に基づいて各チップに対して統一化の処理を直接行う。
以下、単一化処理により配線及びボール搭載プロセスを行う例について説明する。
ステップ２．０６：
図２４に示すように、ステップ２．０５で形成された構造上に保護層３２０を堆積する。
ステップ２．０７：
図２５に示すように、マスク露光方式機能を有する装置を利用して、リソグラフィプロセスによって修正電気的接続点２４１が位置する領域を定義し、前記領域上に覆われている保護層３２０を除去する。
ステップ２．０８：
マスク露光方式機能を有する装置を利用して露光プロセスにより上層金属配線領域を定義して形成する。図２６に示すように、金属シード層をスパッタリングした後、さらに化学メッキ、電気メッキなどの方法によって上層金属線路を形成する。単一的な処理方式を用いるので、ステップ２．０８で形成された上層金属線路がキャリア１００全体での分布が規則的であることは容易に理解できる。
成長させる金属材料は、銅、アルミニウム、タングステンなどの金属であることができ、前記３つの金属材料に限定されない。
ステップ２．０９：
図２７に示すように、ステップ２．０８で形成された構造上に保護層３３０を堆積する。
保護層材料は、誘電材料または有機材料から選択されることができ、保護層３３０の堆積プロセスは蒸着、酸化、またはスパッタリングなどの様々な方法を用いることができる。
ステップ２．１０：
マスク露光方式機能を有する装置を利用して、オフセットのないボール搭載パッド６００の位置及びパターンサイズを定義し、ボール搭載パッド６００に対応する領域を覆っている保護層３３０を除去し、露出された上層金属線路の部分はボール搭載パッド６００であり、最後に、図２８に示すように、ボール搭載パッド６００上に半田ボール７００の製作プロセスを完成する。
本実施例は異なるオフセット値を有する異なる領域に対して異なる露光方式を用い、マスクレス露光方式及びマスク露光方式を互いに結合することによって、リソグラフィの効率が向上され、時間が節約される。
本発明では以上の実施例について説明したが、本発明は前述の実施例に限定されるのではない。例えば、キャリア１００はチップ以外の電気的接続点を有する他の半導体素子を載置することができる。本発明が属する技術分野において通常の知識を有する者は本発明の精神及び範囲内で発明に対して各種修正及び変形を行うことができることは自明である。このように、本発明のこのような修正及び変形は本発明の特許請求範囲及び均等な技術の範囲に属するのであれば、本発明もこのような修正及び変形を含むものとする。
図１〜図４において：
１−新しいキャリア、２−チップ、３−パッケージ体、４− ボンディングパッド、５−金属層、６−上部絶縁層、７−下部絶縁層、８− 半田ボール ；
図５〜図２８において
１００−キャリア、２１０、２２０、２３０−チップ、２１１、２１２、２２１、２２２、２３１、２３２−電気的接続点、２４１−修正電気的接続点、３１０、３２０、３３０−保護層、３１１−開口、４１０、４２０、４３０−フォトレジスト、４１１、４３１−フォトレジストパターン、４２１−金属配線パターン、５００−金属線路、６００−ボール搭載パッド、７００−半田ボール；
ＬＬ−チップ中心軸、ＵＵ−パッケージ体中心軸。

Claims (11)

  1. それぞれが複数の電気的接続点を有する複数の半導体素子を載置するためのキャリアを設置するステップ１と、
    各電気的接続点の前記キャリアに対する位置を測定し、測定した位置と前記電気的接続点が前記キャリアに対する標準位置とを比較して各電気的接続点のオフセット値を得るステップ２と、
    ステップ２で得られたオフセット値でオフセットのない標準金属配線パターンのパターンデータを修正し、マスクレス露光方式によって修正された金属配線パターンを形成し、さらに、前記修正された金属配線パターンに基づいて各電気的接続点上に再配線構造を形成するステップ３と、
    マスク露光方式によって再配線構造の上部に配線層及び／または半田ボールを形成するステップ４と、
    を含むことを特徴とする半導体再配線方法。
  2. ステップ３は、
    第１誘電層を堆積するステップと、
    第１誘電層上に第１フォトレジスト層をコーティングするステップと、
    ステップ２で得られたオフセット値に基づいて、マスクレス露光方式によって第１フォトレジスト層に対応する一つの電気的接続点とアライメントされる複数の第１フォトレジストパターンを形成するステップと、
    第１フォトレジスト層をマスクとして第１誘電層をエッチングし、第１誘電層に複数の第１開口を形成し、各第１開口に対応する電気的接続点を露出させるステップと、
    第１フォトレジスト層を除去するステップと、
    第２フォトレジスト層をコーティングするステップと、
    前記オフセット値と、半導体のオフセットのない標準金属配線パターンに基づいて、マスクレス露光方式によって第２フォトレジスト層に複数の第２フォトレジストパターンを形成して前記再配線構造を形成するための修正された領域を定義するステップと、
    前記修正された領域に金属を充填して前記再配線構造を形成するステップと、を含むことを特徴とする請求項１に記載の半導体再配線方法。
  3. ステップ４は、
    第２誘電層を堆積するステップと、
    第２誘電層上に第３フォトレジスト層をコーティングするステップと、
    キャリアを統一のための基準として標準値に対してオフセットのない第３フォトレジスト層の第３フォトレジストパターンの位置及びパターンサイズを定義し、
    マスク露光方式によって第３フォトレジスト層にそれぞれ一つのボール搭載パッド領域に対応する複数の第３フォトレジストパターンを形成するステップと、
    第３フォトレジスト層をマスクとして第２誘電層をエッチングし、第２誘電層に複数の第２開口を形成し、各第２開口に再配線構造を部分的に露出させるステップと、
    露出された一部再配線構造に半田ボールを形成するステップと、を含むことを特徴とする請求項２に記載の半導体再配線方法。
  4. 前記再配線構造の領域はステップ４における前記第２開口の中において再配線構造のみ露出されるように定義される、
    ことを特徴とする請求項３に記載の半導体再配線方法。
  5. 前記半導体素子はチップである、
    ことを特徴とする請求項１に記載の半導体再配線方法。
  6. それぞれが複数の電気的接続点を有する複数の半導体素子を載置するためのキャリアを設置するステップと、
    各電気的接続点の前記キャリアに対する位置を測定するステップと、
    測定した位置と前記電気的接続点が前記キャリアに対する標準位置とを比較して各電気的接続点のオフセット値を得るステップと、
    前記オフセット値と既設の臨界範囲とを比較し、比較結果に基づいてリソグラフィを行い、前記電気的接続点上に再配線構造を形成するステップであって、
    オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を採用し、オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を採用し、オフセット値が前記臨界範囲内にある電気的接続点に対して前記電気的接続点を囲む他の電気的接続点で最も多く採用される露光方式を選択することを含む再配線構造を形成するステップと、
    マスク露光方式によって、再配線構造上に配線層及び／または半田ボールを形成するステップと、を含むことを特徴とする半導体再配線方法。
  7. 互いに垂直し且つ前記キャリアの表面に同時に平行する二つの直線方向をＸ方向及びＹ方向とし、前記キャリアの表面に垂直する直線方向をＺ方向としてＸＹＺ三次元座標系を形成し、前記オフセット値はＸオフセット値、Ｙオフセット値及びＲＺオフセット値の中の少なくとも一つであり、ＲＺはＺ軸を中心として回転する方向であることを特徴とする請求項６に記載の半導体再配線方法。
  8. 再配線構造を形成するステップは、
    まず、オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を用いて露光するステップと、
    次に、オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を用いて露光し、露光する際には既にマスクレス方式マスクレス露光方式を利用して露光された箇所を遮蔽するステップと、
    オフセット値が前記臨界範囲内にある電気的接続点に対して、現在領域を囲む隣接する領域の数を計算し、これら隣接する領域において何れかの露光方式が選択される回数が隣接する領域の数の半分より多い場合には、現在領域は当該露光方式を選択して露光されるステップと、
    を含むことを特徴とする請求項６に記載の半導体再配線方法。
  9. 再配線構造を形成するステップは、
    まず、オフセット値が前記臨界範囲より小さい電気的接続点に対してマスク露光方式を用いて露光するステップ、
    次に、オフセット値が前記臨界範囲より大きい電気的接続点に対してマスクレス露光方式を用いて露光し、露光時にマスク露光方式を利用して露光された箇所を遮蔽するステップと、
    オフセット値が前記臨界範囲内にある電気的接続点に対して、現在領域を囲む隣接する領域の数を計算し、これら隣接する領域において何れかの露光方式が選択される回数が隣接する領域の数の半分より多い場合には、現在領域は当該露光方式を選択して露光されるステップと、を含むことを特徴とする請求項６に記載の半導体再配線方法。
  10. 前記臨界範囲は５μｍ〜７μｍであることを特徴とする請求項６に記載の半導体再配線方法。
  11. 前記半導体素子はチップであることを特徴とする請求項６に記載の半導体再配線方法。
JP2019515906A 2016-09-30 2017-09-28 半導体再配線方法 Active JP6918100B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610874650.8A CN107887324B (zh) 2016-09-30 2016-09-30 一种半导体重布线方法
CN201610874650.8 2016-09-30
PCT/CN2017/103900 WO2018059474A1 (zh) 2016-09-30 2017-09-28 一种半导体重布线方法

Publications (2)

Publication Number Publication Date
JP2019530241A JP2019530241A (ja) 2019-10-17
JP6918100B2 true JP6918100B2 (ja) 2021-08-11

Family

ID=61763188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019515906A Active JP6918100B2 (ja) 2016-09-30 2017-09-28 半導体再配線方法

Country Status (7)

Country Link
US (1) US10727112B2 (ja)
EP (1) EP3522209A4 (ja)
JP (1) JP6918100B2 (ja)
KR (1) KR102224436B1 (ja)
CN (1) CN107887324B (ja)
TW (1) TWI656604B (ja)
WO (1) WO2018059474A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10678150B1 (en) * 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
KR20210075558A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
EP3929947A1 (en) 2020-06-26 2021-12-29 Murata Manufacturing Co., Ltd. Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013205A (ja) * 2004-06-28 2006-01-12 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2007214402A (ja) * 2006-02-10 2007-08-23 Cmk Corp 半導体素子及び半導体素子内蔵型プリント配線板
JP5114308B2 (ja) * 2008-06-17 2013-01-09 新光電気工業株式会社 配線基板の製造方法
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US20120153501A1 (en) * 2009-08-28 2012-06-21 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
CN102332408B (zh) * 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8664044B2 (en) * 2011-11-02 2014-03-04 Stmicroelectronics Pte Ltd. Method of fabricating land grid array semiconductor package
CN104838486B (zh) 2012-11-05 2018-06-26 德卡技术股份有限公司 半导体器件和用于板式封装的自适性图案化的方法
US9040316B1 (en) * 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
JP6465340B2 (ja) * 2014-11-05 2019-02-06 日立化成株式会社 ケイ素を含む基板を用いた半導体装置の製造方法
CN104465418B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出晶圆级封装方法
CN105304507B (zh) * 2015-11-06 2018-07-31 通富微电子股份有限公司 扇出晶圆级封装方法
US9543224B1 (en) * 2015-12-09 2017-01-10 Intel IP Corporation Hybrid exposure for semiconductor devices
US10157803B2 (en) * 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment

Also Published As

Publication number Publication date
CN107887324B (zh) 2019-09-13
TWI656604B (zh) 2019-04-11
EP3522209A1 (en) 2019-08-07
KR102224436B1 (ko) 2021-03-05
US10727112B2 (en) 2020-07-28
KR20190052150A (ko) 2019-05-15
EP3522209A4 (en) 2019-12-04
CN107887324A (zh) 2018-04-06
WO2018059474A1 (zh) 2018-04-05
US20200013670A1 (en) 2020-01-09
TW201826444A (zh) 2018-07-16
JP2019530241A (ja) 2019-10-17

Similar Documents

Publication Publication Date Title
US20190067205A1 (en) Thermal and electromagnetic interference shielding for die embedded in package substrate
JP6918100B2 (ja) 半導体再配線方法
US20160218020A1 (en) Method of manufacturing fan out wafer level package
TW201405735A (zh) 柵格扇出晶圓級封裝和製造柵格扇出晶圓級封裝的方法
US10573601B2 (en) Semiconductor device and method of unit specific progressive alignment
KR20080064088A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
CN111433906A (zh) 一种内部电源焊盘间距更小的半导体封装
US9245854B2 (en) Organic module EMI shielding structures and methods
TWI742485B (zh) 半導體裝置製造中的移位控制方法
TWI758327B (zh) 單元特定漸進式對準之半導體裝置及方法
JP2014229726A (ja) 半導体装置の製造方法
TWI567882B (zh) 半導體元件及其製造方法
Olson et al. M‐Series™ Fan‐Out with Adaptive Patterning™
KR20210061745A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR101131447B1 (ko) 반도체 패키지 제조 방법
EP4170709A1 (en) Electronic device and method of fabricating electronic device
Jeon et al. Scaling of redistribution layer for Heterogeneous packaging in a panel level
KR20220125678A (ko) 반도체 패키징 방법
TW202240717A (zh) 封裝半導體的方法
TW201537646A (zh) 半導體封裝及其製造方法
JPH0318012A (ja) 縮小投影露光装置用レチクル
CN116913784A (zh) 芯片封装方法及医疗芯片
CN116982155A (zh) 封装半导体的方法
CN116156999A (zh) 约瑟夫森结及其制备方法
CN116364682A (zh) 一种半导体结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210720

R150 Certificate of patent or registration of utility model

Ref document number: 6918100

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250