CN116913784A - 芯片封装方法及医疗芯片 - Google Patents
芯片封装方法及医疗芯片 Download PDFInfo
- Publication number
- CN116913784A CN116913784A CN202310973811.9A CN202310973811A CN116913784A CN 116913784 A CN116913784 A CN 116913784A CN 202310973811 A CN202310973811 A CN 202310973811A CN 116913784 A CN116913784 A CN 116913784A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- dielectric layer
- rdl
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 52
- 230000008569 process Effects 0.000 claims abstract description 28
- 238000005520 cutting process Methods 0.000 claims abstract description 16
- 238000000227 grinding Methods 0.000 claims abstract description 6
- 238000011068 loading method Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 239000007769 metal material Substances 0.000 claims description 22
- 238000011282 treatment Methods 0.000 claims description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- 239000004642 Polyimide Substances 0.000 claims description 14
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 14
- 229920001721 polyimide Polymers 0.000 claims description 14
- 239000004734 Polyphenylene sulfide Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 229920000069 polyphenylene sulfide Polymers 0.000 claims description 8
- 229920002577 polybenzoxazole Polymers 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000001816 cooling Methods 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 38
- 235000012431 wafers Nutrition 0.000 description 36
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000003491 array Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/031—Manufacture and pre-treatment of the bonding area preform
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
Abstract
本发明公开了一种芯片封装方法及医疗芯片,该芯片封装方法包括:在晶圆上选取多个相连的芯片及相连芯片之间的切割道所在区域作为封装区域;形成覆盖封装区域的介质层;形成覆盖介质层的RDL层;通过凸点工艺在RDL层上形成多个均匀分布的用于采集信息的相位点;对晶圆进行磨薄、划片和装片工序。本发明提供的芯片封装方法,通过选取晶圆上多个相连的芯片及其间的切割道所在区域作为封装区域,形成覆盖封装区域的介质层,进一步在介质层上形成了覆盖的RDL层,并通过凸点工艺在RDL层上形成多个均匀分布的用于采集信息的相位点,使得原本作为芯片间切割用的无信息区域(即产生“黑影”的区域)也被赋予了信息采集的功能,从而有效解决了“黑影”问题。
Description
技术领域
本发明是关于芯片技术领域,特别是关于一种芯片封装方法及医疗芯片。
背景技术
医疗芯片是一种用于实现医疗装备功能的电子元件,其基本结构是由多个图像/声波采集阵列和其他电路组成。图像/声波采集阵列是影响医疗芯片性能的关键因素,其主要功能是采集检查位置的医学图像/声波信号,用于诊断、治疗、监测等目的。
目前,常用的医疗芯片有多种,例如超声波探头芯片、X射线探测器芯片、PET-CT探测器芯片等。这些芯片根据不同的检查设备和应用场合,对芯片尺寸和阵列数量有不同的要求。为了满足这些要求,经常需要进行多芯联划,即将多个相同或不同的芯片通过粘接、焊接等方式连接在一起,形成一个大尺寸的芯片。
但是,在多芯联划过程中存在一个技术问题,即切割道黑影问题。切割道是指在将单个芯片从晶圆上切割下来时产生的间隙,由于切割道上没有图像/声波采集点,导致该位置无法采集到图像/声波信号,从而在最终的医学图像上显示为黑影。这种黑影会影响医学图像的质量和准确性,降低医疗芯片的性能和可靠性。
目前,解决切割道黑影问题的方法主要有两种:一种是通过软件算法对医学图像进行插值、平滑、补偿等处理,以消除或减小黑影的影响;另一种是通过重新设计芯片尺寸和阵列布局,以避免或减少切割道出现在关键位置。
然而,这两种方法都存在不足之处。软件算法处理方法虽然可以在一定程度上改善医学图像的质量,但是会增加计算量和处理时间,降低系统效率和实时性;重新设计芯片尺寸和阵列布局方法虽然可以有效避免切割道黑影问题,但是会增加流片成本和周期,降低资源利用率和市场竞争力。
因此,针对上述技术问题,有必要提供一种新的芯片封装方法及医疗芯片。
发明内容
本发明的目的在于提供一种芯片封装方法及医疗芯片,其能够有效避免芯片的切割道黑影问题。
为实现上述目的,本发明提供的技术方案如下:
第一方面本发明提供了一种芯片封装方法,其包括:
在晶圆上选取多个相连的芯片及所述相连芯片之间的切割道所在区域作为封装区域;形成覆盖所述封装区域的介质层;形成覆盖所述介质层的RDL层;通过凸点工艺在所述RDL层上形成多个均匀分布的用于采集信息的相位点;对所述晶圆进行磨薄、划片和装片工序。
在一个或多个实施方式中,形成覆盖所述封装区域的介质层,包括:
将介质溶液涂布于所述封装区域内的芯片表面上;对涂布有所述介质溶液的晶圆进行烘烤,使所述介质溶液部分固化以形成干膜;使用第一掩膜板覆盖所述干膜,对所述干膜进行曝光处理;对所述曝光处理后的固化层进行显影处理,以图形化所述干膜;对所述晶圆进行烘烤,使所述图形化的干膜固化形成介质层。
在一个或多个实施方式中,所述介质层的厚度为5-100μm。
在一个或多个实施方式中,所述介质层为聚酰亚胺层、聚苯并噁唑层、聚苯硫醚层中的一种。
在一个或多个实施方式中,形成覆盖所述介质层的RDL层,包括:
在所述介质层上沉积金属层;使用第二掩膜板覆盖所述金属层,对所述金属层进行图案化形成RDL层。
在一个或多个实施方式中,所述金属层的厚度为1-15μm。
在一个或多个实施方式中,所述金属层由铜、铝、银、铬、钛、钽、钼及钕中的一种或两种以上组合形成。
在一个或多个实施方式中,通过凸点工艺在所述RDL层上形成多个均匀分布的用于采集信息的相位点,包括:
使用第三掩膜板覆盖所述RDL层,在所述RDL层上沉积金属材料;加热熔融所述金属材料后,冷却固化,以在所述RDL层上形成多个均匀分布的用于采集信息的相位点。
在一个或多个实施方式中,所述金属材料由金、银、铜、锡中的一种或两种以上组合形成。
第二方面本发明提供了一种医疗芯片,所述医疗芯片由前述的芯片封装方法制得。
与现有技术相比,本发明提供的芯片封装方法及医疗芯片,通过选取晶圆上多个相连的芯片及其间的切割道所在区域作为封装区域,形成覆盖封装区域的介质层,进一步在介质层上形成了覆盖的RDL层,并通过凸点工艺在RDL层上形成多个均匀分布的用于采集信息的相位点,使得原本作为芯片间切割用的无信息区域(即产生“黑影”的区域)也被赋予了信息采集的功能,从而有效解决了“黑影”问题。在该方法中,芯片的尺寸和阵列数量可以根据需要进行灵活调整,而不需要因为设备的变动重新设计和生产新的芯片,可以大幅度减少了因为需求变动而产生的重新流片的成本,为医疗设备制造商节省了大量的资源。而且该方法所有的步骤都可以在晶圆级别进行,这大大提高了制造的效率和产量,降低了单位芯片的制造成本。
附图说明
图1是本发明一实施方式中芯片封装方法的流程图。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其他明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其他元件或其他组成部分。
本发明通过对现有医疗领域芯片封装技术的深入分析,发现现有的封装技术面临着一些挑战,特别是在处理多核芯片时,存在切割道无法生成图像/声波采集点,从而在图像中产生黑影的问题。此外,由于不同的医疗检查设备对芯片尺寸和阵列数量的需求差异较大,经常需要进行多芯联划,这就增加了制程复杂性和生产成本。同时,现有技术无法有效利用和复用现有的芯片,导致生产效率低下,并且可能浪费资源。
基于上述对现有技术的分析,本发明提出了一种新的芯片封装方法,该方法通过将切割道所在区域也纳入封装区域,通过介质层和RDL层覆盖切割道所在区域,并在RDL层上形成多个用于采集信息的相位点,实现了对图像/声波采集阵列的扩展和增强,从而实现了有效解决多芯联划中切割道黑影问题,提高医疗芯片的性能和可靠性。这一方法不仅充分利用了原本被浪费的切割道区域,而且能够提供均匀的、高质量的图像/声波采集,从而大大提高了芯片的性能和应用效果。
请参照图1所示,为本发明一实施方式中的芯片封装方法的流程图,该芯片封装方法具体包括以下步骤:
S101:在晶圆上选取多个相连的芯片及所述相连芯片之间的切割道所在区域作为封装区域。
需要说明的是,晶圆(Wafer)是半导体制造中非常关键的一个部分。它通常由硅(Silicon)制成,形状像一个非常薄的圆形片。晶圆的直径可以根据技术和需求的不同而变化,常见的有几种尺寸,比如200毫米(8英寸)和300毫米(12英寸)。在硅晶圆上,会进行一系列的复杂工艺过程(比如氧化、光刻、刻蚀、扩散、离子注入等),最后形成微型的电子器件或电路,比如晶体管、电容等,这些构成了集成电路(IC)或微处理器。当在一个晶圆上制作了大量的电路后,晶圆就需要被切割成单独的芯片,这就需要用到“切割道”。
切割道(Scribe line),在半导体制造过程中,是指在晶圆上预设的、用于后续切割芯片的分割线。通常在设计芯片布局时,就会在每个芯片的边缘留出一定的空间,用于后续的切割工艺。这些留出来的空间,把晶圆上的芯片分隔开来。在晶圆经过一系列的工艺处理后,制造出大量的芯片,最后就需要通过这些切割道将晶圆切割成单独的芯片,以便于后续的封装和测试等工艺。切割道通常是用机械切割或者激光切割等方法进行的,切割道的宽度通常有几十到几百微米。但是,在传统的芯片制造和封装过程中,切割道上通常没有电子器件或电路,这些切割道区域就会成为“无效”的或“无法使用”的区域。
在步骤S101中,可以根据待封装的芯片尺寸和阵列数量的要求,用软件或者硬件工具在晶圆划定多个相连的芯片区域,以及这些芯片区域之间的切割道区域,作为封装区域。通过将切割道所在区域也纳入封装区域,避免了因为切割道所在的无效区域的存在,导致图像/声波采集阵列不连续。
例如,如果要制造一个用于超声波探头的医疗芯片,需要有多个声波采集阵列,每个阵列由多个声波传感器组成。假设每个声波传感器的尺寸为100微米×100微米,每个阵列有100个声波传感器,每个芯片有4个阵列,那么每个芯片的尺寸为400微米×1000微米。如果要制造一个大尺寸的医疗芯片,需要将多个小芯片连接在一起,形成一个多芯联划。假设要将4个小芯片连接在一起,那么就需要在晶圆上选取4个相连的芯片区域,以及这些芯片区域之间的切割道区域,作为封装区域。假设切割道区域的宽度为50微米,那么封装区域的尺寸为1750微米×1000微米。
S102:形成覆盖所述封装区域的介质层。
一示例性的实施例中,步骤S102具体包括:将介质溶液涂布于所述封装区域内的芯片表面上;对涂布有所述介质溶液的晶圆进行烘烤,使所述介质溶液部分固化形成干膜;使用第一掩膜板覆盖所述干膜,对所述干膜进行曝光处理;对所述曝光处理后的固化层进行显影处理,以图形化所述干膜;对所述晶圆进行烘烤,使所述图形化的干膜固化形成介质层。
将介质溶液涂布于所述封装区域内的芯片表面上:可使用旋涂机或者喷涂机等设备,将介质溶液均匀地涂布在封装区域内的芯片表面上,形成一层薄膜。例如,如果使用聚酰亚胺(PI)作为介质溶液,那么可以使用旋涂机将其涂布在芯片表面上,形成一层约10微米厚的薄膜。这个子步骤可以为后续的光刻、显影等工艺提供一个可图形化的材料,以便在其上形成所需的介质层图案。并且通过涂布介质溶液,实现了对芯片表面的覆盖和保护,防止了在后续工艺中对其造成损伤或干扰。
对涂布有所述介质溶液的晶圆进行烘烤,使所述介质溶液部分固化形成干膜:可以使用烘箱或者热板等设备,对涂布有介质溶液的晶圆进行烘烤处理,使介质溶液中的溶剂挥发掉,从而使介质溶液部分固化以形成干膜。例如,如果使用聚酰亚胺作为介质溶液,那么可以使用烘箱将其烘烤在90℃左右约10分钟,使其部分固化形成干膜。这个子步骤可以为后续的曝光处理提供一个稳定和均匀的干膜基底,以便在其上进行光刻图案转移。而且通过烘烤处理,实现了对干膜的固化和平整,可以提高其光刻性能和品质。
使用第一掩膜板覆盖所述干膜,对所述干膜进行曝光处理:可以使用光刻机或者曝光机等设备,在干膜上覆盖一个带有所需图案的掩膜板(也称为光罩),并用紫外光或者其他光源对其进行曝光处理,使干膜中与掩膜板上图案相对应的部分发生化学变化。例如,如果使用聚酰亚胺作为干膜,并且使用正性光刻剂(即经过曝光后变得易溶于显影剂),那么可以使用光刻机,在干膜上覆盖一个带有所需图案(例如线条、孔洞等)的掩膜板,并用紫外光对其进行曝光处理,使干膜中与掩膜板上图案相对应的部分发生交联反应,变得易溶于显影剂。这个子步骤可以为后续的显影处理提供一个可图形化的干膜,以便在其上形成所需的介质层图案。
对所述曝光处理后的固化层进行显影处理,以图形化所述干膜:可以使用显影机或者浸泡槽等设备,将曝光处理后的干膜浸入适当的显影剂中,使干膜中经过曝光后变得易溶于显影剂的部分被溶解掉,从而在干膜上形成与掩膜板上图案相对应的凹凸结构。例如,如果使用聚酰亚胺作为干膜,并且使用正性光刻剂,那么可以使用显影机,将曝光处理后的干膜浸入碱性的显影剂中,使干膜中经过曝光后变得易溶于显影剂的部分被溶解掉,从而在干膜上形成与掩膜板上图案相对应的凹凸结构。
对所述晶圆进行烘烤,使所述图形化的干膜固化形成介质层:可以使用烘箱或者热板等设备,对显影处理后的干膜进行烘烤处理,使干膜中未经曝光且未被溶解掉的部分完全固化形成介质层。例如,如果使用聚酰亚胺作为干膜,并且使用正性光刻剂,那么可以使用烘箱将其烘烤在200℃左右约30分钟,使其完全固化形成介质层。这个子步骤可以为后续的RDL层和相位点的形成提供一个已经固化和图形化的介质层基底。
需要说明的是,在半导体制造过程中,掩膜板(也被称为光刻掩模或模板)的基本功能是用于在曝光过程中,将预设的图形传输到晶圆上的光敏材料。这是通过在掩膜板上形成透明和不透明区域来实现的,以便在曝光时,光只能穿过透明区域并到达光敏材料,而被阻挡在不透明区域,从而形成预设的图形。第一掩膜板的设计取决于希望在介质层上形成什么样的图形。在本实施例的芯片封装过程中,希望介质层能覆盖整个封装区域,包括芯片和切割道。因此,第一掩膜板应设计为与封装区域大小和形状相匹配,且其透明区域应对应于希望形成介质层的位置。
优选地,介质层的厚度为5-100μm。如果介质层过薄(低于5μm),可能无法有效地隔离电路元件,导致电路性能下降。例如,过薄的介质层可能无法有效阻挡漏电流,导致芯片功耗增加。此外,过薄的介质层可能无法提供足够的机械强度,从而在切割、磨薄或其他后续工艺步骤中导致芯片的损伤。如果介质层过厚(高于100μm),可能会增加芯片的整体厚度,导致封装体积增加,不利于小型化。此外,过厚的介质层可能会导致热阻增大,影响芯片的热管理性能。而且,过厚的介质层会增加曝光和显影工艺的难度,因为更厚的介质层需要更长的曝光时间和更精确的控制来保证图案的精度。
优选地,介质层为聚酰亚胺层、聚苯并噁唑层、聚苯硫醚层中的一种。聚酰亚胺(Polyimide,简称PI)具有极高的热稳定性和良好的电绝缘性。它能够承受高达400摄氏度的高温,这使得它可以在高温的制程环境中使用,例如,金属沉积、刻蚀和图案化等步骤。此外,PI具有良好的化学稳定性和较低的介电常数,这使得它能够提供优良的电性能。最后,PI具有良好的塑性,能够经受各种机械应力而不易破裂。聚苯并噁唑(Polybenzoxazole,简称PBO)具有极佳的热稳定性和电绝缘性,和聚酰亚胺相似,能够承受高达400摄氏度的高温。此外,PBO的介电常数较低,使其成为高频电子设备的理想选择。PBO还具有良好的化学稳定性,耐酸碱腐蚀,对各种溶剂的吸附性极低,这使得它在化学攻击性环境中表现出优异的性能。和聚苯硫醚(Polyphenylene Sulfide,简称PPS)具有极好的化学稳定性和热稳定性。它能够承受高达260摄氏度的高温,而且对各种有机溶剂、酸和碱都有极好的耐性。此外,PPS具有良好的电绝缘性能和较低的介电常数,这使得它能够在高频电子设备中使用。最后,PPS具有良好的机械强度和刚性,这使得它在面对机械应力时能够维持其结构的完整性。
S103:形成覆盖所述介质层的RDL层。
一示例性的实施例中,步骤S103具体包括:在所述介质层上沉积金属层;使用第二掩膜板覆盖所述金属层,对所述金属层进行图案化形成RDL层。
在所述介质层上沉积金属层:可以使用化学气相沉积、物理气相沉积、电镀、溅射等方法,在介质层上沉积一层金属层,例如铜、铝、金等材料。金属层的厚度一般为1微米到15微米,取决于芯片的结构和功能。例如,如果要制造一个用于X射线探测器的医疗芯片,那么可以使用电镀法,在介质层上沉积一层5微米厚的铜作为金属层。这个子步骤可以为后续的图案化处理提供一个可导电的材料,以便在其上形成所需的RDL(重分布)层图案。
使用第二掩膜板覆盖所述金属层,对所述金属层进行图案化形成RDL层:可以使用光刻机或者曝光机等设备,在金属层上覆盖一个带有所需图案的掩膜板(也称为光罩),并用紫外光或者其他光源对其进行曝光处理,使金属层中与掩膜板上图案相对应的部分发生化学变化。然后,使用蚀刻机或者浸泡槽等设备,将曝光处理后的金属层浸入适当的蚀刻剂中,使金属层中经过曝光后变得易溶于蚀刻剂的部分被溶解掉,从而在金属层上形成与掩膜板上图案相对应的凹凸结构。例如,如果使用铜作为金属层,并且使用正性光刻剂(即经过曝光后变得易溶于蚀刻剂),那么可以使用光刻机,在铜层上覆盖一个带有所需图案(例如线条、孔洞等)的掩膜板,并用紫外光对其进行曝光处理,使铜层中与掩膜板上图案相对应的部分发生氧化反应,变得易溶于蚀刻剂。然后,可以使用蚀刻机,将曝光处理后的铜层浸入酸性或碱性的蚀刻剂中,使铜层中经过曝光后变得易溶于蚀刻剂的部分被溶解掉,从而在铜层上形成与掩膜板上图案相对应的凹凸结构。
形成RDL层的目的是重新分配和连接芯片上的电路,以满足不同封装设计的需求。它可以实现更复杂的连接模式,而不仅仅是基于芯片设计的原始连接模式。这样可以提高芯片封装的灵活性和适应性,满足不同应用场景的需求。
需要说明的是,第二掩膜板主要用于覆盖金属层,并对其进行图案化处理,形成RDL层。具体来说,该掩膜板的设计需依据所需形成的RDL层电路图案而定。第二掩膜板的设计需要详细、准确地描绘出所需形成的RDL层电路图案。在芯片封装设计阶段,电路工程师将依据芯片的电路布局和功能需求来设计这个图案。在该图案设计完成后,将其转化为掩膜板设计文件,该文件通常使用GDSII(图形数据系统版本II)等标准格式。第二掩膜板的主要作用就是在光刻过程中,将电路图案精确地转移到金属层上。在光刻过程中,通过紫外光照射,使覆盖在金属层上的光敏抗蚀剂在掩膜板上的开口处发生化学反应,从而在抗蚀剂中形成电路图案。在后续的显影、刻蚀和去除抗蚀剂的步骤中,这个电路图案将被转移到金属层上,形成RDL层。
优选地,金属层的厚度为1-15μm。金属层由铜、铝、银、铬、钛、钽、钼及钕中的一种或两种以上组合形成。金属层的厚度影响到电路的阻抗。金属层越厚,电路的阻抗就越低,电流传输就越顺畅。这对于高频率的芯片尤其重要,因为高频率信号对电阻的敏感性很高。因此,为了保证电流传输效率和信号质量,金属层需要有一定的厚度。金属层的厚度也影响到芯片的热性能。金属是优良的导热材料,越厚的金属层可以提供越好的散热效果,帮助芯片快速散热,避免因为过热而导致的性能下降或者损坏。然而,金属层的厚度不能无限增大。因为过厚的金属层会带来一些问题。例如,金属层过厚可能导致芯片尺寸的增大,此外,金属层过厚还会增加材料和制程的成本,过厚的金属层在刻蚀过程中也会带来困难,影响图案的精度和制程的可控性。
S104:通过凸点工艺在所述RDL层上形成多个均匀分布的用于采集信息的相位点。
一示例性的实施例中,步骤S104具体包括:使用第三掩膜板覆盖所述RDL层,在所述RDL层上沉积金属材料;加热熔融所述金属材料后,冷却固化,以在所述RDL层上形成多个均匀分布的用于采集信息的相位点。
使用第三掩膜板覆盖所述RDL层,在所述RDL层上沉积金属材料:第三掩膜板是设计有特定图案的模板,它能保护RDL层上不需要沉积金属材料的区域,仅暴露出需要形成相位点的位置。在设计第三掩膜板时,首先需要确定的是采集信息相位点的分布。这一分布应与芯片的工作需求、性能要求、及最终用途相匹配。例如,若芯片用于声波或图像采集,相位点的分布需能确保最优的信息采集和处理能力。可以利用电化学或物理气相沉积的技术,可以在RDL层上沉积金属材料。该金属材料的选择关系到相位点的性能,通常选择导电性能好、稳定性高、易于加工的金属材料,如金、银、铜、锡等。
加热熔融所述金属材料后,冷却固化,以在所述RDL层上形成多个均匀分布的用于采集信息的相位点:可以使用烘箱或者热板等设备,对沉积有金属材料的RDL层进行加热处理,使金属材料熔融成液态。然后,使用冷却设备,对熔融后的金属材料进行冷却处理,使金属材料固化成固态。由于金属材料在液态时会受到表面张力和重力等力的作用,从而自动聚集成球形或类球形结构。因此,在固化后的金属材料上就会形成多个均匀分布的球形或类球形结构,即相位点。例如,如果使用锡作为金属材料,那么可以使用烘箱将其加热到200℃左右约10分钟,使其熔融成液态。然后,可以将其冷却到室温约10分钟,使其固化成固态。由于锡在液态时会受到表面张力和重力等力的作用,从而自动聚集成球形或类球形结构。因此,在固化后的锡铅合金上就会形成多个均匀分布的球形或类球形结构,即相位点。这个子步骤的可以为后续的图像/声波采集提供一个可反射或发射图像/声波信号的结构,以便在其上采集信息。这些相位点就像微型的电极,可以用于采集电信号,用于图像或声波信息的采集。
S105:对所述晶圆进行磨薄、划片和装片工序。
需要说明的是,晶圆磨薄是一个物理过程,晶圆在初始阶段的厚度通常较大,以便在前期制程中保护其内部的电路结构。然而,太厚的晶圆在最终的设备中可能会引发空间占用问题,影响设备的大小和重量。因此,通过物理磨削的方式,将晶圆的厚度降低到适宜的范围,既保证了芯片的机械强度,又满足了设备的空间要求。晶圆上通常会制造多个芯片,这些芯片在晶圆上是通过切割道分隔的。划片步骤就是沿着这些切割道将晶圆切割成单个的芯片,在本实施例中以多个相连单颗芯片联合形成一个大的多核芯片进行划片。通常会使用一种被称为划片机的设备,通过高精度的控制,按照预定的切割道路径进行划片,确保每个芯片的完整性和规格一致性。装片是将划片后的芯片安装到适当的载体或封装内,使其能在设备中正常工作。装片步骤通常涉及到芯片的定位、固定和电气连接等一系列工作,具体可根据实际需要进行装片工序。
综上所述,本发明提供的芯片封装方法,通过选取晶圆上多个相连的芯片及其间的切割道所在区域作为封装区域,形成覆盖封装区域的介质层。在此基础上,进一步在介质层上形成了覆盖的RDL层,并通过凸点工艺在RDL层上形成多个均匀分布的用于采集信息的相位点,使得原本作为芯片间切割用的无信息区域(即产生“黑影”的区域)也被赋予了信息采集的功能,从而有效解决了“黑影”问题。在该方法中,芯片的尺寸和阵列数量可以根据需要进行灵活调整,而不需要因为设备的变动重新设计和生产新的芯片,可以大幅度减少了因为需求变动而产生的重新流片的成本,为医疗设备制造商节省了大量的资源。而且该方法所有的步骤都可以在晶圆级别进行,这大大提高了制造的效率和产量,降低了单位芯片的制造成本。
本发明一实施方式中还提供了一种医疗芯片,该医疗芯片采用前述的芯片封装方法制得。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (10)
1.一种芯片封装方法,其特征在于,包括:
在晶圆上选取多个相连的芯片及所述相连芯片之间的切割道所在区域作为封装区域;
形成覆盖所述封装区域的介质层;
形成覆盖所述介质层的RDL层;
通过凸点工艺在所述RDL层上形成多个均匀分布的用于采集信息的相位点;
对所述晶圆进行磨薄、划片和装片工序。
2.如权利要求1所述的芯片封装方法,其特征在于,形成覆盖所述封装区域的介质层,包括:
将介质溶液涂布于所述封装区域内的芯片表面上;
对涂布有所述介质溶液的晶圆进行烘烤,使所述介质溶液部分固化以形成干膜;
使用第一掩膜板覆盖所述干膜,对所述干膜进行曝光处理;
对所述曝光处理后的固化层进行显影处理,以图形化所述干膜;
对所述晶圆进行烘烤,使所述图形化的干膜固化形成介质层。
3.如权利要求2所述的芯片封装方法,其特征在于,所述介质层的厚度为5-100μm。
4.如权利要求3所述的芯片封装方法,其特征在于,所述介质层为聚酰亚胺层、聚苯并噁唑层、聚苯硫醚层中的一种。
5.如权利要求1所述的芯片封装方法,其特征在于,形成覆盖所述介质层的RDL层,包括:
在所述介质层上沉积金属层;
使用第二掩膜板覆盖所述金属层,对所述金属层进行图案化形成RDL层。
6.如权利要求5所述的芯片封装方法,其特征在于,所述金属层的厚度为1-15μm。
7.如权利要求6所述的芯片封装方法,其特征在于,所述金属层由铜、铝、银、铬、钛、钽、钼及钕中的一种或两种以上组合形成。
8.如权利要求1所述的芯片封装方法,其特征在于,通过凸点工艺在所述RDL层上形成多个均匀分布的用于采集信息的相位点,包括:
使用第三掩膜板覆盖所述RDL层,在所述RDL层上沉积金属材料;
加热熔融所述金属材料后,冷却固化,以在所述RDL层上形成多个均匀分布的用于采集信息的相位点。
9.如权利要求8所述的芯片封装方法,其特征在于,所述金属材料由金、银、铜、锡中的一种或两种以上组合形成。
10.一种医疗芯片,其特征在于,所述医疗芯片由权利要求1~9中任一项所述的方法制得。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310973811.9A CN116913784A (zh) | 2023-08-03 | 2023-08-03 | 芯片封装方法及医疗芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310973811.9A CN116913784A (zh) | 2023-08-03 | 2023-08-03 | 芯片封装方法及医疗芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116913784A true CN116913784A (zh) | 2023-10-20 |
Family
ID=88366656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310973811.9A Pending CN116913784A (zh) | 2023-08-03 | 2023-08-03 | 芯片封装方法及医疗芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116913784A (zh) |
-
2023
- 2023-08-03 CN CN202310973811.9A patent/CN116913784A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100500010B1 (ko) | 반도체장치 및 그 제조방법 | |
US20140061882A1 (en) | Electronic system modules and method of fabrication | |
KR20000071360A (ko) | 아이씨 칩의 지지기판 본딩 프로세스 | |
US20220328443A1 (en) | Package structure and forming method thereof | |
KR101374148B1 (ko) | 반도체 패키지 및 이의 제조 방법 | |
KR100204163B1 (ko) | 반도체장치의 제조방법 | |
CN116913784A (zh) | 芯片封装方法及医疗芯片 | |
CN117276454A (zh) | 一种微型发光芯片键合的方法及芯片键合件 | |
CN115915907B (zh) | 一种超导量子芯片制备方法及超导量子芯片 | |
JPH06268098A (ja) | 半導体集積回路装置の製造方法 | |
JP2001210540A (ja) | 電磁コイルの製造方法、それを用いた荷電粒子線露光装置並びに半導体デバイスの製造方法 | |
JPS6337694A (ja) | 回路基板の製造方法 | |
JPH11224890A (ja) | 半導体装置およびその製造方法 | |
JP3639265B2 (ja) | 半導体装置及びその製造方法 | |
TW200409325A (en) | Method for forming UBM pads and bumps on wafer | |
JP7303343B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN112864030B (zh) | 光电探测芯片的封装方法和封装结构 | |
JP2003173728A (ja) | チップ型電流ヒューズの製造方法 | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
JP3877691B2 (ja) | 半導体装置 | |
TWI282611B (en) | Methods of manufacturing chip array resistor | |
CN112672542A (zh) | 一种电路板的制作方法及电路板 | |
CN117577541A (zh) | 一种芯片封装基板制作方法及封装方法 | |
JPH02267941A (ja) | 突起電極の形成方法 | |
KR20110025247A (ko) | 플립칩 실장을 위한 미세 피치의 금속 범프 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |