CN117276454A - 一种微型发光芯片键合的方法及芯片键合件 - Google Patents
一种微型发光芯片键合的方法及芯片键合件 Download PDFInfo
- Publication number
- CN117276454A CN117276454A CN202311281395.2A CN202311281395A CN117276454A CN 117276454 A CN117276454 A CN 117276454A CN 202311281395 A CN202311281395 A CN 202311281395A CN 117276454 A CN117276454 A CN 117276454A
- Authority
- CN
- China
- Prior art keywords
- chip
- circuit
- photosensitive material
- bonding
- target area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000000463 material Substances 0.000 claims abstract description 106
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 claims abstract description 43
- 239000000654 additive Substances 0.000 claims abstract description 39
- 230000000996 additive effect Effects 0.000 claims abstract description 39
- 239000011248 coating agent Substances 0.000 claims abstract description 24
- 238000000576 coating method Methods 0.000 claims abstract description 24
- 238000004806 packaging method and process Methods 0.000 claims abstract description 6
- 238000011161 development Methods 0.000 claims description 17
- 230000008719 thickening Effects 0.000 claims description 17
- 238000009713 electroplating Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000007772 electroless plating Methods 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005240 physical vapour deposition Methods 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 claims description 2
- 238000011010 flushing procedure Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 abstract description 7
- 229910000679 solder Inorganic materials 0.000 abstract description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 description 31
- 239000000243 solution Substances 0.000 description 7
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000016 photochemical curing Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000010146 3D printing Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000012620 biological material Substances 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本申请提供了一种微型发光芯片键合的方法及芯片键合件，所述方法包括：在所述透明基板表面涂覆感光材料，并将所述芯片放置于所述感光材料的表面；其中，所述芯片的电极朝向所述封装基板，且所述芯片放置于所述电路河道，所述芯片的两个电极与所述电路河道相邻两侧的电路一一对应；从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除；通过增材制造方式将所述电路与对应的所述芯片的电极进行连接。本申请将倒装芯片利用感光材料层与透明基板粘合，解决了键合线易断裂和散热不好的问题，并将芯片电极与电路形成电连接，不需要在芯片焊盘上形成焊球，避免出现焊点不良的问题，从而提高产品的可靠性和寿命。
Description
技术领域
本申请涉及芯片领域，特别是一种微型发光芯片键合的方法及芯片键合件。
背景技术
作为半导体制造的后工序，封装工艺包含背面研磨(Back Grinding)、划片(Dicing)、芯片键合(Die Bonding)、引线键合(Wire Bonding)及成型(Molding)等步骤。
其中，芯片键合工艺可在划片工艺之后将从晶圆上切割的芯片粘贴在封装基板(引线框架或印刷电路板)上。键合工艺可分为传统方法和先进方法两种类型。传统方法采用芯片键合(或芯片贴装)和引线键合(Wire Bonding)，而先进方法则采用倒装芯片键合(Flip Chip Bonding)技术。倒装芯片键合技术将芯片键合与引线键合相结合，并通过在芯片焊盘上形成凸块(Bump)的方式将芯片和基板连接起来。
在芯片键合过程中，首先需在封装基板上点上粘合剂。接着，将芯片顶面朝上放置在基板上。与此相反，倒装芯片键合则是一种更加先进的技术，首先，将称为“焊球(SolderBall)”的小凸块附着在芯片焊盘上，然后将芯片顶面朝下放置在基板上进行键合。因此，现有的芯片键合过程中可能会出现各种问题，如键合线断裂、芯片断裂、焊点不良等，这些都可能影响产品的可靠性和寿命。
发明内容
鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分的解决所述问题的一种微型发光芯片键合的方法及芯片键合件，包括：
一种微型发光芯片键合的方法，用于将微型发光芯片粘贴于透明基板表面，所述透明基板表面设有电路，相邻电路之间设有电路河道，所述芯片的同侧设有两个电极；
所述方法包括：
在所述透明基板表面涂覆感光材料，并将所述芯片放置于所述感光材料的表面；其中，所述芯片的电极朝向所述封装基板，且所述芯片放置于所述电路河道，所述芯片的两个电极与所述电路河道相邻两侧的电路一一对应；
从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除；
通过增材制造方式将所述电路与对应的所述芯片的电极进行连接。
进一步地，所述从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除的步骤，包括：
通过曝光和显影使所述电路河道表面的所述感光材料固化形成感光材料层；
将未固化的所述感光材料冲洗去除。
进一步地，所述通过增材制造方式将所述电路与对应的所述芯片的电极进行连接的步骤，包括：
通过增材制造方式使所述电路增厚，并与对应的所述芯片的电极形成电连接。
进一步地，所述通过增材制造方式将所述电路与对应的所述芯片的电极进行连接的步骤，包括：
通过增材制造方式使所述电路和对应的所述芯片的电极同时增厚至相互形成电连接。
进一步地，所述通过增材制造方式使所述电路增厚，并与对应的所述芯片的电极形成电连接的步骤，包括：
在所述电路的表面涂覆感光材料，并进行曝光和显影，使所述电路的第一目标区域露出；
通过增材制造方式在所述第一目标区域的表面增厚所述电路；
将所述感光材料去除。
进一步地，所述在所述电路的表面涂覆感光材料，并进行曝光和显影，使所述电路的第一目标区域露出的步骤，包括：
在所述电路的表面涂覆感光材料，形成第一光敏掩膜层并进行曝光，形成所述第一目标区域；
通过显影去除对应位置的所述第一光敏掩膜层，露出所述第一目标区域。
进一步地，所述通过增材制造方式使所述电路和对应的所述芯片的电极同时增厚至相互形成电连接的步骤，包括：
在所述电路的表面以及对应的所述电极表面涂覆感光材料，并进行曝光和显影，使所述电路的第二目标区域和所述电极的第三目标区域露出；
通过增材制造方式在所述第二目标区域的表面增厚所述电路，并同时通过增材制造方式在第三目标区域的表面增厚对应的所述电极；
将所述电路表面以及所述电极表面的感光材料去除。
进一步地，所述在所述电路的表面以及对应的所述电极表面涂覆感光材料，并进行曝光和显影，使所述电路的第二目标区域和所述电极的第三目标区域露出的步骤，包括：
在所述电路的表面涂覆感光材料，形成第二光敏掩膜层并进行曝光，形成所述第二目标区域，以及在所述电极的表面涂覆感光材料，形成第三光敏掩膜层并进行曝光，形成所述第三目标区域；
通过显影去除对应位置的所述第二光敏掩膜层，露出所述第二目标区域，并通过显影去除对应位置的所述第三光敏掩膜层，露出所述第三目标区域。
进一步地，所述感光材料为光刻胶或干膜。
进一步地，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。
一种芯片键合件，根据上述任一项所述的微型发光芯片键合的方法制备得到，包括微型发光芯片、透明基板和感光材料层；
所述透明基板表面设有电路，相邻电路之间设有电路河道，所述芯片的同侧设有两个电极；
所述感光材料层设于所述电路河道，所述芯片设于所述感光材料层表面，且所述芯片的两个电极与所述电路河道相邻两侧的电路电连接。
本申请具有以下优点：
在本申请的实施例中，相对于现有技术中的芯片键合过程中可能会出现键合线断裂、芯片断裂、焊点不良等影响产品可靠性的问题，本申请提供了新的芯片键合方法的解决方案，具体为：在所述透明基板表面涂覆感光材料，并将所述芯片放置于所述感光材料的表面；其中，所述芯片的电极朝向所述封装基板，且所述芯片放置于所述电路河道，所述芯片的两个电极与所述电路河道相邻两侧的电路一一对应；从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除；通过增材制造方式将所述电路与对应的所述芯片的电极进行连接。本申请将倒装芯片利用感光材料层与透明基板粘合，解决了键合线易断裂和散热不好的问题，并将芯片电极与电路形成电连接，不需要在芯片焊盘上形成焊球，避免出现焊点不良的问题，从而提高产品的可靠性和寿命。
附图说明
为了更清楚地说明本申请的技术方案，下面将对本申请的描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种微型发光芯片键合的方法的步骤流程图；
图2是本申请一实施例提供的一种微型发光芯片键合的方法的步骤流程图；
图3是本申请一实施例提供的一种微型发光芯片键合的方法的工艺流程图。
说明书附图中的附图标记如下：
1、芯片；11、电极；2、透明基板；21、电路；22、电路河道；3、感光材料层。
具体实施方式
为使本申请的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
发明人通过分析现有技术发现：传统芯片键合方法为正装键合，容易有键合线断裂和散热不良的问题出现，先进芯片键合方法采用倒装芯片键合，虽然可以避免传统键合方法会出现的问题，但其因为在芯片焊盘上形成焊球凸块来进行键合，容易有焊点不良的问题出现，因此需要对现有的芯片键合方法进行改进。
需要说明的是，在本发明任一实施例中，本发明用于将微型发光芯片粘贴于透明基板表面。在键合之前，设计出电路图，然后将电路图转换为PCB设计，接着再制作PCB蒙版，该蒙版包括有电路设计的孔，然后再在基板上应用焊盘和走线，最后焊接组件到基板上，就可以在透明基板的表面按照设计制作引出所需的电路；其中，相邻电路之间设有电路河道，所述芯片的同侧设有两个电极。
参照图1，示出了本申请一实施例提供的一种微型发光芯片键合的方法；
所述方法包括：
S110、在所述透明基板表面涂覆感光材料，并将所述芯片放置于所述感光材料的表面；其中，所述芯片的电极朝向所述封装基板，且所述芯片放置于所述电路河道，所述芯片的两个电极与所述电路河道相邻两侧的电路一一对应；
S120、从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除；
S130、通过增材制造方式将所述电路与对应的所述芯片的电极进行连接。
在本申请的实施例中，相对于现有技术中的芯片键合过程中可能会出现键合线断裂、芯片断裂、焊点不良等影响产品可靠性的问题，本申请提供了新的芯片键合方法的解决方案，具体为：在所述透明基板表面涂覆感光材料，并将所述芯片放置于所述感光材料的表面；其中，所述芯片的电极朝向所述封装基板，且所述芯片放置于所述电路河道，所述芯片的两个电极与所述电路河道相邻两侧的电路一一对应；从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除；通过增材制造方式将所述电路与对应的所述芯片的电极进行连接。本申请将倒装芯片利用感光材料层与透明基板粘合，解决了键合线易断裂和散热不好的问题，并将芯片电极与电路形成电连接，不需要在芯片焊盘上形成焊球，避免出现焊点不良的问题，从而提高产品的可靠性和寿命。
下面，将对本示例性实施例中一种微型发光芯片键合的方法作进一步的说明。
如所述步骤S110所述，在所述透明基板2表面涂覆感光材料3，并将所述芯片放置于所述感光材料的表面；其中，所述芯片1的电极11朝向所述封装基板，且所述芯片1放置于所述电路河道22，所述芯片1的两个电极11与所述电路河道22相邻两侧的电路21一一对应。
在本发明一实施例中，可以结合下列描述进一步说明步骤S110所述“在所述透明基板2表面涂覆感光材料，并将所述芯片1放置于所述感光材料的表面”的具体过程。
需要说明的是，所述感光材料为光刻胶或干膜，他们都可以用于半导体制程中的光刻过程。其中，光刻胶在暴露于紫外线或其他形式的辐射后，其化学性质会发生改变，这使得它可以被用作模板，用于在硅片上形成微小的图案。这些图案后续会被转化为电路。干膜是一种预制的光刻胶膜，可以直接贴在印制电路板上，然后通过光刻过程形成图案。
作为一种示例，参照图3，在所述透明基板2表面涂覆厚膜光刻胶或干膜，然后将芯片1的电极11朝向透明基板2的电路21放置，将芯片1水平地放置在感光材料层3表面，所述芯片1放置于所述电路河道22，且所述芯片1的两个电极11之间的距离等于所述电路河道22的距离，使得芯片1的两个电极11分别与电路河道22两边的电路21一一对应。
如所述步骤S120所述，从所述透明基板2的方向对所述芯片1进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除。
在本发明一实施例中，可以结合下列描述进一步说明步骤S120所述“从所述透明基板2的方向对所述芯片1进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除”的具体过程。
如下列步骤所述，通过曝光和显影使所述电路河道22表面的所述感光材料固化形成感光材料层3；
如下列步骤所述，将未固化的所述感光材料冲洗去除。
作为一种示例，从所述透明基板2的背面，即与所述透明基板2电路相对的一面，进行曝光和显影，利用电路21阻挡自曝光，使得所述电路河道22表面的所述感光材料发生光固化反应，而所述电极11表面的所述感光材料不发生光固化反应。具体地，因所述透明基板2为透明材料，因此可以从透明基板2的背面将所述电路河道22的所述感光材料发生光聚合反应固化形成感光材料层3，然后将未发生光聚合反应的所述感光材料(即所述电极表面的所述感光材料)被冲洗掉，从透明基板2背面进行曝光，实现了免菲林、自对准的精确光刻制程工艺方法。
所述电极11表面的所述感光材料不发生光固化反应，因此可以将所述电极11表面的所述感光材料冲洗干净，露出所述电极11，使得在后续工艺步骤中方便对所述电极11进行处理。
如所述步骤S130所述，通过增材制造方式将所述电路21与对应的所述芯片1的电极11进行连接。
在本发明一实施例中，可以结合下列描述进一步说明步骤S130所述“通过增材制造方式将所述电路21与对应的所述芯片1的电极11进行连接”的具体过程。
S131、通过增材制造方式使所述电路21增厚，并与对应的所述芯片1的电极11形成电连接。
需要说明的是，增材制造(Additive Manufacturing，AM)又称3D打印，是以数字模型文件为基础，通过软件与数控系统将专用的金属材料、非金属材料或医用生物材料，按照挤压、烧结、熔融、光固化、喷射等方式逐层堆积，制造出实体物品的制造技术。具体的，本申请中涉及的增材制造方式可以是化学气相沉积、物理气相沉积、原子层沉积、电镀和化学镀中的一种或几种。
作为一种示例，采用电镀的方法，将所述封装基板2的电路21增厚，使电路21增厚至与芯片1的电极11形成电连接，完成芯片电极11与电路21的键合。
在本发明一实施例中，可以结合下列描述进一步说明步骤S131“通过增材制造方式使所述电路21增厚，并与对应的所述芯片1的电极11形成电连接”的具体过程。
S1311、在所述电路21的表面涂覆感光材料，并进行曝光和显影，使所述电路21的第一目标区域露出。
在本实施例中，参照图2和图3，在所述电路21的表面涂覆感光材料，形成第一光敏掩膜层并进行曝光，形成所述第一目标区域；如下列步骤所述，通过显影去除对应位置的所述第一光敏掩膜层，露出所述第一目标区域。
作为一种示例，在所述电路21的表面涂覆所述感光材料，并采用曝光和显影制程将电镀的图形显现出来，显影后先将未发生光聚合反应的所述感光材料(即所述第一目标区域表面的所述感光材料)经电浆清洗，以避免因残留的光阻或异物造成电镀缺陷，完成此道程序后即进入金属电镀程序。在电镀过程中，操作参数包括电流密度、镀液流量以及镀液温度等，不同的操作参数组合具有不同的电镀速率，本实施例中可根据实际情况选择操作参数。电镀程序完成后，去除所述感光材料，并再次以电浆清洗的方式将表面残留的感光材料移除。所述感光材料包括光致抗蚀剂(包括正性光致抗蚀剂和负性光致抗蚀剂)、感光型聚酰亚胺树脂、感光型溶胶凝胶或其混合物或组合物、以及PhTES、N-甲基-2-吡咯烷酮和聚甲基丙烯酸甲酯的混合溶液中的一种或几种，其具有较好的光敏特性。
S1312、通过增材制造方式在所述第一目标区域的表面增厚所述电路21。
作为一种示例，采用电镀的方式在所述一目标区域的表面使所述电路21增厚至与所述芯片电极11形成电连接。
S1313、将所述感光材料去除。
作为一种示例，通过去胶剂去除所述电路21表面的感光材料层。
在本发明另一实施例中，可以结合下列描述进一步说明步骤S120所述“通过增材制造方式将所述电路21与对应的所述芯片1的电极11进行连接”的具体过程。
S132、通过增材制造方式使所述电路21和对应的所述芯片1的电极11同时增厚至相互形成电连接。
作为一种示例，采用化学镀的方法，将所述封装基板2的电路21和所述芯片1的电极11同时增厚，直至所述电路21和所述电极11形成电连接，完成芯片电极1与电路21的键合。
在本发明一实施例中，可以结合下列描述进一步说明步骤S122“通过增材制造方式使所述电路21和对应的所述芯片1的电极11同时增厚至相互形成电连接”的具体过程。
S1321、在所述电路21的表面以及对应的所述电极11表面涂覆感光材料，并进行曝光和显影，使所述电路21的第二目标区域和所述电极的第三目标区域露出。
在本实施例中，参照图2和图3，在所述电路21的表面涂覆感光材料，形成第二光敏掩膜层并进行曝光，形成所述第二目标区域，以及在所述电极11的表面涂覆感光材料，形成第三光敏掩膜层并进行曝光，形成所述第三目标区域；通过显影去除对应位置的所述第二光敏掩膜层，露出所述第二目标区域，并通过显影去除对应位置的所述第三光敏掩膜层，露出所述第三目标区域。
作为一种示例，在所述电路21的表面以及所述电极11的表面分别涂覆所述感光材料，并采用曝光和显影制程将电镀的图形显现出来，显影后先将未发生光聚合反应的所述感光材料(即所述电路21的第二目标区域表面的所述感光材料，以及所述电极11的第三目标区域表面的所述感光材料)经电浆清洗，以避免因残留的光阻或异物造成电镀缺陷，完成此道程序后即进入金属电镀程序。在电镀过程中，操作参数包括电流密度、镀液流量以及镀液温度等，不同的操作参数组合具有不同的电镀速率，本实施例中可根据实际情况选择操作参数。电镀程序完成后，去除所述感光材料，并再次以电浆清洗的方式将表面残留的感光材料移除。所述感光材料包括光致抗蚀剂(包括正性光致抗蚀剂和负性光致抗蚀剂)、感光型聚酰亚胺树脂、感光型溶胶凝胶或其混合物或组合物、以及PhTES、N-甲基-2-吡咯烷酮和聚甲基丙烯酸甲酯的混合溶液中的一种或几种，其具有较好的光敏特性。
S1322、通过增材制造方式在所述第二目标区域的表面增厚所述电路21，并同时通过增材制造方式在第三目标区域的表面增厚对应的所述电极11。
作为一种示例，采用化学镀的方式在所述第二目标区域的表面使所述电路21增厚，同时采用化学镀的方式在所述第三目标区域的表面使所述电极11增厚，直至所述电路21与所述芯片电极11形成电连接。
S1323、将所述电路21表面以及所述电极11表面的感光材料去除。
作为一种示例，通过去胶剂去除所述电路21表面以及所述电极11表面的感光材料层。
本申请还提供一种上述的微型发光芯片键合的方法键合得到的芯片键合件，包括微型发光芯片1、透明基板2和感光材料层3；
所述透明基板2表面设有电路21，相邻电路21之间设有电路河道22，所述芯片1的同侧设有两个电极11；
所述感光材料层3设于所述电路河道22，所述芯片1设于所述感光材料层3表面，且所述芯片1的两个电极11与所述电路河道22相邻两侧的电路21电连接。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种微型发光芯片键合的方法及芯片键合件，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (11)
1.一种微型发光芯片键合的方法，用于将微型发光芯片粘贴于透明基板表面，其特征在于，所述透明基板表面设有电路，相邻电路之间设有电路河道，所述芯片的同侧设有两个电极；
所述方法包括：
在所述透明基板表面涂覆感光材料，并将所述芯片放置于所述感光材料的表面；其中，所述芯片的电极朝向所述封装基板，且所述芯片放置于所述电路河道，所述芯片的两个电极与所述电路河道相邻两侧的电路一一对应；
从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除；
通过增材制造方式将所述电路与对应的所述芯片的电极进行连接。
2.根据权利要求1所述的微型发光芯片键合的方法，其特征在于，所述从所述透明基板的方向对所述芯片进行曝光和显影，并将未发生光聚合反应的所述感光材料进行去除的步骤，包括：
通过曝光和显影使所述电路河道表面的所述感光材料固化形成感光材料层；
将未固化的所述感光材料冲洗去除。
3.根据权利要求1所述的微型发光芯片键合的方法，其特征在于，所述通过增材制造方式将所述电路与对应的所述芯片的电极进行连接的步骤，包括：
通过增材制造方式使所述电路增厚，并与对应的所述芯片的电极形成电连接。
4.根据权利要求1所述的微型发光芯片键合的方法，其特征在于，所述通过增材制造方式将所述电路与对应的所述芯片的电极进行连接的步骤，包括：
通过增材制造方式使所述电路和对应的所述芯片的电极同时增厚至相互形成电连接。
5.根据权利要求3所述的微型发光芯片键合的方法，其特征在于，所述通过增材制造方式使所述电路增厚，并与对应的所述芯片的电极形成电连接的步骤，包括：
在所述电路的表面涂覆感光材料，并进行曝光和显影，使所述电路的第一目标区域露出；
通过增材制造方式在所述第一目标区域的表面增厚所述电路；
将所述感光材料去除。
6.根据权利要求5所述的微型发光芯片键合的方法，其特征在于，所述在所述电路的表面涂覆感光材料，并进行曝光和显影，使所述电路的第一目标区域露出的步骤，包括：
在所述电路的表面涂覆感光材料，形成第一光敏掩膜层并进行曝光，形成所述第一目标区域；
通过显影去除对应位置的所述第一光敏掩膜层，露出所述第一目标区域。
7.根据权利要求4所述的微型发光芯片键合的方法，其特征在于，所述通过增材制造方式使所述电路和对应的所述芯片的电极同时增厚至相互形成电连接的步骤，包括：
在所述电路的表面以及对应的所述电极表面涂覆感光材料，并进行曝光和显影，使所述电路的第二目标区域和所述电极的第三目标区域露出；
通过增材制造方式在所述第二目标区域的表面增厚所述电路，并同时通过增材制造方式在第三目标区域的表面增厚对应的所述电极；
将所述电路表面以及所述电极表面的感光材料去除。
8.根据权利要求7所述的微型发光芯片键合的方法，其特征在于，所述在所述电路的表面以及对应的所述电极表面涂覆感光材料，并进行曝光和显影，使所述电路的第二目标区域和所述电极的第三目标区域露出的步骤，包括：
在所述电路的表面涂覆感光材料，形成第二光敏掩膜层并进行曝光，形成所述第二目标区域，以及在所述电极的表面涂覆感光材料，形成第三光敏掩膜层并进行曝光，形成所述第三目标区域；
通过显影去除对应位置的所述第二光敏掩膜层，露出所述第二目标区域，并通过显影去除对应位置的所述第三光敏掩膜层，露出所述第三目标区域。
9.根据权利要求1-8任一项所述的微型发光芯片键合的方法，其特征在于，所述感光材料为光刻胶或干膜。
10.根据权利要求1所述的微型发光芯片键合的方法，其特征在于，所述增材制造方式包括化学气相沉积、物理气相沉积、原子层沉积、溅射、蒸发、电镀和化学镀中的一种或几种。
11.一种芯片键合件，根据权利要求1-10任一项所述的微型发光芯片键合的方法制备得到，其特征在于，包括微型发光芯片、透明基板和感光材料层；
所述透明基板表面设有电路，相邻电路之间设有电路河道，所述芯片的同侧设有两个电极；
所述感光材料层设于所述电路河道，所述芯片设于所述感光材料层表面，且所述芯片的两个电极与所述电路河道相邻两侧的电路电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311281395.2A CN117276454A (zh) | 2023-09-28 | 2023-09-28 | 一种微型发光芯片键合的方法及芯片键合件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311281395.2A CN117276454A (zh) | 2023-09-28 | 2023-09-28 | 一种微型发光芯片键合的方法及芯片键合件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117276454A true CN117276454A (zh) | 2023-12-22 |
Family
ID=89210186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311281395.2A Pending CN117276454A (zh) | 2023-09-28 | 2023-09-28 | 一种微型发光芯片键合的方法及芯片键合件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117276454A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117706869A (zh) * | 2024-02-04 | 2024-03-15 | 微纳动力(北京)科技有限责任公司 | 基于两步原位光刻实现微流控芯片键合的方法 |
| CN118038766A (zh) * | 2024-04-12 | 2024-05-14 | 常州明耀半导体科技有限公司 | Led显示器及其制造方法 |
-
2023
- 2023-09-28 CN CN202311281395.2A patent/CN117276454A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117706869A (zh) * | 2024-02-04 | 2024-03-15 | 微纳动力(北京)科技有限责任公司 | 基于两步原位光刻实现微流控芯片键合的方法 |
| CN117706869B (zh) * | 2024-02-04 | 2024-05-14 | 微纳动力(北京)科技有限责任公司 | 基于两步原位光刻实现微流控芯片键合的方法 |
| CN118038766A (zh) * | 2024-04-12 | 2024-05-14 | 常州明耀半导体科技有限公司 | Led显示器及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117276454A (zh) | 一种微型发光芯片键合的方法及芯片键合件 | |
| TW451368B (en) | Flip chip assembly of semiconductor IC chips | |
| EP1168461B1 (en) | Light source | |
| US6462415B1 (en) | Semiconductor device as an object of thickness reduction | |
| TW201633491A (zh) | 標記一半導體封裝之方法 | |
| TW538660B (en) | Method for making an electric circuit device | |
| TWI521661B (zh) | 導線架基板之製造方法與半導體裝置 | |
| TW201322349A (zh) | 半導體封裝的製造方法、半導體封裝、以及半導體裝置 | |
| US20050142836A1 (en) | Method of forming bump pad of flip chip and structure thereof | |
| KR100645646B1 (ko) | 임프린트법을 이용한 인쇄회로기판의 제조방법 | |
| KR100765146B1 (ko) | 솔더 페이스트 및 이를 이용한 솔더 범프 형성방법 | |
| CN108701660B (zh) | 半导体封装衬底及其制造方法 | |
| WO2010106779A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| JP2007220959A (ja) | 半導体装置及びその製造方法 | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| KR101147115B1 (ko) | 경사진 전도성 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품의 제조방법 | |
| JP2007517410A (ja) | パターン回路およびその製造方法 | |
| TW201948008A (zh) | 印刷電路板結構及其形成方法 | |
| CN117276100A (zh) | 一种电子芯片键合方法及芯片键合件 | |
| KR101674536B1 (ko) | 리드프레임을 이용한 회로 기판의 제조 방법 | |
| KR100797685B1 (ko) | 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법 | |
| CN112864030B (zh) | 光电探测芯片的封装方法和封装结构 | |
| CN117080087B (zh) | 一种扇出型板级封装方法及扇出型板级封装结构 | |
| JP4245365B2 (ja) | 多層基板の製造方法およびそれを用いた回路装置の製造方法 | |
| JP4457532B2 (ja) | リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |