KR100797685B1 - 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법 - Google Patents

친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100797685B1
KR100797685B1 KR1020060101943A KR20060101943A KR100797685B1 KR 100797685 B1 KR100797685 B1 KR 100797685B1 KR 1020060101943 A KR1020060101943 A KR 1020060101943A KR 20060101943 A KR20060101943 A KR 20060101943A KR 100797685 B1 KR100797685 B1 KR 100797685B1
Authority
KR
South Korea
Prior art keywords
pattern
circuit board
resin
printed circuit
plating
Prior art date
Application number
KR1020060101943A
Other languages
English (en)
Inventor
맹일상
홍명호
이춘근
조재춘
곽정복
이상문
나승현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060101943A priority Critical patent/KR100797685B1/ko
Application granted granted Critical
Publication of KR100797685B1 publication Critical patent/KR100797685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 패턴이 형성된 절연층에 친수성의 고분자를 채워 소수성인 도금 레지스트와의 반발을 유도함으로써, 최종적으로는 패턴의 홈에만 금속 층을 형성하여 인쇄회로기판을 제조하는 방법에 관한 것이다.
인쇄회로기판, 임프린트, 친수성 고분자, 소수성 도금 레지스트

Description

친수성 고분자에 의한 선택적 도금을 이용한 인쇄회로기판의 제조방법{Method for manufacturing printed circuit board using selective plating by hydrophilic high-polymer}
도 1a 내지 도 1e는 종래의 임프린트법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2a 내지 도 2e는 종래의 다른 임프린트법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도이다.
도 3은 본 발명의 일실시예에 따른 친수성 고분자에 의한 선택적 도금을 이용한 인쇄회로기판의 제조방법의 흐름도이다.
도 4a 내지 도 4k는 본 발명의 일실시예에 따른 친수성 고분자에 의한 선택적 도금을 이용한 인쇄회로기판의 제조방법의 공정도이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 금형 120 : 베이스 기판
130 : 절연층 135 : 무전해 도금층
140 : 친수성 고분자 150 : 도금 레지스트
160 : 전해 도금층
본 발명은 임프린트법을 이용한 인쇄회로기판의 제조방법에 관한 것이다.
보다 상세하게는, 본 발명은 패턴이 형성된 절연층에 친수성의 고분자를 채운다음, 소수성의 도금 레지스트를 패턴 이외의 부분에 자동적으로 형성시키는 과정, 패턴이외의 부분에 형성된 도금 레지스트층을 경화시킨 후, 친수성 고분자를 제거하는 과정, 전체적으로 도금층을 형성한 후 도금 레지스트의 제거하는 과정으로 이루어지며, 이 방법을 통해서 연마 과정없이 금속을 절연층의 패턴 속에만 형성시켜 최종적으로 인쇄회로기판을 제조하는 방법에 관한 것이다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, CSP(Chip-Sized Package) 실장 또는 와이어 본딩(wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판 개발이 필요하다.
고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체 칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패 턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.
통상적으로, 인쇄회로기판의 제조방법은 높은 생산성과 저렴한 제조비용의 장점이 있는 포토 리소그래피법(photo-lithography process)을 이용하고 있다. 포토 리소그래피법은 포토 레지스트(photo-resist)를 기판상에 일정한 두께로 도포하는 과정, 특정부분을 노광 및 현상을 수행하는 과정, 도금 공정을 통해 전도성 물질을 충진하는 과정, 잔여 포토 레지스트를 박리하는 과정, 및 에칭공정을 이용하여 무전해 도금된 전도성 물질을 제거하는 과정 등을 통하여 인쇄회로기판상에 미세 회로패턴을 형성하였다.
그러나, 종래의 포토 리소그래피법을 이용한 인쇄회로기판의 제조방법은 회로패턴의 폭 및 회로패턴간의 간격인 L/S(Line/Space)를 10㎛/10㎛ 이하로 제조하는 경우 두 가지 심각한 문제점이 발생하였다.
첫 번째로, 종래의 포토 리소그래피법을 이용한 인쇄회로기판의 제조방법은 L/S가 10㎛/10㎛ 이하로 제조하는 과정에서 포토 레지스트와 기판간의 경계면에서 접착력의 한계가 발생하는 문제점이 있었다.
두 번째로, 종래의 포토 리소그래피법을 이용한 인쇄회로기판의 제조방법은 무전해 도금된 전도성 물질을 제거하는 과정에서 회로패턴 부분의 언더컷(undercut)이 발생하기 때문에, 형성된 미세 회로패턴이 단선 또는 디라미네이션(delimination)되는 문제점이 있었다.
이러한 문제점을 극복하기 위하여, 임프린트법을 이용한 인쇄회로기판의 제조방법이 제안되었으며, 임프린프법을 이용한 인쇄회로기판의 제조방법은 열경화재 료를 이용하는 핫 엠보싱(hot embosssing) 방식 및 광경화재료를 이용하는 UV(Ultra Violet) 방식 등이 있다.
도 1a 내지 도 1e는 종래의 임프린트법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도로서, 핫 엠보싱 방식의 임프린트법을 이용한 인쇄회로기판의 제조방법이다.
도 1a에서와 같이, 미세한 회로패턴이 네거티브(nagative) 형태로 형성된 금형(11)과 열경화재료(12)가 도포된 기판(13)을 정렬시킨다.
도 1b에서와 같이, 기판(13)의 열경화재료(12)에 금형(11)을 전사시킴과 동시에, 열을 가함으로써 열경화재료(12)를 경화시킨다.
도 1c에서와 같이, 열경화재료(12)로부터 금형(11)을 분리시킴으로써, 열경화재료(12)에 회로패턴의 홈(a)을 형성한다.
도 1d에서와 같이, 동도금 공정을 수행하여 열경화재료(12) 및 회로패턴의 홈(a)에 동도금층(14)을 형성한다.
도 1e에서와 같이, 열경화재료(12)가 노출될 때까지, 동도금층(14)이 형성된 표면을 연마함으로써, 회로패턴(15)이 형성된 인쇄회로기판(10)을 제조한다.
한편, 도 2a 내지 도 2e는 종래의 다른 임프린트법을 이용한 인쇄회로기판의 제조방법의 흐름을 나타내는 단면도로서, UV 방식의 임프린트법을 이용한 인쇄회로기판의 제조방법이다.
도 2a에서와 같이, 미세한 회로패턴이 네거티브 형태로 형성된 투명한 금형(21)과 광경화재료(22)가 도포된 기판(23)을 정렬시킨다.
도 2b에서와 같이, 기판(23)의 광경화재료(22)에 투명한 금형(21)을 전사시킴과 동시에, 자외선(24)을 조사함으로써 광경화재료(22)를 경화시킨다.
도 2c에서와 같이, 광경화재료(22)로부터 투명한 금형(21)을 분리시킴으로써, 광경화재료(22)에 회로패턴의 홈(b)을 형성한다.
도 2d에서와 같이, 동도금 공정을 수행하여 광경화재료(22) 및 회로패턴의 홈(b)에 동도금층(25)을 형성한다.
도 2e에서와 같이, 광경화재료(22)가 노출될 때까지, 동도금층(25)이 형성된 표면을 연마함으로써, 회로패턴(26)이 형성된 인쇄회로기판(20)을 제조한다.
이러한 임프린트법을 이용하여 회로를 만들기 위해서는 임프린트 과정을 통하여 패턴이 형성된 절연층에 동도금을 하여 절연층의 도금 패턴이 금속 패턴으로 변환되어야 한다. 현재까지 고안된 절연층에 동도금 패턴 형성 방법은 패턴이 형성된 절연층 전체에 동도금을 한 후에, 패턴 바깥층의 동을 물리 화학적으로 제거하는 방법이 있다. 즉, 패턴이 형성된 절연층의 전면적에 동도금을 형성한 후에, 화학 기계적인 폴리싱(CMP; Chemical Mechanical Polishing)이나 브러쉬(brush) 연마를 이용하여 패턴 바깥의 동층을 완전히 제거한다. 하지만 이와 같은 방법은 패턴 바깥의 동층을 완벽하게 제거하는데에 어려움이 있어 신뢰성에 문제가 있다. 또한 405mm*510mm 기판과 같이 큰 기판의 경우에는 이 문제를 해결하기가 더욱 어렵게 된다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 친수성 고분자를 이용하여 도금 레지스트를 패터닝하고 친수성 고분자만을 제거한 후, 도금층을 형성하고 최종적으로 도금 레지스트의 제거하여 연마 과정이 불필요한 임프린트법을 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 방법은 (A) 회로패턴에 대응하는 패턴이 형성되어 있는 금형을 이용하여 베이스 기판에 도포된 반경화 수지에 패턴을 임프린팅하는 단계; (B) 상기 반경화 수지를 경화시키고, 상기 금형을 분리시킴으로써, 상기 수지에 회로패턴의 홈을 형성하는 단계; (C) 상기 수지 및 상기 회로패턴에 제1 도금층을 형성한 후에 상기 수지 및 회로패턴에 홈 내부에 친수성 고분자를 채우고 상기 수지의 표면에 소수성의 도금 레지스트를 입혀 회로패턴에 대응하는 패턴을 도금 레지스트에 형성하는 단계; (D) 상기 친수성 고분자를 제거한 후에 제2 도금층을 형성하고 상기 도금 레지스트를 제거하는 단계; 및 (E) 외부에 노출된 제1 도금층을 제거하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 도 3 이하의 도면을 참조하여 본 발명에 따른 친수성 고분자에 의한 선택적 도금을 이용한 인쇄회로기판의 제조방법을 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 친수성 고분자에 의한 선택적 도금을 이 용한 인쇄회로기판의 제조방법의 흐름도이고, 도 4a 내지 도 4k는 본 발명의 일실시예에 따른 친수성 고분자에 의한 선택적 도금을 이용한 인쇄회로기판의 제조방법의 공정도이다. 여기서 각각의 도면에 관하여, 인쇄회로기판의 일면이 도시되어 있으나, 실질적으로 인쇄회로기판의 양면에 대하여 수행될 수 있다.
도 3에 나타낸 바와 같이, 본 발명에 따른 임프린트법을 이용한 인쇄회로기판의 제조방법은 금형 및 베이스 기판을 정렬하는 단계(S110), 베이스 기판의 반경화 수지에 금형을 이용하여 패턴을 임프린팅하고 반경화 수지를 경화하는 단계(S112), 금형 분리 단계(S114), 베이스 기판의 수지에 형성된 패턴의 전면에 무전해 도금층을 형성하고, 베이스 기판의 수지에 형성된 패턴의 홈에 친수성 고분자를 채우는 단계(S116), 베이스 기판의 수지 표면에 소수성의 도금 레지스트를 형성하는 단계(S118), 친수성 고분자를 제거하는 단계(S120), 동도금층을 형성하는 단계(S122) 및 소수성의 도금 레지스트를 제거하고 노출된 무전해 도금층을 제거하는 단계(S124)를 포함하여 이루어진다.
보다 상세하게 살펴보면, 도 4a에서와 같이, 네거티브(negative) 형태의 회로패턴이 형성된 금형(110)을 준비하여 도 4b에서와 같이 금형(110)과 반경화 수지(130)가 도포된 베이스 기판(120)을 정렬시킨다(S110). 이때, 금형(110)의 표면에는 이형제와 경화촉진제가 소정의 비율로 혼합된 경화촉진이형제를 스프레이(spray) 등을 이용하여 도포할 수 있다.
여기서 금형(110)은 SiO2, 석영(quartz), 유리, 폴리머(polymer) 등의 투명 한 재질의 금형(110)을 사용할 수 있고, 반도체 물질, 세라믹, 금속, 폴리머 등의 불투명한 재질의 금형(110)도 사용할 수 있다.
이러한 금형(110)의 제작방법은 판재(plate) 형태의 소재 한쪽 표면을 가공하여 네거티브 형태의 회로패턴을 제작할 수 있다. 여기서 판재 형태의 소재 한쪽 표면을 가공하는 방법은 전자빔 리소그래피(electron beam lithography), 포토 리소그래피(photo-lithography), 다이싱(dicing), 레이저, RIE(Reactive Ion Etching) 등이 이용될 수 있다.
다른 방법으로, 금형(110)의 제작방법은 별개의 회로패턴들을 각각 제작하여 판재 형태의 소재에 부착하여 네거티브 형태의 회로패턴을 제작할 수도 있다.
한편, 경화촉진이형제의 이형제는 테프론(teflon) 계열 물질 또는 실리콘 계열 물질 등을 사용할 수 있고, 경화촉진이형제의 경화촉진제는 아민(amine) 계열 물질 또는 이미다졸(imidazole) 계열 물질 등을 사용할 수 있다.
여기서 베이스 기판(120)은 도포되는 반경화 수지(130)를 지지하는 지지부재일 수 있고, 반경화 수지(130)가 도포되는 표면에 소정의 회로패턴이 형성되어 있는 기판일 수도 있다.
또한, 반경화 수지(130)는 열 또는 빛(예를 들면, 자외선)에 경화되는 열가소성 수지, 모노머(monomer), 폴리머 등을 사용할 수 있다.
도 4c에서와 같이, 베이스 기판(120)의 반경화 수지(130)에 네거티브 형태의 회로패턴이 형성된 금형(110)을 이용하여 패턴을 임프린팅하고, 금형(110) 및 반경화 수지(130)의 재질에 따라 열 또는 빛(예를 들면, 자외선)을 가하여 반경화 수 지(130)를 경화시킨다(S112).
여기서 금형(110)에 경화촉진이형제가 도포된 경우에는 경화촉진제가 반경화 수지(130)로 확산되어 반경화 수지(130)의 경화를 촉진시키므로, 반경화 수지(130)의 경화 시간을 단축시키게 된다.
실시예에서, 열을 가하여 반경화 수지(130)를 경화시키는 경우, 금형(110)을 가열하여 반경화 수지(130)를 열경화시킬 수 있고, 금형(110)과 반경화 수지(130)가 도포된 베이스 기판(120) 모두를 가열하여 반경화 수지(130)를 열경화시킬 수도 있다.
한편, 빛을 조사하여 반경화 수지(130)를 경화시키는 경우, SiO2, 석영, 유리, 폴리머 등의 투명한 재질의 금형(110) 또는 투명한 재질의 베이스 기판(120)을 통하여 자외선 등을 조사함으로써, 반경화 수지(130)를 광경화시킬 수 있다.
도 4d에서와 같이, 베이스 기판(120)의 경화된 수지(130)로부터 금형(110)을 분리시킴으로써, 경화된 수지(130)에 회로패턴의 홈(A)을 형성한다(S114).
여기서 금형(110)에 경화촉진이형제가 도포된 경우에 이형제가 경화된 수지(130)와 금형(110)간의 접착현상을 방지하므로, 경화된 수지(130)와 금형(110)간의 분리를 용이하다. 따라서, 베이스 기판(120)의 경화된 수지(130)에 형성된 회로패턴의 홈(A)이 손상되지 않는다.
이후에, 도 4e에 도시된 바와 같이, 베이스 기판(120)에 적층되어 경화된 수지(130)의 전면에 무전해 도금층(135)를 형성하여 시드층을 형성한다. 이러한 시드 층은 이후에 전해 도금층을 형성하는데 이용된다. 여기서 무전해 도금층(135) 형성 공정은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 도금 과정 및 산화방지 처리 과정을 포함하는 촉매 석출 방식을 이용할 수 있다.
도 4f에서와 같이, 회로패턴을 형성하기 위하여, 경화된 수지(130) 및 회로패턴의 홈(A) 내부에 친수성 고분자(140)을 채운다(S116). 여기에 사용되는 친수성 고분자(140)는 이온성 고분자나 폴리 비닐 알콜류가 사용될 수 있으며, 분자량은 수백에서 수천 정도로 친수성 고분자(140)가 흐름성을 갖도록 한다.
이후에, 도 4g에서와 같이, 경화된 수지(130) 및 회로패턴의 홈(A)의 내부에 친수성 고분자(140)를 채운후에, 소수성의 도금 레지스트(150)를 입힌다(S118). 그러면, 소수성을 가진 도금 레지스트(150)는 친수성 고분자(140)에 의해 자연스럽게 경화된 수지(130)에 형성된 패턴과 동일한 패턴을 형성하게 된다. 즉, 소수성을 가진 도금 레지스트(150)은 경화된 수지(130)의 표면에 패턴(여기의 패턴은 경화된 수지(130)에 형성된 패턴을 의미한다) 이외의 부분에만 형성되게 되어 경화된 수지(130)에 형성된 패턴과 동일하게 된다. 그리고, 여기에 사용되는 도금 레지스트(150)는 일반적으로 사용되는 솔더 레지스트가 소수성이므로 사용될 수 있다.
다음으로, 도 4h에 도시된 바와 같이 경화된 수지(130)의 패턴과 동일한 패턴이 도금 레지스트(150)에 형성되면 자외선을 조사하여 도금 레지스트(150)을 경화시키고, 홈 속에 있는 저분자량의 친수성 고분자를 적당한 용매를 사용하여 녹여낸다(S120). 이처럼, 경화된 수지(130)의 홈에 있는 저분자량의 친수성 고분자를 적당한 용매로 녹여내면 경회된 수지(130)에 형성되어 있는 패턴 이외의 부분에만 소수성의 도금 레지스트(150)이 형성된다.
*이후에, 도 4i에 도시된 바와 같이, 회로패턴의 홈(A)에 전도성 물질을 충진하기 위하여, 무전해 도금층(135)의 전면에 전해 도금층(160)을 형성한다(S122).
여기서 전해 도금층(170)을 형성하는 방법은 기판을 도금 작업통에 침식시킨 후 직류 정류기를 이용하여 전해 도금을 수행한다.
전해 도금 공정은 도금층의 물리적 특성이 무전해 도금층(160)보다 우수하고, 두꺼운 도금층을 형성하기 용이한 장점이 있다.
이러한 전해 도금층(160)을 형성하기 위한 도금 인입선은 별도로 형성된 도금 인입선을 사용할 수 있으나, 본 발명에 따른 바람직한 실시예에서, 전해 도금층(160)을 형성하기 위한 도금 인입선은 무전해 도금층(135)을 사용하는 것이 바람직하다.
도 4j에서와 같이, 도금 방지막(150)을 제거하고, 도 4k에 도시된 바와 같이, 외부로 노출된 무전해 도금층(135)를 습식 에칭이나, 플래쉬 에칭등으로 제거하면 최종적으로 도금 배선 패턴이 남게된다(S124).
한편, 본 발명에 따른 인쇄회로기판의 제조방법에서, 도금층은 순수한 동도금층을 사용할 수 있으며 이에 한정되는 것이 아니고, 동을 주성분으로 하는 도금층도 사용될 수 있다. 이는 EDAX(Energy Dispersive Analysis of X-rays)와 같은 분석장비를 통하여 그 화학적 조성을 분석함으로써 확인할 수 있다.
또한, 본 발명에 따른 인쇄회로기판의 제조방법에서, 도금층은 동(Cu)에 한정되는 것이 아니고, 사용 목적 또는 용도에 따라 금(Au), 니켈(Ni), 주석(Sn), 팔라듐 등의 전도성 물질을 주성분으로 하는 도금층이 형성될 수도 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 인쇄회로기판의 제조방법은 패턴 바깥의 동도금층을 완벽하게 제거할 수 있어 제품의 신뢰성을 확보할 수 있도록 한다.

Claims (7)

  1. (A) 회로패턴에 대응하는 패턴이 형성되어 있는 금형을 이용하여 베이스 기판에 도포된 반경화 수지에 패턴을 임프린팅하는 단계;
    (B) 상기 반경화 수지를 경화시키고, 상기 금형을 분리시킴으로써, 상기 수지에 회로패턴의 홈을 형성하는 단계;
    (C) 상기 수지 및 상기 회로패턴에 제1 도금층을 형성한 후에 상기 수지 및 회로패턴에 홈 내부에 친수성 고분자를 채우고 상기 수지의 표면에 소수성의 도금 레지스트를 입혀 회로패턴에 대응하는 패턴을 도금 레지스트에 형성하는 단계;
    (D) 상기 친수성 고분자를 제거한 후에 제2 도금층을 형성하고 상기 도금 레지스트를 제거하는 단계; 및
    (E) 외부에 노출된 제1 도금층을 제거하는 단계를 포함하여 이루어진 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 (A) 단계는,
    (A-1) 회로패턴에 대응하는 패턴이 형성되어 있는 상기 금형과, 반경화 수지가 도포된 베이스 기판을 정렬시키는 단계; 및
    (A-2) 상기 반경화 수지에 상기 금형을 이용하여 회로패턴을 임프린팅하는 단계를 포함하여 이루어진 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 (C) 단계의 상기 친수성 고분자는 이온성 고분자 또는 폴리 비닐 알콜류인 것을 특징으로 하는 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 (C) 단계의 도금 레지스트는 솔더 레지스트인 것을 특징으로 하는 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 (C) 단계는,
    (C-1) 상기 수지 및 상기 회로패턴에 무전해 도금을 하여 상기 제1 도금층을 형성하는 단계;
    (C-2) 상기 수지 및 회로패턴의 홈 내부에 친수성 고분자를 채우는 단계; 및
    (C-3) 상기 수지의 표면에 소수성의 도금 레지스트를 입혀 회로패턴에 대응하는 패턴을 도금 레지스트에 형성하는 단계를 포함하여 이루어진 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 (D) 단계는,
    (D-1) 상기 수지 및 회로패턴의 홈속에 있는 친수성 고분자를 용매로 녹여 제거하는 단계;
    (D-2) 상기 수지 및 상기 회로패턴의 홈 내부에 상기 제2 도금층을 형성하는 단계; 및
    (D-3) 상기 도금 레지스트를 제거하는 단계를 포함하여 이루어진 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
  7. 제 1 항에 있어서,
    상기 (E) 단계에서 외부에 노출된 상기 제1 도금층을 습식 에칭으로 제거하는 것을 특징으로 하는 친수성 고분자에 의해 패터닝된 도금 레지스트를 이용한 인쇄회로기판의 제조방법.
KR1020060101943A 2006-10-19 2006-10-19 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법 KR100797685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060101943A KR100797685B1 (ko) 2006-10-19 2006-10-19 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101943A KR100797685B1 (ko) 2006-10-19 2006-10-19 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100797685B1 true KR100797685B1 (ko) 2008-01-23

Family

ID=39219159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101943A KR100797685B1 (ko) 2006-10-19 2006-10-19 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100797685B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181048B1 (ko) 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080812A (ko) * 2003-03-13 2004-09-20 엘지전자 주식회사 전자회로기판의 배선 형성방법
JP2005032862A (ja) 2003-07-09 2005-02-03 Ricoh Co Ltd パターン形成方法
WO2005120142A1 (ja) 2004-06-01 2005-12-15 Fujifilm Corporation 多層配線板及びその製造方法
JP2006196792A (ja) 2005-01-14 2006-07-27 Ricoh Co Ltd 立体配線形成体及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040080812A (ko) * 2003-03-13 2004-09-20 엘지전자 주식회사 전자회로기판의 배선 형성방법
JP2005032862A (ja) 2003-07-09 2005-02-03 Ricoh Co Ltd パターン形成方法
WO2005120142A1 (ja) 2004-06-01 2005-12-15 Fujifilm Corporation 多層配線板及びその製造方法
JP2006196792A (ja) 2005-01-14 2006-07-27 Ricoh Co Ltd 立体配線形成体及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101181048B1 (ko) 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
WO2012091373A3 (en) * 2010-12-27 2012-10-11 Lg Innotek Co., Ltd. Method for manufacturing printed circuit board
CN103392386A (zh) * 2010-12-27 2013-11-13 Lg伊诺特有限公司 印刷电路板的制造方法

Similar Documents

Publication Publication Date Title
JP2006210866A (ja) プリント基板の製造方法
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
US9082825B2 (en) Manufacturing method for semiconductor package, semiconductor package, and semiconductor device
KR100645646B1 (ko) 임프린트법을 이용한 인쇄회로기판의 제조방법
KR20120026855A (ko) 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
CN113396241A (zh) 布线基板及其制造方法
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
KR100797685B1 (ko) 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법
KR100632553B1 (ko) 임프린트법을 이용한 인쇄회로기판의 제조방법
JP2007517410A (ja) パターン回路およびその製造方法
JP2012104521A (ja) 回路基板の製造方法
KR100661296B1 (ko) 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치
KR20120120789A (ko) 인쇄회로기판의 제조방법
CN116133251A (zh) 部件承载件及其制造方法
CN111863737B (zh) 一种嵌入式器件封装基板及其制造方法
US11058004B2 (en) Metallic layer as carrier for component embedded in cavity of component carrier
KR101341634B1 (ko) 비지에이 패키지에 사용되는 회로 기판
KR100940169B1 (ko) 경화 수지층을 형성하는 인쇄회로기판의 제조방법
TWI829408B (zh) 藉由奈米壓印微影製程製造組件載體
JP3867565B2 (ja) 基板の接続方法および半導体パッケージの製造方法
JP2019091840A (ja) 配線層の製造方法並びにシード層の形成方法
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
Boettcher et al. Next generation system in a package manufacturing by embedded chip technologies
CN117276454A (zh) 一种微型发光芯片键合的方法及芯片键合件
US10049935B2 (en) Integrated circuit package having pin up interconnect

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee