CN112672542A - 一种电路板的制作方法及电路板 - Google Patents
一种电路板的制作方法及电路板 Download PDFInfo
- Publication number
- CN112672542A CN112672542A CN202011268341.9A CN202011268341A CN112672542A CN 112672542 A CN112672542 A CN 112672542A CN 202011268341 A CN202011268341 A CN 202011268341A CN 112672542 A CN112672542 A CN 112672542A
- Authority
- CN
- China
- Prior art keywords
- copper layer
- bottom copper
- film
- base material
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明实施例公开了一种电路板的制作方法及电路板，该方法包括：提供基材；对基材进行钻孔形成导通孔；在基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与基材的第一底铜层和第二底铜层进行对位；对基材依次进行曝光和显影；对导通孔周围的第一底铜层表面和第二底铜层表面进行蚀刻，形成孔环；对孔环和导通孔进行电镀铜，形成面铜层；去除第一光刻膜和第二光刻膜；在基材的第一底铜层表面和第二底铜层表面形成线路层。本发明实施例提供的技术方案，能够保证基材的耐弯折性能，保证孔环上的铜层厚度和孔环周围的铜层厚相同，表面无高低差，不影响外层线路的制作。
Description
技术领域
本发明实施例涉及电路板制备技术，尤其涉及一种电路板的制作方法及电路板。
背景技术
柔性电路板具有配线密度高、重量轻、厚度薄、弯折性好的特点，其中以压延铜和高延展性电镀铜作为基材制作的柔性电路板的弯折性能较佳，应用广泛，在制作柔性电路板过程中，若使原有基材如压延铜或高延展性电镀铜的耐弯折性能变差，则会影响柔性电路板的使用寿命，因此，在电路板制作过程中需要解决影响基材的延展性能的问题。
现有的电路板的制作方法，通常是直接整板电镀铜或直接图像电镀形成导通孔和孔环上的面铜。直接整板电镀铜是在制品的底铜上镀一层铜，然后进行刻蚀形成线路和面铜，整板形成的电镀铜较脆，会使基材的耐弯折性能变差；直接图形电镀孔铜会使孔环上的铜层厚度较孔环周围的铜层厚而形成高低差，在贴第一干膜时高低差位置的第一干膜压不实，显影蚀刻时存在进药水把孔环及周围的线路被咬蚀的风险。
发明内容
本发明实施例提供一种电路板的制作方法及电路板，以保证基材的耐弯折性能，防止蚀刻形成的孔环过大，并保证孔环上的铜层厚度和孔环周围的铜层厚相同，表面无高低差，不影响外层线路的制作。
第一方面，本发明实施例提供了一种电路板的制作方法，包括：
提供基材，基材包括依次层叠设置的第一底铜层、绝缘层和第二底铜层；
对基材进行钻孔形成导通孔；
在基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与基材的第一底铜层和第二底铜层进行对位；
对基材依次进行曝光和显影；
对导通孔周围的第一底铜层表面和第二底铜层表面进行蚀刻，形成孔环；
对孔环和导通孔进行电镀铜，形成面铜层；
去除第一光刻膜和第二光刻膜；
在基材的第一底铜层表面和第二底铜层表面形成线路层。
可选的，第一底铜层的蚀刻厚度小于第一底铜层的厚度，第二底铜层的蚀刻厚度小于第二底铜层的厚度。
可选的，设置于第一底铜层表面的面铜层的厚度与第一底铜层的蚀刻厚度相同，设置于第二底铜层表面的面铜层的厚度与第二底铜层的蚀刻厚度相同。
可选的，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与基材的第一底铜层和第二底铜层进行对位，包括：
将第一菲林的黑色区域的几何中心和第二菲林的黑色区域几何中心与导通孔的几何中心对齐；其中，第一菲林的黑色区域和第二菲林的黑色区域均为圆形黑色区域，第一菲林上的黑色区域的直径和第二菲林上的黑色区域的直径均比预设孔环直径小。
可选的，第一菲林上黑色区域的直径和第二菲林上黑色区域的直径均比预设孔环直径小10微米到20微米。
可选的，第一光刻膜和第二光刻膜均为干膜或均为湿膜。
可选的，对基材进行钻孔形成导通孔之后，还包括：
对导通孔的内壁进行黑化处理形成黑化区域。
可选的，曝光采用激光直接成像(Laser Direct Imaging，LDI)曝光形式。
可选的，在所述基材的第一底铜层表面和第二底铜层表面形成线路层，包括：
在基材的第一底铜层表面和第二底铜层表面分别贴第三光刻膜和第四光刻膜，将第三菲林和第四菲林分别与基材的第一底铜层和第二底铜层进行对位；
对基材依次进行曝光、显影和蚀刻，形成线路层；
去除第三光刻膜和第四光刻膜。
第二方面，本发明实施例还提供了一种电路板，电路板采用如第一方面所述的电路板的制作方法制作而成。
本发明实施例提供的电路板的制作方法及电路板，提供基材，基材包括依次层叠设置的第一底铜层、绝缘层和第二底铜层；对基材进行钻孔形成导通孔；在基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与基材的第一底铜层和第二底铜层进行对位；对基材依次进行曝光和显影；对导通孔周围的第一底铜层表面和第二底铜层表面进行蚀刻，形成孔环；对孔环和导通孔进行电镀铜，形成面铜层；去除第一光刻膜和第二光刻膜；在基材的第一底铜层表面和第二底铜层表面形成线路层。本发明实施例提供的电路板的制作方法及电路板，在基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，使基材的第一底铜层表面和第二底铜层表面不与蚀刻液接触，防止被咬蚀以及与电镀液接触而镀上铜；设置第一菲林上的黑色区域的直径和第二菲林上的黑色区域的直径均比预设孔环直径小，使对应位置的光刻膜不被曝光而被显影掉露出铜层，从而使铜层被蚀刻掉，同时可防止蚀刻形成的孔环过大；设置于第一底铜层表面的面铜层的厚度与第一底铜层的蚀刻厚度相同，设置于第二底铜层表面的面铜层的厚度与第二底铜层的蚀刻厚度相同，以保证第一底铜层表面的面铜层表面和第一底铜层表面没有高低差，第二底铜层表面的面铜层表面和第二底铜层表面没有高低差，从而不影响外层线路的制作；对孔环和导通孔进行电镀铜形成面铜层，防止整板镀铜影响基材的耐弯折性能。
附图说明
图1是本发明实施例提供的一种电路板的制作方法的流程图；
图2是本发明实施例提供的一种电路板的剖面结构示意图；
图3是本发明实施例提供的一种菲林的俯视图；
图4是本发明实施例提供的一种电路板的俯视图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的一种电路板的制作方法的流程图，本实施例可适用于电路板制作等方面，该电路板的制作方法具体包括如下步骤：
步骤110、提供基材。
其中，基材包括依次层叠设置的第一底铜层、绝缘层和第二底铜层。图2是本发明实施例提供的一种电路板的剖面结构示意图，图2中的第一底铜层1、绝缘层2和第二底铜层3依次层叠设置。
步骤120、对基材进行钻孔形成导通孔。
具体的，可采用机械或激光器对基材进行钻孔，形成如图2所示的导通孔4，以通过导通孔使第一底铜层表面的线路和第二底铜层表面的线路导通，在形成导通孔后，可对导通孔的内壁进行黑化处理，在导通孔的内壁形成黑化区域，以便于在导通孔内壁的绝缘层部分进行电镀铜处理，使导通孔内壁的绝缘层能够镀上铜层。
步骤130、在基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与基材的第一底铜层和第二底铜层进行对位。
其中，第一光刻膜和第二光刻膜可均为干膜或均为湿膜，可保护第一底铜层和第二底铜层不被蚀刻和镀上铜。菲林与基材对位时，可将第一菲林的黑色区域的几何中心和第二菲林的黑色区域几何中心与导通孔的几何中心对齐，从而实现对位。如第一菲林上设置黑色区域可在对位后使基材上对应位置的第一光刻膜不被曝光。
具体的，如图2所示的第一光刻膜5和第二光刻膜6分别贴在第一底铜层1的表面和第二底铜层3的表面，图3是本发明实施例提供的一种菲林的俯视图，图3所示的菲林上的黑色区域9为圆形，即第一菲林的黑色区域和第二菲林的黑色区域可均为圆形黑色区域，第一菲林上的黑色区域的直径和第二菲林上的黑色区域的直径均比预设孔环直径小，可设置第一菲林上黑色区域的直径和第二菲林上黑色区域的直径均比预设孔环直径小10微米到20微米，使对应位置的光刻膜不被曝光而被显影掉露出铜层，从而使铜层被蚀刻掉，同时防止蚀刻形成的孔环过大。
需要说明的是，预设孔环直径的大小可根据实际情况具体设置，在此不做限定。
步骤140、对基材依次进行曝光和显影。
具体的，对基材进行曝光时可采用LDI曝光形式，对基材的第一底铜层表面依次进行曝光和显影，对基材的第二底铜层表面依次进行曝光和显影。如对第一底铜层表面依次进行曝光和显影后，第一菲林上的黑色区域对应的导通孔周围的第一底铜层表面才能进行蚀刻，曝光和显影是制作电路板的常用技术手段，具体过程在此不再赘述。
步骤150、对导通孔周围的第一底铜层表面和第二底铜层表面进行蚀刻，形成孔环。
具体的，可设置第一底铜层的蚀刻厚度小于第一底铜层的厚度，第二底铜层的蚀刻厚度小于第二底铜层的厚度，避免蚀刻到绝缘层而无法镀铜。图4是本发明实施例提供的一种电路板的俯视图，结合图2和图4，图2中被蚀刻掉的铜层7即为蚀刻部分，可通过蚀刻液进行蚀刻，被蚀刻掉的铜层7包括导通孔4周围的第一底铜层表面被蚀刻掉的铜层和第二底铜层表面被蚀刻掉的铜层，蚀刻后形成如图4所示的孔环10，以对孔环进行镀铜。
步骤160、对孔环和导通孔进行电镀铜，形成面铜层。
其中，设置于第一底铜层表面的面铜层的厚度与第一底铜层的蚀刻厚度相同，设置于第二底铜层表面的面铜层的厚度与第二底铜层的蚀刻厚度相同，以保证孔环处第一底铜层表面的面铜层表面和其他区域的第一底铜层表面没有高低差，孔环处第二底铜层表面的面铜层表面和其他区域的第二底铜层表面没有高低差，从而不影响外层线路的制作。可通过电镀液对孔环和导通孔进行电镀铜，形成如图2所示的面铜层8，从而可使第一底铜层表面的线路和第二底铜层表面的线路导通。
步骤170、去除第一光刻膜和第二光刻膜。
另外，在去除第一光刻膜和第二光刻膜之后，还可对基材的第一底铜层表面和第二底铜层表面进行清洗，清除第一底铜层表面和第二底铜层表面粘附的污染物，方便后续制作。
步骤180、在基材的第一底铜层表面和第二底铜层表面形成线路层。
具体的，在基材的第一底铜层表面和第二底铜层表面分别贴第三光刻膜和第四光刻膜，将第三菲林和第四菲林分别与基材的第一底铜层和第二底铜层进行对位；对基材依次进行曝光、显影和蚀刻，形成线路层；去除第三光刻膜和第四光刻膜。第一底铜层和第二底铜层可以是以喷涂的方式分别形成在基材的绝缘层的两个表面，对基材依次进行曝光和显影后，在第一底铜层表面和第二底铜层表面进行蚀刻，形成线路层。在基材的第一底铜层表面和第二底铜层表面形成线路层的过程与上述在基材上形成孔环的过程类似，具体操作过程在此不再赘述。
本实施例提供的电路板的制作方法，在基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，对第一光刻膜和第二光刻膜进行曝光和显影，仅使导通孔周围的第一底铜层和第二底铜层裸露，使基材的第一底铜层表面和第二底铜层表面的其他区域不与蚀刻液接触，防止被咬蚀以及与电镀液接触而镀上铜；并且仅对孔环和导通孔进行电镀铜形成面铜层，防止整板镀铜影响基材的耐弯折性能。
并且设置第一菲林上的黑色区域的直径和第二菲林上的黑色区域的直径均比预设孔环直径小，可防止蚀刻形成的孔环过大；设置于第一底铜层表面的面铜层的厚度与第一底铜层的蚀刻厚度相同，设置于第二底铜层表面的面铜层的厚度与第二底铜层的蚀刻厚度相同，以保证第一底铜层表面的面铜层表面和第一底铜层表面没有高低差，第二底铜层表面的面铜层表面和第二底铜层表面没有高低差，从而不影响外层线路的制作。
本实施例还提供了一种电路板，该电路板采用如本实施例所述的电路板的制作方法制作而成。
本实施例提供的电路板与本实施例提供的电路板的制作方法属于相同的发明构思，具备相应的有益效果。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种电路板的制作方法，其特征在于，包括：
提供基材，所述基材包括依次层叠设置的第一底铜层、绝缘层和第二底铜层；
对所述基材进行钻孔形成导通孔；
在所述基材的第一底铜层表面和第二底铜层表面分别贴第一光刻膜和第二光刻膜，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与所述基材的第一底铜层和第二底铜层进行对位；
对所述基材依次进行曝光和显影；
对所述导通孔周围的第一底铜层表面和第二底铜层表面进行蚀刻，形成孔环；
对所述孔环和所述导通孔进行电镀铜，形成面铜层；
去除所述第一光刻膜和所述第二光刻膜；
在所述基材的第一底铜层表面和第二底铜层表面形成线路层。
2.根据权利要求1所述的电路板的制作方法，其特征在于，
所述第一底铜层的蚀刻厚度小于所述第一底铜层的厚度，所述第二底铜层的蚀刻厚度小于所述第二底铜层的厚度。
3.根据权利要求1所述的电路板的制作方法，其特征在于，设置于所述第一底铜层表面的所述面铜层的厚度与所述第一底铜层的蚀刻厚度相同，设置于所述第二底铜层表面的所述面铜层的厚度与所述第二底铜层的蚀刻厚度相同。
4.根据权利要求1所述的电路板的制作方法，其特征在于，将有黑色区域的第一菲林和有黑色区域的第二菲林分别与所述基材的第一底铜层和第二底铜层进行对位，包括：
将所述第一菲林的黑色区域的几何中心和所述第二菲林的黑色区域几何中心与所述导通孔的几何中心对齐；其中，所述第一菲林的黑色区域和所述第二菲林的黑色区域均为圆形黑色区域，所述第一菲林上的黑色区域的直径和所述第二菲林上的黑色区域的直径均比预设孔环直径小。
5.根据权利要求4所述的电路板的制作方法，其特征在于，所述第一菲林上黑色区域的直径和所述第二菲林上黑色区域的直径均比所述预设孔环直径小10微米到20微米。
6.根据权利要求1所述的电路板的制作方法，其特征在于，所述第一光刻膜和所述第二光刻膜均为干膜或均为湿膜。
7.根据权利要求1所述的电路板的制作方法，其特征在于，所述对所述基材进行钻孔形成导通孔之后，还包括：
对所述导通孔的内壁进行黑化处理形成黑化区域。
8.根据权利要求1所述的电路板的制作方法，其特征在于，所述曝光采用激光直接成像LDI曝光形式。
9.根据权利要求1所述的电路板的制作方法，其特征在于，在所述基材的第一底铜层表面和第二底铜层表面形成线路层，包括：
在所述基材的第一底铜层表面和第二底铜层表面分别贴第三光刻膜和第四光刻膜，将第三菲林和第四菲林分别与所述基材的第一底铜层和第二底铜层进行对位；
对所述基材依次进行曝光、显影和蚀刻，形成线路层；
去除所述第三光刻膜和所述第四光刻膜。
10.一种电路板，其特征在于，所述电路板采用如权利要求1-9任一项所述的电路板的制作方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011268341.9A CN112672542A (zh) | 2020-11-13 | 2020-11-13 | 一种电路板的制作方法及电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011268341.9A CN112672542A (zh) | 2020-11-13 | 2020-11-13 | 一种电路板的制作方法及电路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112672542A true CN112672542A (zh) | 2021-04-16 |
Family
ID=75403347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011268341.9A Pending CN112672542A (zh) | 2020-11-13 | 2020-11-13 | 一种电路板的制作方法及电路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112672542A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008092309A1 (fr) * | 2007-01-23 | 2008-08-07 | Dongming Li | Procédé de galvanoplastie d'une carte de circuit imprimé à orifices de passage découverts par masque |
| US20080302468A1 (en) * | 2007-06-06 | 2008-12-11 | Rajwant Singh Sidhu | Multilayer printed wiring boards with holes requiring copper wrap plate |
| CN105657988A (zh) * | 2014-11-21 | 2016-06-08 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法 |
| CN107708335A (zh) * | 2017-11-07 | 2018-02-16 | 竞华电子(深圳)有限公司 | 一种多层pcb板的线路制作方法 |
-
2020
- 2020-11-13 CN CN202011268341.9A patent/CN112672542A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008092309A1 (fr) * | 2007-01-23 | 2008-08-07 | Dongming Li | Procédé de galvanoplastie d'une carte de circuit imprimé à orifices de passage découverts par masque |
| US20080302468A1 (en) * | 2007-06-06 | 2008-12-11 | Rajwant Singh Sidhu | Multilayer printed wiring boards with holes requiring copper wrap plate |
| CN105657988A (zh) * | 2014-11-21 | 2016-06-08 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法 |
| CN107708335A (zh) * | 2017-11-07 | 2018-02-16 | 竞华电子(深圳)有限公司 | 一种多层pcb板的线路制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 孙德刚等: "《基于Protel的电子线路板设计》", 28 February 2009, 西安电子科技大学出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI413461B (zh) | 佈線板之製造方法 | |
| KR100941691B1 (ko) | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 | |
| US9684237B2 (en) | Circuit board formation using organic substrates | |
| KR20030074364A (ko) | 인쇄 회로 기판의 제조방법 | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| CN112672542A (zh) | 一种电路板的制作方法及电路板 | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
| JP3172509B2 (ja) | 配線基板集合体の製造方法 | |
| KR100794544B1 (ko) | 범프가 부착된 배선회로 기판 및 그 제조방법 | |
| KR101247303B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2000235989A (ja) | バンプ付き回路基板の製造方法 | |
| JP2002260753A (ja) | バンプ付きシートの製造方法 | |
| JP6494716B2 (ja) | 回路基板およびその製造方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JPH08107279A (ja) | 配線基板の製造方法 | |
| JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
| CN115413142A (zh) | 线路板制作方法及线路板 | |
| JP3187630B2 (ja) | 電鋳法 | |
| JP4971960B2 (ja) | 半導体装置の製造方法 | |
| JPH1168311A (ja) | プリント配線板の製造方法 | |
| JP2002344120A (ja) | 可撓性回路基板及びその製造法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JP2022119619A (ja) | 配線基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210416 |
|
| RJ01 | Rejection of invention patent application after publication |