CN107887324B - 一种半导体重布线方法 - Google Patents

一种半导体重布线方法 Download PDF

Info

Publication number
CN107887324B
CN107887324B CN201610874650.8A CN201610874650A CN107887324B CN 107887324 B CN107887324 B CN 107887324B CN 201610874650 A CN201610874650 A CN 201610874650A CN 107887324 B CN107887324 B CN 107887324B
Authority
CN
China
Prior art keywords
deviant
mask
electric connection
connection point
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610874650.8A
Other languages
English (en)
Other versions
CN107887324A (zh
Inventor
陈勇辉
唐世弋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Micro Electronics Equipment Co Ltd
Original Assignee
Shanghai Micro Electronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201610874650.8A priority Critical patent/CN107887324B/zh
Application filed by Shanghai Micro Electronics Equipment Co Ltd filed Critical Shanghai Micro Electronics Equipment Co Ltd
Priority to EP17854924.2A priority patent/EP3522209A4/en
Priority to PCT/CN2017/103900 priority patent/WO2018059474A1/zh
Priority to US16/338,665 priority patent/US10727112B2/en
Priority to KR1020197012497A priority patent/KR102224436B1/ko
Priority to JP2019515906A priority patent/JP6918100B2/ja
Priority to TW106133723A priority patent/TWI656604B/zh
Publication of CN107887324A publication Critical patent/CN107887324A/zh
Application granted granted Critical
Publication of CN107887324B publication Critical patent/CN107887324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Abstract

本发明提供一种半导体重布线方法，计算出载具上每个电性连接点的偏移值后，先使用无掩膜光刻方式进行偏移值修正，在电性连接点上形成重布线结构，然后通过有掩膜光刻方式对修正后的多层重布线层和植球层进行单一化处理，获得无偏移的植球垫。这样将无掩膜光刻和有掩膜光刻相互结合，相对于单纯使用无掩膜光刻方式，能够提高效率，节省时间。

Description

一种半导体重布线方法
技术领域
本发明涉及半导体领域，特别涉及一种半导体重布线方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路性能，而且还制约着整个电子系统的小型化、低成本和可靠性。在集成电路芯片尺寸逐步缩小，集成高度不断提高的情况下，对集成电路封装提出了越来越高的要求。
扇出型晶圆封装(Fan Out Wafer Level Package，可简写为FOWLP)是一种如图1所示将芯片晶圆切割成独立芯片2后重新排布在新载体1上进行晶圆级封装的封装工艺。通过传统的晶圆级封装工艺，可以在新载体1上形成新的封装体3。其中单颗封装体的封装结构示意图如图4所示，图4中，芯片2嵌入在封装体3内，芯片2的焊盘4通过光刻、CVD、PVD、刻蚀和电镀等工艺形成由下绝缘层7、金属层5和上绝缘层6组成的重新再布线结构，在新的I/O端口(即电性连接点)上形成焊球8均匀的分布在新封装体3上，若干个新封装体3排列在新载体1上形成图2所示的结构。
典型的扇出型晶圆封装重布线工艺方法，是采用光刻工艺定义上绝缘层6、金属层5和下绝缘层7的图形和位置，再通过CVD、PVD和电镀等工艺生成绝缘层和金属层。主流的光刻技术(即有掩膜光刻)需要先按照目标图形的一定比例制造掩膜，通过光学投影的方式使芯片上涂敷的光敏胶部分区域发生反应定义图形和位置。由于满足大规模量产产率的芯片重新排布设备的芯片定位精度仅为7μm～10μm(需要提高到小于5μm)，使得光刻良率不高，难以大规模量产。
另外还有一种无掩膜光刻技术，其原理是通过光调制器取代掩膜，通过实时控制制作出需要的图形，采用无掩膜光刻时结构如图3所示，这种方式能够解决芯片重新排布定位精度不准的问题，但是这种方式需要将整片新载体1上的所有光刻区域都进行拟合计算，所以每次光刻的产率极低(每次光刻需要2～3小时)，不能满足目前扇出型晶圆封装工艺的生产节拍(5～10分钟)。
发明内容
为解决上述问题，本发明提出了一种半导体重布线方法，使用无掩膜曝光方式和有掩膜曝光方式相互配合，综合两者的优点，相对于单纯使用无掩膜曝光方式能够节省时间、提高效率，相对于单纯使用有掩膜曝光方式能够提高光刻精度。
为达到上述目的，本发明提供一种半导体重布线方法，包括以下
步骤：
步骤1：设置承载多个半导体元件的载具，每个所述半导体元件具有若干个电性连接点；
步骤2：测量所述电性连接点相对于所述载具的坐标值，将所述坐标值与标准值对比，获得每个电性连接点的偏移值；
步骤3：根据得到的偏移值，通过无掩膜光刻的方式，在所述电性连接点形成重布线结构，进行偏移值修正；
步骤4：通过有掩膜曝光方式，对重布线结构中的多层重布线层和植球层进行单一化处理，获得无偏移的多层重布线层和植球垫。
作为优选，步骤3中通过无掩膜光刻的方式进行偏移值修正方法为：根据所述偏移值的范围，选择无掩膜曝光和有掩膜曝光混合的曝光方式。
作为优选，步骤3中设置偏移值的临界范围，
当所述电性连接点的偏移值小于所述临界范围时，选择有掩膜曝光方式曝光；
当所述电性连接点的偏移值大于所述临界范围时，选择无掩膜曝光方式曝光；
当所述电性连接点的偏移值位于所述临界范围内，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
作为优选，选取两条相互垂直且同时平行于所述载具表面的直线方向作为X和Y方向，选取垂直于所述载具表面的直线方向作为Z方向，形成XYZ三维坐标系，步骤2中所述偏移值为X偏移值、Y偏移值和RZ偏移值至少其一，其中RZ为在围绕Z轴旋转的方向。
作为优选，所述临界范围为5μm～7μm。
作为优选，步骤3中通过无掩膜光刻的方式进行偏移值修正的方法具体为：
首先对偏移值大于所述临界范围的电性连接点，使用无掩膜曝光方式曝光；
然后对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式曝光，曝光时对已经使用无掩膜方式曝光之处予以屏蔽；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
作为优选，步骤3中通过无掩膜光刻的方式进行偏移值修正的方法具体为：
首先对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式曝光；
然后对偏移值大于所述临界范围的电性连接点，使用无掩膜曝光方式曝光，曝光时对已经使用有掩膜方式曝光之处予以屏蔽；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
作为优选，还包括步骤5，在步骤4得到的植球垫上形成焊球。
作为优选，所述半导体元件为芯片。
本发明还提供一种半导体重布线方法，包括以下步骤：
设置承载多个半导体元件的载具，每个所述半导体元件具有若干个电性连接点；
测量所述电性连接点相对于所述载具的坐标值；
将所述坐标值与标准值对比，获得每个电性连接点的偏移值，设定偏移值的临界范围，进行光刻，在所述电性连接点形成重布线结构，形成重布线结构的步骤具体为：
对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式；
对偏移值大于所述临界范围的电性连接点，选择无掩膜曝光方式；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光；
通过有掩膜曝光方式，对重布线结构中的多层重布线层和植球层进行单一化处理，获得无偏移的多层重布线层和植球垫。
作为优选，选取两条相互垂直且同时平行于所述载具表面的直线方向作为X和Y方向，选取垂直于所述载具表面的直线方向作为Z方向，形成XYZ三维坐标系，步骤2中所述偏移值为X偏移值、Y偏移值和RZ偏移值至少其一，其中RZ为围绕Z轴旋转的方向。
作为优选，所述形成重布线结构的步骤具体为：
首先对偏移值大于所述临界范围的电性连接点，使用无掩膜曝光方式曝光；
然后对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式曝光，曝光时对已经使用无掩膜方式曝光之处予以屏蔽；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
作为优选，所述形成重布线结构的步骤具体为：
首先对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式曝光；
然后对偏移值大于所述临界范围的电性连接点，使用无掩膜曝光方式曝光，曝光时对已经使用有掩膜方式曝光之处予以屏蔽；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
作为优选，所述临界范围为5μm～7μm。
作为优选，所述半导体元件为芯片。
与现有技术相比，本发明的有益效果是：本发明提供一种半导体重布线方法，计算出载具上每个电性连接点的偏移值后，先使用无掩膜光刻方式进行偏移值修正，在电性连接点上形成重布线结构，然后通过有掩膜光刻方式对多层重布线层和植球层进行单一化处理，获得无偏移的植球垫。这样将无掩膜光刻和有掩膜光刻相互结合，相对于单纯使用无掩膜光刻方式，能够提高效率，节省时间。
本发明还提供一种半导体重布线方法，在计算出载具上每个电性连接点的偏移值后，并对偏移值设定临界范围，对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式；对偏移值大于所述临界范围的电性连接点，选择无掩膜曝光方式；其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光，这样具有针对性地选择曝光方式，对于精度要求高之处选择无掩膜曝光，对于精度要求低之处选择有掩膜曝光，将有掩膜曝光与无掩膜曝光相互配合，从而提高工艺效率，节省时间，并同时保证了精度。
附图说明
图1和图2皆为现有技术中扇出型晶圆封装的结构示意图；
图3为现有技术中使用无掩膜光刻技术的扇出型晶圆封装的结构示意图；
图4为现有技术中单颗封装体的封装结构示意图；
图5为本发明实施例一中芯片在载具上的形成偏移的示意图；
图6为本发明实施例一中方法流程图；
图7为本发明实施例一中在芯片上沉积保护层后示意图；
图8为本发明实施例一中在保护层上沉积光刻胶后示意图；
图9为本发明实施例一中对光刻胶曝光显影后示意图；
图10为本发明实施例一中对保护层曝光显影后示意图；
图11为本发明实施例一中对图10结构进行沉积光刻胶后示意图；
图12为本发明实施例一中对光刻胶进行曝光显影后示意图；
图13为本发明实施例一中对图12结构沉积金属层后示意图；
图14为本发明实施例一中对图13结构沉积保护层后示意图；
图15为本发明实施例一中对图14结构沉积光刻胶后示意图；
图16为本发明实施例一中对图15结构对光刻胶曝光显影后示意图；
图17为本发明实施例一中将植球垫暴露示意图；
图18为本发明实施例一中植球示意图；
图19为本发明实施例二方法流程图；
图20为本发明实施例二在芯片上沉积保护层后示意图；
图21为本发明实施例二在图20结构上沉积光刻胶后示意图；
图22为本发明实施例二对保护层光刻将电性连接点暴露示意图；
图23为本发明实施例二在图22结构上沉积金属种子层形成导通线路示意图；
图24为本发明实施例二在图23结构上沉积保护层后示意图；
图25为本发明实施例二在将导通线路暴露示意图；
图26为本发明实施例二形成植球垫示意图；
图27为本发明实施例二在植球垫上沉积保护层示意图；
图28为本发明实施例二对图27结构光刻并形成焊球后示意图。
图1-图4中：1-新载体、2-芯片、3-封装体、4-焊盘、5-金属层、6-上绝缘层，7-下绝缘层、8-焊球；
图5-图28中：100-载体，210、220、230-芯片，211、212、221、222、231、232-电性连接点，241-修正电性连接点，310、320、330-保护层，410、420-光刻胶，600-植球垫，700-焊球；
LL-芯片中心轴、UU-封装体中心轴。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
本发明实施例一提供一种扇出型晶圆封装方法，请参照图5，在载体100上完成了芯片重新排布，在图5的视角上，水平横向排列三个芯片210、220和230，每个芯片上各自设置两个I/O端口，也即设置两个电性连接点，即形成了六个电性连接点211、212、221、222、231、232。
以水平横向为X轴，以竖直方向为Z轴，以垂直于XZ平面方向为Y轴建立XYZ三维坐标系。
在载体100上排布若干个芯片，本实施例为三个芯片210、220和230，根据后续植球工艺的参数，对每个芯片上的电性连接点以及植球垫定义其坐标值的标准值。
从图5中可以看出，由于前道工艺原因，导致排列在载体100上的三个芯片产生了不同程度的偏移，尤其是其中芯片210和芯片230的芯片中心轴LL相对于每个封装体中心轴UU产生的偏移较大，偏移间距可达7μm，从而每个电性连接点的实际坐标值相对于标准值必定会产生偏移。
因此在进行植球工艺之前，必须对三个芯片上的电性连接点进行位置修正，得到相对于标准值无偏移的植球垫600，才能进行精确地植球。位置修正的方法就是通过光刻重新布线，将电性连接点连通至位置修正后的植球垫600上。
如图6所示，具体实施的工艺步骤如下：
步骤1.01：首先对载体100上已经完成重新排布的芯片逐步扫描，形成芯片位置布局mapping图，请参照图7，在完成芯片重新排布的载体100的芯片器件面淀积保护层材料，形成保护层310；
其中，保护层材料可以选择介质材料或者有机材料。保护层310的淀积工艺可以采用各种气相沉积、氧化等方法。
步骤1.02：在步骤1.01形成的保护层310上沉积光刻胶410，请参照图8；
步骤1.03：采用具有无掩膜光刻功能设备，在六个电性连接点211、212、221、222、231、232对应的区域进行曝光工艺，通过曝光、显影、坚膜等光刻工艺定义要制作重新布线的电性连接点对应的区域，如图9所示；
其中，无掩膜光刻设备可根据预先输入的芯片位置布局mapping图和光刻定义图形在载体100上通过与芯片的对准，找出对应的光刻区域。
步骤1.04：去除步骤1.03中光刻工艺定义出的在电性连接点区域覆盖的保护层材料，如图10所示；
其中，保护层材料去除方式可通过湿法腐蚀或干法刻蚀等方式来实现。
步骤1.05：在步骤1.04形成的结构上沉积光刻胶420，如图11所示；
步骤1.06：采用具有无掩膜光刻功能设备，通过曝光、显影、坚膜等光刻工艺定义制作金属重新布线区域。通过金属重新布线实现与芯片电性连接点互连，其中金属重布线的金属线路位置通过载体100上的基准统一定义，并根据芯片的位置偏移进行微调和补偿，如图12所示；
步骤1.07：在步骤1.06形成的结构上溅射金属种子层，再通过化学镀、电镀等方法，形成重新布线的金属线路，也即形成了用于植球的植球垫600，如图13所示；
其中，生长金属材料可以是铜、铝、钨等金属，并不限于所述的三种金属材料。
步骤1.08：去除残余光刻胶，然后沉积保护层320，如图14所示；
其中，保护层320的材料可以选择介质材料或者有机材料，保护层320的沉积工艺可以采用各种气相沉积、氧化或溅射等方法。
步骤1.09：在步骤1.08形成的结构上沉积光刻胶420，如图15所示；
步骤1.10：采用有掩膜光刻功能设备，以载体100为统一基准，定义相对于标准值无偏移的植球垫600的位置和图形尺寸，如图16所示；
步骤1.11：去除光刻胶420，去除光刻工艺定义出的植球垫600区域覆盖的保护层材料，如图17所示；
其中，保护层材料去除方式可通过湿法腐蚀或干法刻蚀等方式来实现。
步骤1.12：完成焊球700制作工艺，如图18所示。
本实施例可将无掩膜光刻和有掩膜光刻相互结合，相对于单纯使用无掩膜光刻方式，能够提高效率，节省时间。
实施例二
本发明实施例二提供一种扇出晶圆封装方法，对于载体100的芯片位置数量较少的情况，可首先对载体100上的经过重新排布的芯片进行位置扫描，形成芯片位置布局mapping图，并且对于偏移值，设定以临界范围，临界范围可根据具体工况设定，本实施例中以偏移5μm～7μm为临界基准。如当芯片位置偏移值大于临界范围的区域采用无掩摸曝光然后再整片采用有掩摸曝光的光刻方式，通过这种方式可大大提高扇出型晶圆封装的产率。
或者在曝光时，对于偏移值大于临界范围的区域采用无掩膜曝光，对于偏移值小于临界范围的区域采用有掩膜曝光，对于偏移值位于临界范围内的区域，选择围绕该区域的其它区域中被选择次数最多的曝光方式曝光。在曝光前的光刻系统中，所有区域的曝光方式都已经事先定义好，则偏移值位于临界范围内的区域若选择有掩膜曝光方式，则与偏移值小于临界范围的区域一起曝光；若偏移值位于临界范围内的区域选择无掩膜曝光方式，则与偏移值大于临界范围内的区域一起曝光。
其中偏移值大于临界范围的区域和小于临界范围的区域的曝光次序并不固定，如可先对偏移值大于临界范围的区域以及临界范围内需要选择无掩膜曝光方式的区域采用无掩膜方式曝光，然后对于剩下的区域采用有掩膜曝光方式曝光，曝光的同时对于已经曝光过的区域予以屏蔽处理；同样也可先对偏移值小于临界范围的区域以及临界范围内需要选择有掩膜曝光方式的区域采用有掩膜曝光方式曝光，对于剩下的区域采用无掩膜曝光方式曝光，曝光的同时对于已经曝光过的区域予以屏蔽处理。
具体方法如图19所示，具体步骤如下：
步骤2.01：对载体100的芯片布局进行位置扫描，形成芯片位置布局mapping图；
步骤2.02：在完成芯片重新排布的载体100的芯片器件面淀积保护层材料，形成保护层310，如图20所示；
其中，保护层310的材料可以选择介质材料或者有机材料。保护层310的淀积工艺可以采用各种气相沉积、氧化等方法。
步骤2.03：在步骤2.02形成的结构上沉积光刻胶410，如图21所示；
步骤2.04：以水平横向为X轴，以竖直方向为Z轴，以垂直于XZ平面方向为Y轴建立XYZ三维坐标系。偏移值分为X偏移值、Y偏移值和RZ偏移值，RZ为围绕Z轴旋转的方向，对电性连接点的上述任意一种偏移值大于临界范围的区域，采用无掩膜光刻功能设备进行曝光工艺，对电性连接点的上述任意一种偏移值大于临界范围的区域，采用有掩膜光刻功能设备进行曝光工艺，对于偏移值位于临界范围内的区域，选择围绕该区域的其它区域中被选择次数最多的曝光方式曝光，然后去除电性连接点所对应区域的保护层310，如图22所示；
其中偏移值大于临界范围的区域和小于临界范围的区域的曝光次序并不固定，如可先对偏移值大于临界范围的区域以及临界范围内需要选择无掩膜曝光方式的区域采用无掩膜方式曝光，然后对于剩下的区域采用有掩膜曝光方式曝光，曝光的同时对于已经曝光过的区域予以屏蔽处理；同样也可先对偏移值小于临界范围的区域以及临界范围内需要选择有掩膜曝光方式的区域采用有掩膜曝光方式曝光，对于剩下的区域采用无掩膜曝光方式曝光，曝光的同时对于已经曝光过的区域予以屏蔽处理。
其中，保护层材料去除方式可通过湿法腐蚀或干法刻蚀等方式来实现。
步骤2.05：通过上述方式定义了电性连接点的区域，并在上述形成的结构上通过溅射金属种子层，再通过化学镀、电镀等方法，形成修正电性连接点241，如图23所示；
步骤2.06：在步骤2.05形成的结构上沉积保护层320，如图24所示；
步骤2.07：采用有掩膜光刻功能设备，通过光刻工艺定义出修正电性连接点241所在的区域，并去除该区域上覆盖的保护层320，如图25所示；
步骤2.08：采用有掩膜光刻功能设备通过曝光工艺定义制作金属重新布线区域。溅射金属种子层，再通过化学镀、电镀等方法，形成金属线路，如图26所示；
其中，生长金属材料可以是铜、铝、钨等金属，并不限于所述的三种金属材料。
步骤2.09：在步骤2.08形成的结构上沉积保护层330，如图27所示；
其中，保护层材料可以选择介质材料或者有机材料，保护层330的淀积工艺可以采用各种气相沉积、氧化或溅射等方法。
步骤2.10：采用有掩膜光刻功能设备，定义无偏移的植球垫600的位置和图形尺寸，去除植球垫600对应的区域上覆盖的保护层330，完成焊球700制作工艺，如图28所示。
本实施例对于具有不同偏移值的不同区域针对性地采用不同的曝光方式，更好地将无掩膜光刻和有掩膜光刻相互结合，提高光刻效率，节省时间。
本发明对上述实施例进行了描述，但本发明不仅限于上述实施例，如载体100可以承载芯片以外的其它具有电性连接点的半导体器件。显然本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种半导体重布线方法，其特征在于，包括以下步骤：
步骤1：设置承载多个半导体元件的载具，每个所述半导体元件具有若干个电性连接点；
步骤2：测量所述电性连接点相对于所述载具的坐标值，将所述坐标值与标准值对比，获得每个电性连接点的偏移值；
步骤3：根据得到的偏移值，通过无掩膜光刻的方式，在所述电性连接点形成重布线结构，进行偏移值修正；
步骤4：在所述重布线结构上形成植球垫以及覆盖所述植球垫的保护层，通过有掩膜曝光方式，对覆盖所述植球垫的保护层进行光刻，定义出无偏移的植球垫的位置和图形尺寸。
2.如权利要求1所述的半导体重布线方法，其特征在于，步骤3中通过无掩膜光刻的方式进行偏移值修正方法为：根据所述偏移值的范围，选择无掩膜曝光和有掩膜曝光混合的曝光方式。
3.如权利要求2所述的半导体重布线方法，其特征在于，步骤3中设置偏移值的临界范围，
当所述电性连接点的偏移值小于所述临界范围时，选择有掩膜曝光方式曝光；
当所述电性连接点的偏移值大于所述临界范围时，选择无掩膜曝光方式曝光；
当所述电性连接点的偏移值位于所述临界范围内，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
4.如权利要求3所述的半导体重布线方法，其特征在于，选取两条相互垂直且同时平行于所述载具表面的直线方向作为X和Y方向，选取垂直于所述载具表面的直线方向作为Z方向，形成XYZ三维坐标系，步骤2中所述偏移值为X偏移值、Y偏移值和RZ偏移值至少其一，其中RZ为围绕Z轴旋转的方向。
5.如权利要求3所述的半导体重布线方法，其特征在于，所述临界范围为5μm～7μm。
6.如权利要求3所述的半导体重布线方法，其特征在于，步骤3中通过无掩膜光刻的方式进行偏移值修正的方法具体为：
首先对偏移值大于所述临界范围的电性连接点，使用无掩膜曝光方式曝光；
然后对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式曝光，曝光时对已经使用无掩膜方式曝光之处予以屏蔽；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
7.如权利要求3所述的半导体重布线方法，其特征在于，步骤3中通过无掩膜光刻的方式进行偏移值修正的方法具体为：
首先对偏移值小于所述临界范围的电性连接点，使用有掩膜曝光方式曝光；
然后对偏移值大于所述临界范围的电性连接点，使用无掩膜曝光方式曝光，曝光时对已经使用有掩膜方式曝光之处予以屏蔽；
其中对偏移值位于所述临界范围内的电性连接点，计算围绕当前区域的相邻区域的个数，在这些相邻区域中任意一种曝光方式被选择的次数若大于相邻区域个数的一半，则当前区域选择该曝光方式曝光。
8.如权利要求1所述的半导体重布线方法，其特征在于，还包括步骤5，在步骤4得到的植球垫上形成焊球。
9.如权利要求1所述的半导体重布线方法，其特征在于，所述半导体元件为芯片。
CN201610874650.8A 2016-09-30 2016-09-30 一种半导体重布线方法 Active CN107887324B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201610874650.8A CN107887324B (zh) 2016-09-30 2016-09-30 一种半导体重布线方法
PCT/CN2017/103900 WO2018059474A1 (zh) 2016-09-30 2017-09-28 一种半导体重布线方法
US16/338,665 US10727112B2 (en) 2016-09-30 2017-09-28 Rewiring method for semiconductor
KR1020197012497A KR102224436B1 (ko) 2016-09-30 2017-09-28 반도체를 위한 재배선 방법
EP17854924.2A EP3522209A4 (en) 2016-09-30 2017-09-28 REWINDING PROCESS FOR SEMICONDUCTORS
JP2019515906A JP6918100B2 (ja) 2016-09-30 2017-09-28 半導体再配線方法
TW106133723A TWI656604B (zh) 2016-09-30 2017-09-29 Semiconductor rewiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610874650.8A CN107887324B (zh) 2016-09-30 2016-09-30 一种半导体重布线方法

Publications (2)

Publication Number Publication Date
CN107887324A CN107887324A (zh) 2018-04-06
CN107887324B true CN107887324B (zh) 2019-09-13

Family

ID=61763188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610874650.8A Active CN107887324B (zh) 2016-09-30 2016-09-30 一种半导体重布线方法

Country Status (7)

Country Link
US (1) US10727112B2 (zh)
EP (1) EP3522209A4 (zh)
JP (1) JP6918100B2 (zh)
KR (1) KR102224436B1 (zh)
CN (1) CN107887324B (zh)
TW (1) TWI656604B (zh)
WO (1) WO2018059474A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10678150B1 (en) 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
KR20210075558A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
EP3929947A1 (en) 2020-06-26 2021-12-29 Murata Manufacturing Co., Ltd. Method of fabricating a device comprising an electrical component with sub components connected using a plate to control an electrical parameter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN105304507A (zh) * 2015-11-06 2016-02-03 南通富士通微电子股份有限公司 扇出晶圆级封装方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013205A (ja) * 2004-06-28 2006-01-12 Akita Denshi Systems:Kk 半導体装置及びその製造方法
JP2007214402A (ja) * 2006-02-10 2007-08-23 Cmk Corp 半導体素子及び半導体素子内蔵型プリント配線板
JP5114308B2 (ja) * 2008-06-17 2013-01-09 新光電気工業株式会社 配線基板の製造方法
US9164404B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
WO2011024939A1 (ja) * 2009-08-28 2011-03-03 日本電気株式会社 半導体装置およびその製造方法
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US9196509B2 (en) * 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
CN102332408B (zh) 2010-07-13 2015-05-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
US8664044B2 (en) * 2011-11-02 2014-03-04 Stmicroelectronics Pte Ltd. Method of fabricating land grid array semiconductor package
WO2014071312A1 (en) 2012-11-05 2014-05-08 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging
US9040316B1 (en) * 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
JP6465340B2 (ja) * 2014-11-05 2019-02-06 日立化成株式会社 ケイ素を含む基板を用いた半導体装置の製造方法
CN104465418B (zh) 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出晶圆级封装方法
US9543224B1 (en) * 2015-12-09 2017-01-10 Intel IP Corporation Hybrid exposure for semiconductor devices
US10157803B2 (en) * 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN105304507A (zh) * 2015-11-06 2016-02-03 南通富士通微电子股份有限公司 扇出晶圆级封装方法

Also Published As

Publication number Publication date
WO2018059474A1 (zh) 2018-04-05
US10727112B2 (en) 2020-07-28
EP3522209A4 (en) 2019-12-04
TWI656604B (zh) 2019-04-11
JP2019530241A (ja) 2019-10-17
JP6918100B2 (ja) 2021-08-11
KR102224436B1 (ko) 2021-03-05
KR20190052150A (ko) 2019-05-15
TW201826444A (zh) 2018-07-16
CN107887324A (zh) 2018-04-06
EP3522209A1 (en) 2019-08-07
US20200013670A1 (en) 2020-01-09

Similar Documents

Publication Publication Date Title
CN103178047B (zh) 半导体器件及其制作方法
CN107887324B (zh) 一种半导体重布线方法
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
CN106684032A (zh) 互连结构的形成方法和曝光对准系统
US20220077108A1 (en) Shift control method in manufacture of semiconductor device
US9076796B2 (en) Interconnection structure for package and fabrication method thereof
CN114678282B (zh) 一种键合补偿方法及装置、芯片再布线方法、键合结构
KR20050035161A (ko) 반도체 부품
TWI618214B (zh) 具有重佈線路層的晶片結構
CN109791894A (zh) 单元特定渐进式对准的半导体装置及方法
CN109712941A (zh) 衬底结构、包含衬底结构的半导体封装结构，以及制造半导体封装结构的半导体工艺
TWI813157B (zh) 接合的半導體元件及其形成方法
KR0172255B1 (ko) 반도체 소자의 금속 배선 형성방법
CN110729198B (zh) 半导体装置制造方法及相关半导体裸片
CN110517961B (zh) 减小芯片埋置与光刻图形位置偏差的方法及装置
JP6120964B2 (ja) 半導体装置およびその製造方法
Nadri et al. 10μm Pitch Bumping of Singulated Die Using a Temporary Metal-Embedded Chip Assembly Process
JP2004349611A (ja) 半導体基板、半導体基板の製造方法および半導体素子の製造方法
CN112349679B (zh) 集成电路的连线网络、集成电路、芯片及电子设备
CN107680942B (zh) 线路载板及其制作方法
KR20200062472A (ko) 실리콘 기반의 양자 소자 제조 방법
CN114334906A (zh) 一种套刻标记的制备方法
CN117525035A (zh) 半导体元件及其制备方法
CN115954270A (zh) 一种半导体器件的制备方法
JP3164097B2 (ja) 半導体集積回路装置及び半導体集積回路製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant