CN116525464A - 一种多芯片封装的布线方法和装置 - Google Patents

一种多芯片封装的布线方法和装置 Download PDF

Info

Publication number
CN116525464A
CN116525464A CN202310779286.7A CN202310779286A CN116525464A CN 116525464 A CN116525464 A CN 116525464A CN 202310779286 A CN202310779286 A CN 202310779286A CN 116525464 A CN116525464 A CN 116525464A
Authority
CN
China
Prior art keywords
chip
wiring
connection part
connection
intra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310779286.7A
Other languages
English (en)
Other versions
CN116525464B (zh
Inventor
孙杰
张璞
练春峰
朱建军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Boyuno Automation Equipment Technology Co ltd
Original Assignee
Suzhou Boyuno Automation Equipment Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Boyuno Automation Equipment Technology Co ltd filed Critical Suzhou Boyuno Automation Equipment Technology Co ltd
Priority to CN202310779286.7A priority Critical patent/CN116525464B/zh
Publication of CN116525464A publication Critical patent/CN116525464A/zh
Application granted granted Critical
Publication of CN116525464B publication Critical patent/CN116525464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种多芯片封装的布线方法和装置。多芯片封装的布线方法，包括：获取多个芯片连接时的多芯片理论布线方案；根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案；根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。本发明的技术方案，将芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部和芯片内连接分部，根据芯片移动姿态调整第一芯片跟随分部和芯片内连接分部的位姿，使得实际布线方案达到相应布线规范和客户的电性要求，保证了多芯片封装后的良率。

Description

一种多芯片封装的布线方法和装置
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种多芯片封装的布线方法和装置。
背景技术
在扇出型的面板级封装（Panel Level Package，PLP）中，多芯片封装时，需要将多颗芯片贴装到基板上，然后再进行塑封，钻孔等工作。在芯片贴装和塑封的过程中，考虑温度变化等影响，芯片位置就会有偏移和旋转，芯片上的电极位置也会随之变化，那么将会影响后续的线路排布和芯片之间的位置关系，进而影响芯片电性。
发明内容
本发明提供了一种多芯片封装的布线方法和装置，以解决多芯片在封装过程中由于芯片位置发生偏移导致芯片与芯片之间位置关系发生变化，进而影响芯片电性，导致多芯片封装报废率高的问题。
根据本发明的一方面，提供了一种多芯片封装的布线方法，其中包括：
获取多个芯片连接时的多芯片理论布线方案；
根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案；
根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接；
根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
可选的，根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案之后，还包括：
判断相邻两个芯片之间的布线是否满足预设干扰要求；
若否，根据多芯片理论布线方案调整单芯片理论布线方案。
可选的，根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案，包括：
维持第一芯片跟随分部的形状不变，根据芯片的移动姿态调节第一芯片跟随分部的位置；
维持芯片间连接分部的形状和位置不变，调节芯片内连接分部的线宽、芯片内连接分部的延伸方向、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度中的至少一者，以保证芯片内连接分部分别与第一芯片跟随分部和芯片间连接分部连接。
可选的，根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案之后，还包括：
判断芯片内连接分部的线宽是否满足最小线宽要求、相邻两条布线的芯片内连接分部之间的距离是否满足最小线距要求、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度是否满足拐角要求；
若是，则保留芯片间连接分部、第一芯片跟随分部以及芯片内连接分部的划分信息以及连接分部的线宽信息、芯片内连接分部的延伸方向信息、芯片内连接分部与第一芯片跟随分部之间的连接角度信息以及芯片内连接分部与芯片间连接分部之间的连接角度信息。
可选的，判断芯片内连接分部的线宽是否满足最小线宽要求、相邻两条布线的芯片内连接分部之间的距离是否满足最小线距要求、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度是否满足拐角要求之后，还包括：
若否，则根据单芯片理论布线方案调整布线的划分方式。
可选的，存在与同一芯片电连接的相邻两条布线包括第一布线和第二布线，第一布线包括第一芯片内连接分部，第二布线包括第二芯片内连接分部，第二芯片内连接分部的面积大于第一芯片内连接分部的面积；
判断芯片内连接分部的线宽是否满足最小线宽要求、相邻两条布线的芯片内连接分部之间的距离是否满足最小线距要求、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度是否满足拐角要求之后，还包括：
当第一芯片内连接分部的线宽无法满足最小线宽要求时，减小第二芯片内连接分部的线宽以增加第一芯片内连接分部的线宽保证第一芯片内连接分部的线宽满足最小线宽要求；和/或，
当第一芯片内连接分部与第二芯片内连接分部之间的距离无法满足最小线距要求时，减小第二芯片内连接分部的线宽以在增加第一芯片内连接分部和第二芯片内连接分部之间的距离保证第一芯片内连接分部与第二芯片内连接分部之间的距离满足最小线距要求。
可选的，根据单芯片理论布线方案将布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部，包括：
根据单芯片理论布线方案确定布线的延伸方向以及相邻两条布线之间的间距；
根据布线的延伸方向以及相邻两条布线之间的间距划分相邻两条布线中延伸方向相同且间距较大的区域作为芯片内连接分部，选择与芯片内连接分部连接且用于与其他芯片连接的区域作为芯片间连接分部，选择与芯片内连接分部连接且用于与芯片的电极连接的区域作为第一芯片跟随分部。
可选的，获取多个芯片连接时的多芯片理论布线方案包括：
获取多个芯片的预设位置以及每一芯片中电极的排布方式；
根据多个芯片的预设位置以及每一芯片中电极的排布方式确定理论布线方案。
可选的，布线方法还包括：
获取芯片与外部引脚连接时的外部连接理论布线方案；
根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接；
根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
根据本发明的另一方面，提供了一种多芯片封装的布线装置，其中包括：
多芯片理论布线获取模块，用于获取多个芯片连接时的多芯片理论布线方案；
多芯片理论布线划分模块，用于根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案；根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部和与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接；
多芯片实际布线确定模块，用于根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
本发明的技术方案，通过将多芯片理论布线方案划分为多个单芯片理论布线方案，并根据单芯片理论布线方案将芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部和芯片内连接分部，在芯片贴装过程中，根据芯片移动姿态调整第一芯片跟随分部和芯片内连接分部的位姿，使得第一实际布线方案达到相应布线规范和客户的电性要求，保证了多芯片封装后的良率，降低了对贴片机精度要求和芯片封装过程中的成本。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例提供的第一种多芯片封装的布线方法的流程图；
图2是根据本发明实施例提供的一种多芯片封装的布线划分的结构示意图；
图3是根据本发明实施例提供的第二种多芯片封装的布线方法的流程图；
图4是根据本发明实施例提供的第三种多芯片封装的布线方法的流程图；
图5是根据本发明实施例提供的第四种多芯片封装的布线方法的流程图；
图6是根据本发明实施例提供的第五种多芯片封装的布线方法的流程图；
图7是根据本发明实施例提供的第六种多芯片封装的布线方法的流程图；
图8是根据本发明实施例提供的第一种多芯片封装的布线结构示意图；
图9是根据本发明实施例提供的第二种多芯片封装的布线结构示意图；
图10是根据本发明实施例提供的第七种多芯片封装的布线方法的流程图；
图11是根据本发明实施例提供的第八种多芯片封装的布线方法的流程图；
图12是根据本发明实施例提供的第九种多芯片封装的布线方法的流程图；
图13是根据本发明实施例提供的芯片与外部引脚连接的布线划分的结构示意图；
图14是根据本发明实施例提供的第十种多芯片封装的布线方法的流程图；
图15是根据本发明实施例提供的第十一种多芯片封装的布线方法的流程图；
图16是根据本发明实施例提供的第十二种多芯片封装的布线方法的流程图；
图17是根据本发明实施例提供的第十三种多芯片封装的布线方法的流程图；
图18是根据本发明实施例提供的第三种多芯片封装的布线结构示意图；
图19是根据本发明实施例提供的第四种多芯片封装的布线结构示意图；
图20是根据本发明实施例提供的第十四种多芯片封装的布线方法的流程图；
图21是根据本发明实施例提供的第十五种多芯片封装的布线方法的流程图；
图22是根据本发明实施例提供的一种多芯片封装的布线装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
图1是根据本发明实施例提供的第一种多芯片封装的布线方法的流程图，图2是根据本发明实施例提供的一种多芯片封装的布线划分的结构示意图，本实施例可适用于多芯片封装的情况，如图1和图2所示，该方法包括：
S11、获取多个芯片连接时的多芯片理论布线方案。
其中，在多个芯片封装在同一基板的工艺流程中，需要将每颗芯片贴装在基板上，每个芯片在贴装的过程中，温度的变化会使得芯片的位姿发生改变，进而影响芯片与引脚之间布线的变化和芯片与芯片之间间距的变化。多芯片理论布线方案可为在芯片贴装在基板前，根据每个芯片中电极的分布位置、每个芯片的预贴附位置以及引脚的分布位置确定的芯片与引脚的连接路径。连接路径可包括线路长度、线路尺寸、线路面积和线路走线路径等参数，连接路径也决定了芯片与芯片之间的位置关系。多芯片理论布线方案需满足芯片与引脚连接的基本电气连接规范和客户布线的电性要求。
S12、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
其中，单芯片理论布线方案可为单一芯片在封装前，单芯片在基板上与引脚的连接路径。由于多芯片理论布线方案中包括多个芯片与引脚的连接路径，故可将多芯片理论布线方案按芯片划分为多个单芯片与引脚的连接路径方案。本发明实施例中，通过将多芯片理论布线方案划分为单芯片理论布线方案，便于后续对单个芯片的布线方案进行调整。
S13、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
其中，芯片间连接分部1、第一芯片跟随分部2以及芯片内连接分部3，芯片间连接分部1可用于芯片与芯片之间的连接；第一芯片跟随分部2可用于连接芯片中的电极；芯片内连接分部3连接芯片间连接分部1和第一芯片跟随分部2，芯片间连接分部1、第一芯片跟随分部2和芯片内连接分部3共同实现芯片与引脚的连接，进而实现芯片与芯片的连接。本发明实施例中，以一种可行的方式对芯片间连接分部1、第一芯片跟随分部2以及芯片内连接分部3进行布线划分，截取位置可根据布线调整需求决定，本发明实施例对此不做限定。
S14、根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
其中，在对芯片进行贴装过程中，温度的变化会使得芯片贴装在基板上的位姿与多芯片理论布线方案中的位姿不一致，即芯片位姿发生变化，此时则需要调节第一芯片跟随分部2，使得第一芯片跟随分部2与芯片的电极保持连接；调整芯片内连接分部3的位姿使得封装后的布线方案满足芯片与引脚连接的基本规范、芯片与芯片之间位置关系规范以及客户的特殊电性要求，进而形成实际多芯片的布线方案。
示例性的，获取基板上的多芯片理论布线方案，并将多芯片理论布线方案分为单个芯片理论布线方案，以便后续进行布线调整。在芯片间连接分部1、第一芯片跟随分部2和芯片内连接分部3划分原则可为按照芯片由内到外进行分割，结合线路的延伸方向和线路与线路之间的关联性，同时考虑客户的特殊电性要求。在根据单芯片理论布线方案划分过程中可将同侧相邻平行线路截取相应平行线路作为芯片内连接分部3，在客户有明确要求偏移尺寸时，需调整在芯片间连接分部1、第一芯片跟随分部2和芯片内连接分部3的线路长度均大于极限偏移值的尺寸。本发明实施例中通过截取平行线路作为芯片内连接分部3可使得芯片内连接分部3在同时移动时不会产生相交，走线方向保持一致，以达到基本电气连接规范和客户布线要求。同时，在调整过程中需保证芯片与芯片之间的位置关系符合基本电气连接规范和客户布线要求。
本发明实施例中，通过将多芯片理论布线方案划分为多个单芯片理论布线方案，并根据单芯片理论布线方案将芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部和芯片内连接分部，在芯片贴装过程中，根据芯片移动姿态调整第一芯片跟随分部和芯片内连接分部的位姿，使得第一实际布线方案达到相应布线规范和客户的电性要求，保证了多芯片封装后的良率，降低了对贴片机精度要求和芯片封装过程中的成本。
可选的，在上述实施例的基础上，图3是根据本发明实施例提供的第二种多芯片封装的布线方法的流程图，图3是在得到第一实际布线方案之后进一步确定芯片之间的干扰情况，结合图2和图3所示，该多芯片封装的布线方法包括：
S21、获取多个芯片连接时的多芯片理论布线方案。
S22、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S23、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
S24、根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
S25、判断相邻两个芯片之间的布线是否满足预设干扰要求。
其中，在相应布线规范中，芯片具有相应偏移范围，本发明实施例中在得到第一实际布线方案之后还需判断相邻两个芯片之间的布线是否存在干扰情况。例如，芯片移动之后超出芯片的偏移范围，使得芯片与芯片之间的间距过小，造成芯片之间的相互干扰；或者，芯片内连接分部3的线路长度、线路面积、线路尺寸和线路的走线路径超出芯片布线范围，对其他芯片造成干扰。
S26、若否，根据多芯片理论布线方案调整单芯片理论布线方案。
其中，当相邻两个芯片之间的布线不满足预设干扰要求时，再根据多芯片理论布线方案中的布线规范调整单芯片理论布线方案。
本发明实施例中，在得到第一实际布线方案之后，判断芯片之间的布线是否存在干扰的情况，避免了在调整芯片内连接分部之后，芯片内连接分部的线路长度、线路面积、线路尺寸和线路的走线路径超出芯片布线范围，对其他芯片造成干扰的情况；同时，也避免了芯片之间间距过小，造成芯片之间间距干扰的情况。
可选的，在上述实施例的基础上，图4是根据本发明实施例提供的第三种多芯片封装的布线方法的流程图，图4所示的布线方法详细说明了如何根据芯片的移动姿态调节第一芯片跟随分部以及连接分部的位姿，结合图2和图4所示，该多芯片封装的布线方法包括：
S31、获取多个芯片连接时的多芯片理论布线方案。
S32、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S33、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部3分别与芯片间连接分部和第一芯片跟随分部连接。
S34、维持第一芯片跟随分部的形状不变，根据芯片的移动姿态调节第一芯片跟随分部的位置。
其中，第一芯片跟随分部2的形状不变是指第一芯片跟随分部2上的布线段与芯片的电极连接形状不变，例如，第一芯片跟随分部2的形状为V字形，在芯片位姿发生变化后，第一芯片跟随分部2的V字形不发生改变，第一芯片跟随分部2与芯片的连接角度和第一芯片跟随分部2与芯片内连接分部3的角度不发生改变；同时，第一芯片跟随分部2根据芯片移动姿态调节相应位置，例如，芯片以电极为中心，顺时针旋转5°，则第一芯片跟随分部2在保持本身形状不变的情况下同样以芯片的电极为中心，顺时针旋转5°，实现第一芯片跟随分部2根据芯片的位姿调整相应位置。
S35、维持芯片间连接分部的形状和位置不变，调节芯片内连接分部的线宽、芯片内连接分部的延伸方向、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度中的至少一者，以保证芯片内连接分部分别与第一芯片跟随分部和芯片间连接分部连接。
其中，维持芯片间连接分部1的形状和位置不变可使得芯片间连接分部1并不随着芯片位姿发生变化而变化。通过调节芯片内连接分部3的线宽和芯片内连接分部3的延伸方向保证芯片与引脚的连接；同时，还调整芯片内连接分部3与第一芯片跟随分部2之间的连接角度以及芯片内连接分部3与芯片间连接分部1之间的连接角度中的至少一者，保证芯片内连接分部3与第一芯片跟随分部2之间的连接角度以及芯片内连接分部3与芯片间连接分部1之间的连接角度满足多芯片封装线路中的电性要求并不对其他芯片造成干扰。
可选的，在上述实施例的基础上，图5是根据本发明实施例提供的第四种多芯片封装的布线方法的流程图，图5所示的布线方法详细说明了如何验证调整后的布线方法是否符合布线要求，结合图2和图5所示，该多芯片封装的布线方法包括：
S41、获取多个芯片连接时的多芯片理论布线方案。
S42、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S43、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
S44、维持第一芯片跟随分部的形状不变，根据芯片的移动姿态调节第一芯片跟随分部的位置。
S45、维持芯片间连接分部的形状和位置不变，调节芯片内连接分部的线宽、芯片内连接分部的延伸方向、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度中的至少一者，以保证芯片内连接分部分别与第一芯片跟随分部和芯片间连接分部连接。
S46、判断芯片内连接分部的线宽是否满足最小线宽要求、相邻两条布线的芯片内连接分部之间的距离是否满足最小线距要求、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度是否满足拐角要求。
其中，在多芯片封装过程中，每个芯片与引脚的连接规范并不完全相同，其中，线路的线宽可影响芯片的电阻率和阻抗；相邻两条芯片内连接分部3之间的距离可影响线路的面积进而影响线路的电性；芯片内连接分部3与第一芯片跟随分部2之间的连接角度以及芯片内连接分部3与芯片间连接分部1之间的连接角度不平缓可能会导致电荷累积进而导致尖端放电等问题。在芯片与引脚连接要求中，可对线路的最小线宽和最小线距进行量化，在芯片内连接分部3移动过程中保证芯片内连接分部3的线宽满足最小线宽要求、相邻两条芯片内连接分部3之间的距离满足最小线距要求。同时，为避免电荷累积影响线路电性，将芯片内连接分部3与第一芯片跟随分部2之间的连接角度以及连接分部与芯片间连接分部1之间的连接角度满足拐角要求，即由拐角倒圆角或增加折角，避免电荷在拐角处累积。
S47、若是，则保留芯片间连接分部、第一芯片跟随分部以及芯片内连接分部的划分信息以及连接分部的线宽信息、芯片内连接分部的延伸方向信息、芯片内连接分部与第一芯片跟随分部之间的连接角度信息以及芯片内连接分部与芯片间连接分部之间的连接角度信息。
其中，当芯片内连接分部3的线宽满足最小线宽要求、相邻两条芯片内连接分部3之间的距离满足最小线距要求、芯片内连接分部3与第一芯片跟随分部2之间的连接角度以及芯片内连接分部3与芯片间连接分部1之间的连接角度满足拐角要求时，判定此时线路连接方式符合布线要求和芯片与引脚之间连接的特殊要求，将此时的线路连接方式定为第一实际布线方案。
本发明实施例中，通过判定每个芯片的线路的线宽、线距和连接分部的连接角度，保证芯片与引脚连接的基本要求，进而保证线路的电性要求，降低芯片的报废率，保证芯片封装的良率。
可选的，在上述实施例的基础上，图6是根据本发明实施例提供的第五种多芯片封装的布线方法的流程图，图6所示的布线方法详细说明了当调整后的布线方法不符合布线要求时如何对布线方案进行调整，结合图2和图6所示，该多芯片封装的布线方法包括：
S51、获取多个芯片连接时的多芯片理论布线方案。
S52、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S53、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
S54、维持第一芯片跟随分部的形状不变，根据芯片的移动姿态调节第一芯片跟随分部的位置。
S55、维持芯片间连接分部的形状和位置不变，调节芯片内连接分部的线宽、芯片内连接分部的延伸方向、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度中的至少一者，以保证芯片内连接分部分别与第一芯片跟随分部和芯片间连接分部连接。
S56、判断芯片内连接分部的线宽是否满足最小线宽要求、相邻两条布线的芯片内连接分部之间的距离是否满足最小线距要求、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度是否满足拐角要求。
S57、若是，则保留芯片间连接分部、第一芯片跟随分部以及芯片内连接分部的划分信息以及连接分部的线宽信息、芯片内连接分部的延伸方向信息、芯片内连接分部与第一芯片跟随分部之间的连接角度信息以及芯片内连接分部与芯片间连接分部之间的连接角度信息。
S58、若否，则根据单芯片理论布线方案调整布线的划分方式。
其中，当芯片内连接分部3的线宽不满足最小线宽要求、相邻两条芯片内连接分部3之间的最小线距要求、芯片内连接分部3与第一芯片跟随分部2之间的连接角度以及芯片内连接分部3与芯片间连接分部1之间的连接拐角要求时，需根据单芯片理论布线方案调整芯片内连接分部3、第一芯片跟随分部2以及芯片间连接分部1的划分方式，使得芯片内连接分部3满足相应要求，提高了芯片与引脚连接的容错率，保证芯片封装后的电性要求。
可选的，在上述实施例的基础上，图7是根据本发明实施例提供的第六种多芯片封装的布线方法的流程图，图8是根据本发明实施例提供的第一种多芯片封装的布线结构示意图，图9是根据本发明实施例提供的第二种多芯片封装的布线结构示意图，图7所示的布线方法详细说明了当调整后的布线方法不符合布线要求时如何对布线方案进行调整，结合图2、图7图8和图9所示，存在与同一芯片电连接的相邻两条布线包括第一布线501和第二布线502，第一布线501包括第一芯片内连接分部3，第二布线502包括第二芯片内连接分部3，第二芯片内连接分部3的面积大于第一芯片内连接分部3的面积，该多芯片封装的布线方法包括：
S61、获取多个芯片连接时的多芯片理论布线方案。
S62、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S63、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
S64、维持第一芯片跟随分部的形状不变，根据芯片的移动姿态调节第一芯片跟随分部的位置。
S65、维持芯片间连接分部的形状和位置不变，调节芯片内连接分部的线宽、芯片内连接分部的延伸方向、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度中的至少一者，以保证芯片内连接分部分别与第一芯片跟随分部和芯片间连接分部连接。
S66、判断芯片内连接分部的线宽是否满足最小线宽要求、相邻两条布线的芯片内连接分部之间的距离是否满足最小线距要求、芯片内连接分部与第一芯片跟随分部之间的连接角度以及芯片内连接分部与芯片间连接分部之间的连接角度是否满足拐角要求。
S67、若是，则保留芯片间连接分部、第一芯片跟随分部以及芯片内连接分部的划分信息以及连接分部的线宽信息、芯片内连接分部的延伸方向信息、芯片内连接分部与第一芯片跟随分部之间的连接角度信息以及芯片内连接分部与芯片间连接分部之间的连接角度信息。
S68、当第一芯片内连接分部的线宽无法满足最小线宽要求时，减小第二芯片内连接分部的线宽以增加第一芯片内连接分部的线宽保证第一芯片内连接分部的线宽满足最小线宽要求；和/或，
当第一芯片内连接分部与第二芯片内连接分部之间的距离无法满足最小线距要求时，减小第二芯片内连接分部的线宽以在增加第一芯片内连接分部和第二芯片内连接分部之间的距离保证第一芯片内连接分部与第二芯片内连接分部之间的距离满足最小线距要求。
其中，结合图7、图8和图9所示，线宽影响芯片内连接分部3的面积和芯片内连接分部3之间的间距。在芯片封装过程中会存在多条布线，其中第一布线501和第二布线502为相邻两条布线，第一布线501的芯片内连接分部3调整过程中会影响第二布线502的线宽，第二布线502的连接分部调整过程中会影响第一布线501的线宽，故在对布线进行优化时，需满足所有布线的线宽，即利用芯片内连接分部3的面积，调整布线线宽，使所有布线达到相应线宽要求。
当第二芯片内连接分部3的面积大于第一连接分部的面积时，可通过减小第二芯片内连接分部3的面积，减小了第二芯片内连接分部3面积之后也增加第一芯片内连接分部3与第二芯片内连接分部3之间的间距，使得第一芯片内连接分部3有足够的空间来满足最小线路的要求；和/或，当第一芯片内连接分部3与第二芯片内连接分部3之间的距离不满足最小线距要求时，由于，面积较大的第二芯片内连接分部3的调整范围更宽，则减小第二芯片内连接分部3的线宽，使得第二芯片内连接分部3与第一芯片内连接分部3之间的间距增大，以满足最小线距要求。
本发明实施例的技术方案，在对单个芯片内连接分部进行调整过程中，为保证线宽和线距要求，利用相邻两个连接分部之间的面积关系，调整连接分部的面积，增大连接分部之间的间距，在保证达到每条线路总面积的要求时，使得线路均满足相应线宽和线距的要求，保证芯片封装的电性。
可选的，在上述实施例的基础上，图10是根据本发明实施例提供的第七种多芯片封装的布线方法的流程图，图10所示的布线方法详细说明了如何根据理论布线方案划分外部连接分部、第一芯片跟随分部以及连接分部，结合图2和图10所示，该多芯片封装的布线方法包括：
S71、获取多个芯片连接时的多芯片理论布线方案。
S72、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S73、根据单芯片理论布线方案确定布线的延伸方向以及相邻两条布线之间的间距。
其中，布线的延伸方向可为线路的走线路径，根据理论布线方案中的延伸方向和相邻两条布线之间的间距，可将芯片线路由内向外进行分割，并以达到要求的最小线宽、最小线距等极限偏移值为准。
S74、根据布线的延伸方向以及相邻两条布线之间的间距划分相邻两条布线中延伸方向相同且间距较大的区域作为芯片内连接分部，选择与芯片内连接分部连接且用于与其他芯片连接的区域作为芯片间连接分部，选择与芯片内连接分部连接且用于与芯片的电极连接的区域作为第一芯片跟随分部。
其中，将相邻两条布线中延伸方向相同且间距较大的区域作为芯片内连接分部3，可使得相互平行的线路的芯片内连接分部3可同时进行调整且保持相对位置关系不变，避免线路之间相交，影响线路的正常运行，保证走线方向的一致性。
S75、根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
可选的，在上述实施例的基础上，图11是根据本发明实施例提供的第八种多芯片封装的布线方法的流程图，图11所示的布线方法详细说明了如何确定理论布线方案，结合图2和图11所示，该多芯片封装的布线方法包括：
S81、获取多个芯片的预设位置以及每一芯片中电极的排布方式。
其中，芯片的预设位置可为芯片在贴装在基板之前预设的芯片贴装位置，在多芯片封装过程中，每个芯片均有相应的预设位置，根据预设位置获取每个芯片中电极的排布方式。
S82、根据多个芯片的预设位置以及每一芯片中电极的排布方式确定理论布线方案。
其中，根据多芯片的预设位置和每一芯片中电极的排布方式可以确定芯片中电极与引脚之间的相对位置关系，根据多芯片封装的线路连接规范和客户的电性要求，将芯片中的电极与引脚进行预设连接，芯片的预设位置、芯片中电极的排布方式和预设连接路径共同组成多芯片的理论布线方案。
S83、根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案。
S84、根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
S85、根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
本发明的技术方案，通过将多芯片理论布线方案划分为多个单芯片理论布线方案，并根据单芯片理论布线方案将芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部和芯片内连接分部，在芯片贴装过程中，根据芯片移动姿态调整第一芯片跟随分部和芯片内连接分部的位姿，使得第一实际布线方案达到相应布线规范和客户的电性要求，保证了多芯片封装后的良率，降低了对贴片机精度要求和芯片封装过程中的成本。
上述实施例以多个芯片之间相互连接时，芯片之间的多芯片理论布线的布线方法进行了说明，可以理解的是，除了芯片之间的连接布线之外，芯片还需要与外部引脚进行布线连接。接下来对芯片与外部引脚之间的布线方法进行说明。
可选的，在上述实施例的基础上，图12是根据本发明实施例提供的第九种多芯片封装的布线方法的流程图，图13是根据本发明实施例提供的芯片与外部引脚连接的布线划分的结构示意图，结合图12和图13所示，布线方法还包括：
S90、获取芯片与外部引脚连接时的外部连接理论布线方案。
其中，芯片的封装是将芯片中的电极连接到外界电路中的引脚的工艺过程。理论布线方案可为在芯片与外部引脚连接前，根据芯片中电极的分布位置、芯片的预贴附位置以及外部引脚的分布位置确定的芯片与外部引脚的理论连接路径，连接路径包括线路长度、线路尺寸、线路面积和线路的走线路径等参数，这里的布线也可以被称为重布线或者再布线。理论布线方案需满足芯片与外部引脚连接的基本电气连接规范和客户布线要求。
S91、根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接。
其中，如图12所示，外部连接分部4、第二芯片跟随分部5以及连接分部6分别用不同粗细的线条表示，外部连接分部4、第二芯片跟随分部5以及连接分部6共同实现芯片与外部引脚的连接，将理论布线方案中的布线划分为三部分，分别为外部连接分部4、第二芯片跟随分部5以及连接分部6。在划分的过程中，可根据布线调整需求对外部连接分部4、第二芯片跟随分部5以及连接分部6的截取位置进行改变，本发明实施例对此不做限定。
示例性的，外部连接分部4、第二芯片跟随分部5和连接分部6的划分可按照芯片由内到外进行分割，结合线路的延伸方向和线路与线路之间的关联性，同时要考虑客户要求的极限偏移值。对于同侧的相邻线路可截取平行线作为连接分部6，在客户明确要求极限偏移值的尺寸时，需调整外部连接分部4、第二芯片跟随分部5和连接分部6的线段长度大于极限偏移值的尺寸。截取平行线作为连接分部6可使得连接分部6同时移动不会产生相交，连接分部6的走线方向能保持一致，便于后续调整第二芯片跟随分部5以及连接分部6得到第二实际布线方案。
外部连接分部4与外部引脚固定连接，外部连接分部4在封装之后不可进行移动；第二芯片跟随分部5与芯片中的电极固定连接，第二芯片跟随分部5在芯片封装之后可跟随芯片的移动而移动，在芯片贴装的过程中，温度的变化会使得芯片实际贴装的位置发生偏移和旋转，与此同时第二芯片跟随分部5会随着芯片位置的变化而变化，但由于第二芯片跟随分部5与芯片之间固定连接，所以芯片的电极与第二芯片跟随分部5的相对位置并不会发生改变；连接分部6分别与外部连接分部4和第二芯片跟随分部5连接，在封装之后连接分部6可在保持连接关系不变的情况下自由移动以调整布线方案。
S92、根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
其中，芯片的移动姿态可为芯片贴装过程中，芯片实际贴装位置由于温度的变化发生偏移和旋转，此时芯片的布线会与理论布线方案发生偏差。在芯片位姿发生变化时，与芯片的电极连接的第二芯片跟随分部5位姿也发生变化，进一步地，通过调整连接分部6的位姿使得封装后的布线方案满足芯片与外部引脚连接的基本规范和芯片封装的特殊要求，进而形成第二实际布线方案。
本发明实施例中，通过将理论布线方案中的布线划分为外部连接分部、第二芯片跟随分部以及连接分部，在对芯片进行封装后，根据芯片封装后的位姿变化调节第二芯片跟随分部与连接分部的位姿，使得布线方案达到相应布线规范和客户的相应电性要求。同时，对芯片封装后的部分布线进行调整保证了芯片的封装良率，降低了对贴片机精度要求和芯片封装过程中的成本。
可选的，在上述实施例的基础上，图14是根据本发明实施例提供的第十种多芯片封装的布线方法的流程图，图14所示的布线方法详细说明了如何根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，结合图13和图14所示，该布线方法包括：
S110、获取芯片与外部引脚连接时的外部连接理论布线方案。
S111、根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接。
S112、维持第二芯片跟随分部的形状不变，根据芯片的移动姿态调节第二芯片跟随分部的位置。
其中，第二芯片跟随分部5的形状不变是指第二芯片跟随分部5上的布线段与芯片的电极连接形状不变，例如，第二芯片跟随分部5的形状为V字形，在芯片位姿发生变化后，第二芯片跟随分部5的V字形不发生改变，第二芯片跟随分部5与芯片的连接角度和第二芯片跟随分部5与连接分部的角度不发生改变；同时，第二芯片跟随分部5根据芯片移动姿态调节相应位置，例如，芯片以电极为中心，顺时针旋转5°，则第二芯片跟随分部5在保持本身形状不变的情况下同样以芯片的电极为中心，顺时针旋转5°，实现第二芯片跟随分部5根据芯片的位姿调整相应位置。
S113、维持外部连接分部的形状和位置不变，调节连接分部的线宽、连接分部的延伸方向、连接分部与第二芯片跟随分部之间的连接角度以及连接分部与外部连接分部之间的连接角度中的至少一者，以保证连接分部分别与第二芯片跟随分部和外部连接分部连接。
其中，维持外部连接分部4的形状和位置，即维持外部连接分部4与引脚的固定连接，同时仅调整连接分部6的线宽、延伸方向、与第二芯片跟随分部5之间的连接角度和与外部连接分部4之间的连接角度保证芯片与引脚之间的连接。其中，由于对每个芯片中线路的电信号要求不同，故需对芯片的线路的线宽和延伸方向有特殊要求。本发明实施例的技术方案，通过保持第二芯片跟随分部5的形状不变，使得第二芯片跟随分部5根据芯片位姿的变化而变化，同时调整连接分部6，在保证连接分部6与第二芯片跟随分部5和外部连接关系的同时，使得连接分部6具有负荷相应要求的线宽、延伸方向和连接角度，保证每条线路的布线要求和电性要求。
可选的，在上述实施例的基础上，图15是根据本发明实施例提供的第十一种多芯片封装的布线方法的流程图，图15所示的布线方法详细说明了如何验证调整后的布线方法是否符合布线要求，结合图13和图15所示，该布线方法包括：
S120、获取芯片与外部引脚连接时的外部连接理论布线方案。
S121、根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接。
S122、根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
S123、判断连接分部的线宽是否满足最小线宽要求、相邻两条连接分部之间的距离是否满足最小线距要求、连接分部与第二芯片跟随分部之间的连接角度以及连接分部与外部连接分部之间的连接角度是否满足拐角要求。
其中，线路的线宽可影响芯片的电阻率和阻抗；相邻两条连接分部6之间的距离可影响线路的面积进而影响线路的电性；连接分部6与第二芯片跟随分部5之间的连接角度以及连接分部6与外部连接分部4之间的连接角度不平缓可能会导致电荷累积进而导致尖端放电等问题。在芯片与引脚连接要求中，可对线路的最小线宽和最小线距进行量化，在连接分部6移动过程中保证连接分部6的线宽满足最小线宽要求、相邻两条连接分部6之间的距离满足最小线距要求。同时，为避免电荷累积影响线路电性，将连接分部6与第二芯片跟随分部5之间的连接角度以及连接分部6与外部连接分部4之间的连接角度满足拐角要求，即由拐角倒圆角或增加折角，避免电荷在拐角处累积。
S124、若是，则保留外部连接分部、第二芯片跟随分部以及连接分部的划分信息以及连接分部的线宽信息、连接分部的延伸方向信息、连接分部与第二芯片跟随分部之间的连接角度信息以及连接分部与外部连接分部之间的连接角度信息。
其中，当连接分部6的线宽满足最小线宽要求、相邻两条连接分部6之间的距离满足最小线距要求、连接分部6与第二芯片跟随分部5之间的连接角度以及连接分部6与外部连接分部4之间的连接角度满足拐角要求时，判定此时线路连接方式符合布线要求和芯片与引脚之间连接的特殊要求，将此时的线路连接方式定为第二实际布线方案。
本发明实施例中，通过判定线路的线宽、线距和连接分部的连接角度，保证芯片与引脚连接的基本要求，进而保证线路的电性要求，降低芯片的报废率，保证芯片封装的良率。
可选的，在上述实施例的基础上，图16是根据本发明实施例提供的第十二种多芯片封装的布线方法的流程图，图16所示的布线方法详细说明了当调整后的布线方法不符合布线要求时如何对布线方案进行调整，结合图13和图16所示，该布线方法包括：
S130、获取芯片与外部引脚连接时的外部连接理论布线方案。
S131、根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接。
S132、根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
S133、判断连接分部的线宽是否满足最小线宽要求、相邻两条连接分部之间的距离是否满足最小线距要求、连接分部与第二芯片跟随分部之间的连接角度以及连接分部与外部连接分部之间的连接角度是否满足拐角要求。
S134、若是，则保留外部连接分部、第二芯片跟随分部以及连接分部的划分信息以及连接分部的线宽信息、连接分部的延伸方向信息、连接分部与第二芯片跟随分部之间的连接角度信息以及连接分部与外部连接分部之间的连接角度信息。
S135、若否，则根据外部连接理论布线方案调整布线的划分方式。
其中，当连接分部6的线宽不满足最小线宽要求、相邻两条连接分部6之间的最小线距要求、连接分部6与第二芯片跟随分部5之间的连接角度以及连接分部6与外部连接分部4之间的连接拐角要求时，需根据理论布线方案调整外部连接分部4、第二芯片跟随分部5以及连接分部6的划分方式，使得连接分部6满足相应要求，提高了芯片与引脚连接的容错率，保证芯片封装后的电性要求。
可选的，在上述实施例的基础上，存在相邻两条布线包括第一布线和第二布线，第一布线包括第一连接分部，第二布线包括第二连接分部，第二连接分部的面积大于第一连接分部的面积；图17是根据本发明实施例提供的第十三种多芯片封装的布线方法的流程图，图17所示的布线方法详细说明了当调整后的布线方法不符合布线要求时如何对布线方案进行调整，结合图13和图17所示，布线方法包括：
S140、获取芯片与外部引脚连接时的外部连接理论布线方案。
S141、根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接。
S142、根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
S143、判断连接分部的线宽是否满足最小线宽要求、相邻两条连接分部之间的距离是否满足最小线距要求、连接分部与第二芯片跟随分部之间的连接角度以及连接分部与外部连接分部之间的连接角度是否满足拐角要求。
S144、若是，则保留外部连接分部、第二芯片跟随分部以及连接分部的划分信息以及连接分部的线宽信息、连接分部的延伸方向信息、连接分部与第二芯片跟随分部之间的连接角度信息以及连接分部与外部连接分部之间的连接角度信息。
S145、当第一连接分部的线宽小于最小线宽要求时，减小第二连接分部的线宽以增加第一连接分部的线宽保证第一连接分部的线宽满足最小线宽要求；和/或，
当第一连接分部与第二连接分部之间的距离小于最小线距要求时，减小第二连接分部的线宽以在增加第一连接分部和第二连接分部之间的距离保证第一连接分部与第二连接分部之间的距离满足最小线距要求。
其中，图18是根据本发明实施例提供的第三种多芯片封装的布线结构示意图，图19是根据本发明实施例提供的第四种多芯片封装的布线结构示意图，结合图17、图18和图19所示，线宽影响连接分部6的面积和连接分部6之间的间距。在芯片封装过程中会存在多条布线，其中第三布线503和第四布线504为相邻两条布线，第三布线503的连接分部6调整过程中会影响第四布线504的线宽，第四布线504的连接分部6调整过程中会影响第三布线503的线宽，故在对布线进行优化时，需满足所有布线的线宽，即利用连接分部6的面积，调整布线线宽，使所有布线达到相应线宽要求。
当第二连接分部的面积大于所述第一连接分部的面积时，可通过减小第二连接分部的面积，减小了第二连接分部面积之后也增加第一连接分部与第二连接分部之间的间距，使得第一连接分部有足够的空间来满足最小线路的要求；和/或，当第一连接分部与第二连接分部之间的距离不满足最小线距要求时，由于，面积较大的第二连接分部的调整范围更宽，则减小第二连接分部的线宽，使得第二连接分部与第一连接分部之间的间距增大，以满足最小线距要求。
本发明实施例的技术方案，在对单个连接分部进行调整过程中，为保证线宽和线距要求，利用相邻两个连接分部之间的面积关系，调整连接分部的面积，增大连接分部之间的间距，在保证达到每条线路总面积的要求时，使得线路均满足相应线宽和线距的要求，保证芯片封装的电性。
可选的，在上述实施例的基础上，图20是根据本发明实施例提供的第十四种多芯片封装的布线方法的流程图，图20所示的布线方法详细说明了如何根据外部连接理论布线方案划分外部连接分部、第二芯片跟随分部以及连接分部，结合图13和图20所示，布线方法包括：
S150、获取芯片与外部引脚连接时的外部连接理论布线方案。
S151、根据外部连接理论布线方案确定布线的延伸方向以及相邻两条布线之间的间距。
其中，布线的延伸方向可为线路的走线路径，根据外部连接理论布线方案中的延伸方向和相邻两条布线之间的间距，可将芯片线路由内向外进行分割，并以达到要求的最小线宽、最小线距等极限偏移值为准。
S152、根据布线的延伸方向以及相邻两条布线之间的间距划分相邻两条布线中延伸方向相同且间距较大的区域作为连接分部，划分与连接分部连接且与外部引脚连接的区域作为外部连接分部，划分与连接分部连接且与芯片的电极连接的区域作为第二芯片跟随分部。
其中，将相邻两条布线中延伸方向相同且间距较大的区域作为连接分部6，可使得相互平行的线路的连接分部6可同时进行调整且保持相对位置关系不变，避免线路之间相交，影响线路的正常运行，保证走线方向的一致性。
S153、根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
可选的，在上述实施例的基础上，图21是根据本发明实施例提供的第十五种多芯片封装的布线方法的流程图，图21所示的布线方法详细说明了如何确定外部连接理论布线方案，结合图13和图21所示，该布线方法包括：
S160、获取芯片的预设位置、芯片中电极的排布方式以及外部引脚的设置位置。
其中，芯片的预设位置可为在封装之前芯片与引脚进行连接时的相对位置。确定芯片的预设位置、芯片中电极的排布方式以及外部引脚的设置位置便于将芯片的电极与外部引脚进行连接。
S161、根据芯片的预设位置、芯片中电极的排布方式以及外部引脚的设置位置确定外部连接理论布线方案。
其中，在确定外部连接理论布线方案时也要考虑线路的最小线宽、最小线距等极限偏移值。便于后续根据外部连接理论布线方案调整线路得到第二实际布线方案。
S162、根据外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；外部连接分部与外部引脚连接，第二芯片跟随分部与芯片中的电极连接，连接分部分别与外部连接分部和第二芯片跟随分部连接。
S163、根据芯片的移动姿态调节第二芯片跟随分部以及连接分部的位姿，得到第二实际布线方案。
本发明的技术方案，通过将外部连接理论布线方案中的布线划分为外部连接分部、第二芯片跟随分部以及连接分部，在对芯片进行封装后，根据芯片封装后的位姿变化调节第二芯片跟随分部与连接分部的位姿，使得布线方案达到相应布线规范和客户的相应电性要求。同时，对芯片封装后的部分布线进行调整保证了芯片的封装良率，降低了对贴片机精度要求和芯片封装过程中的成本。
基于同样的发明构思，本发明实施例还提供了一种多芯片封装的布线装置，图22是根据本发明实施例提供的一种多芯片封装的布线装置的结构示意图，如图22所示，其中包括：
多芯片理论布线获取模块100，用于获取多个芯片连接时的多芯片理论布线方案。
多芯片理论布线划分模块200，用于根据多芯片理论布线方案将多芯片理论布线方案划分为多个单芯片理论布线方案；根据单芯片理论布线方案将相邻两个芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；芯片间连接分部和与其相邻的芯片连接，第一芯片跟随分部与芯片中的电极连接，芯片内连接分部分别与芯片间连接分部和第一芯片跟随分部连接。
多芯片实际布线确定模块300，用于根据芯片的移动姿态调节第一芯片跟随分部以及芯片内连接分部的位姿，得到第一实际布线方案。
其中，由于该多芯片封装的布线装置用于执行多芯片封装的布线方法，因此该多芯片封装的布线装置也具有上述实施方式中多芯片封装的布线方法的有益效果，本发明实施例对此不再赘述。
基于同样的发明构思，本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现多芯片封装的布线方法。
其中，计算机设备中处理器的数量可以是一个或多个；计算机设备中的存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序可以通过总线或其他方式连接。
存储器作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的多芯片封装的布线方法。处理器通过运行存储在存储器中的计算机程序，从而执行计算机设备的各种功能应用以及数据处理，即多芯片封装的布线方法。
存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
基于同样的发明构思，本发明实施例还可提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现多芯片封装的布线方法。
当然，本发明实施例所提供的一种计算机可读存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的多芯片封装的布线方法中的相关操作。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种多芯片封装的布线方法，其特征在于，包括：
获取多个芯片连接时的多芯片理论布线方案；
根据所述多芯片理论布线方案将所述多芯片理论布线方案划分为多个单芯片理论布线方案；
根据所述单芯片理论布线方案将相邻两个所述芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；所述芯片间连接分部与其相邻的芯片连接，所述第一芯片跟随分部与所述芯片中的电极连接，所述芯片内连接分部分别与所述芯片间连接分部和所述第一芯片跟随分部连接；
根据所述芯片的移动姿态调节所述第一芯片跟随分部以及所述芯片内连接分部的位姿，得到第一实际布线方案。
2.根据权利要求1所述的布线方法，其特征在于，根据所述芯片的移动姿态调节所述第一芯片跟随分部以及所述芯片内连接分部的位姿，得到第一实际布线方案之后，还包括：
判断相邻两个所述芯片之间的布线是否满足预设干扰要求；
若否，根据所述多芯片理论布线方案调整所述单芯片理论布线方案。
3.根据权利要求1所述的布线方法，其特征在于，根据所述芯片的移动姿态调节所述第一芯片跟随分部以及所述芯片内连接分部的位姿，得到第一实际布线方案，包括：
维持所述第一芯片跟随分部的形状不变，根据所述芯片的移动姿态调节所述第一芯片跟随分部的位置；
维持所述芯片间连接分部的形状和位置不变，调节所述芯片内连接分部的线宽、所述芯片内连接分部的延伸方向、所述芯片内连接分部与所述第一芯片跟随分部之间的连接角度以及所述芯片内连接分部与所述芯片间连接分部之间的连接角度中的至少一者，以保证所述芯片内连接分部分别与所述第一芯片跟随分部和所述芯片间连接分部连接。
4.根据权利要求3所述的布线方法，其特征在于，根据所述芯片的移动姿态调节所述第一芯片跟随分部以及所述芯片内连接分部的位姿，得到实际布线方案之后，还包括：
判断所述芯片内连接分部的线宽是否满足最小线宽要求、相邻两条所述布线的芯片内连接分部之间的距离是否满足最小线距要求、所述芯片内连接分部与所述第一芯片跟随分部之间的连接角度以及所述芯片内连接分部与所述芯片间连接分部之间的连接角度是否满足拐角要求；
若是，则保留所述芯片间连接分部、第一芯片跟随分部以及芯片内连接分部的划分信息以及所述连接分部的线宽信息、所述芯片内连接分部的延伸方向信息、所述芯片内连接分部与所述第一芯片跟随分部之间的连接角度信息以及所述芯片内连接分部与所述芯片间连接分部之间的连接角度信息。
5.根据权利要求4所述的布线方法，其特征在于，判断所述芯片内连接分部的线宽是否满足最小线宽要求、相邻两条所述布线的芯片内连接分部之间的距离是否满足最小线距要求、所述芯片内连接分部与所述第一芯片跟随分部之间的连接角度以及所述芯片内连接分部与所述芯片间连接分部之间的连接角度是否满足拐角要求之后，还包括：
若否，则根据所述单芯片理论布线方案调整所述布线的划分方式。
6.根据权利要求4所述的布线方法，其特征在于，存在与同一所述芯片电连接的相邻两条所述布线包括第一布线和第二布线，所述第一布线包括第一芯片内连接分部，所述第二布线包括第二芯片内连接分部，所述第二芯片内连接分部的面积大于所述第一芯片内连接分部的面积；
判断所述芯片内连接分部的线宽是否满足最小线宽要求、相邻两条所述布线的芯片内连接分部之间的距离是否满足最小线距要求、所述芯片内连接分部与所述第一芯片跟随分部之间的连接角度以及所述芯片内连接分部与所述芯片间连接分部之间的连接角度是否满足拐角要求之后，还包括：
当所述第一芯片内连接分部的线宽无法满足最小线宽要求时，减小所述第二芯片内连接分部的线宽以增加所述第一芯片内连接分部的线宽保证所述第一芯片内连接分部的线宽满足最小线宽要求；和/或，
当所述第一芯片内连接分部与所述第二芯片内连接分部之间的距离无法满足最小线距要求时，减小所述第二芯片内连接分部的线宽以在增加所述第一芯片内连接分部和所述第二芯片内连接分部之间的距离保证所述第一芯片内连接分部与所述第二芯片内连接分部之间的距离满足最小线距要求。
7.根据权利要求1所述的布线方法，其特征在于，根据所述单芯片理论布线方案将布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部，包括：
根据所述单芯片理论布线方案确定布线的延伸方向以及相邻两条布线之间的间距；
根据所述布线的延伸方向以及相邻两条所述布线之间的间距划分相邻两条所述布线中延伸方向相同且间距较大的区域作为所述芯片内连接分部，选择与所述芯片内连接分部连接且用于与其他所述芯片连接的区域作为所述芯片间连接分部，选择与所述芯片内连接分部连接且用于与所述芯片的电极连接的区域作为所述第一芯片跟随分部。
8.根据权利要求1所述的布线方法，其特征在于，获取多个芯片连接时的多芯片理论布线方案包括：
获取多个所述芯片的预设位置以及每一所述芯片中电极的排布方式；
根据多个所述芯片的预设位置以及每一所述芯片中电极的排布方式确定理论布线方案。
9.根据权利要求1所述的布线方法，其特征在于，所述布线方法还包括：
获取芯片与外部引脚连接时的外部连接理论布线方案；
根据所述外部连接理论布线方案将布线划分为外部连接分部、第二芯片跟随分部以及连接分部；所述外部连接分部与所述外部引脚连接，所述第二芯片跟随分部与所述芯片中的电极连接，所述连接分部分别与所述外部连接分部和所述第二芯片跟随分部连接；
根据所述芯片的移动姿态调节所述第二芯片跟随分部以及所述连接分部的位姿，得到第二实际布线方案。
10.一种多芯片封装的布线装置，其特征在于，包括：
多芯片理论布线获取模块，用于获取多个芯片连接时的多芯片理论布线方案；
多芯片理论布线划分模块，用于根据所述多芯片理论布线方案将所述多芯片理论布线方案划分为多个单芯片理论布线方案；根据所述单芯片理论布线方案将相邻两个所述芯片之间的布线划分为芯片间连接分部、第一芯片跟随分部以及芯片内连接分部；所述芯片间连接分部与其相邻的芯片连接，所述第一芯片跟随分部与所述芯片中的电极连接，所述芯片内连接分部分别与所述芯片间连接分部和所述第一芯片跟随分部连接；
多芯片实际布线确定模块，用于根据所述芯片的移动姿态调节所述第一芯片跟随分部以及所述芯片内连接分部的位姿，得到第一实际布线方案。
CN202310779286.7A 2023-06-29 2023-06-29 一种多芯片封装的布线方法和装置 Active CN116525464B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310779286.7A CN116525464B (zh) 2023-06-29 2023-06-29 一种多芯片封装的布线方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310779286.7A CN116525464B (zh) 2023-06-29 2023-06-29 一种多芯片封装的布线方法和装置

Publications (2)

Publication Number Publication Date
CN116525464A true CN116525464A (zh) 2023-08-01
CN116525464B CN116525464B (zh) 2023-09-22

Family

ID=87390528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310779286.7A Active CN116525464B (zh) 2023-06-29 2023-06-29 一种多芯片封装的布线方法和装置

Country Status (1)

Country Link
CN (1) CN116525464B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249067A1 (en) * 2003-07-28 2007-10-25 Harry Hedler Method for Applying Rewiring to a Panel While Compensating for Position Errors of Semiconductor Chips in Component Positions of the Panel
CN102939565A (zh) * 2010-02-26 2013-02-20 密克罗尼克麦达塔公司 用于执行与管芯的图案对准的方法和装置
JP2018173498A (ja) * 2017-03-31 2018-11-08 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
CN116324624A (zh) * 2020-10-01 2023-06-23 株式会社斯库林集团 配线数据生成装置、描绘系统以及配线数据生成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249067A1 (en) * 2003-07-28 2007-10-25 Harry Hedler Method for Applying Rewiring to a Panel While Compensating for Position Errors of Semiconductor Chips in Component Positions of the Panel
CN102939565A (zh) * 2010-02-26 2013-02-20 密克罗尼克麦达塔公司 用于执行与管芯的图案对准的方法和装置
JP2018173498A (ja) * 2017-03-31 2018-11-08 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
CN116324624A (zh) * 2020-10-01 2023-06-23 株式会社斯库林集团 配线数据生成装置、描绘系统以及配线数据生成方法

Also Published As

Publication number Publication date
CN116525464B (zh) 2023-09-22

Similar Documents

Publication Publication Date Title
US11024600B2 (en) Unified semiconductor devices having programmable logic device and heterogeneous memories and methods for forming the same
CN102891142B (zh) 具有无方向的去耦合电容器的半导体器件及其制造方法
US10950512B2 (en) Semiconductor packages including a semiconductor chip and methods of forming the semiconductor packages
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
US11984157B2 (en) Programmable interposers for electrically connecting integrated circuits
US11600600B2 (en) Semiconductor package including stacked semiconductor chips
CN116525464B (zh) 一种多芯片封装的布线方法和装置
US20200411108A1 (en) Non-volatile memory device
US11302645B2 (en) Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
US8631268B2 (en) Slave device, system including master device and slave device, method for operating the same, and chip package
US20190237398A1 (en) Semiconductor packages
US11217283B2 (en) Multi-chip package with reduced calibration time and ZQ calibration method thereof
CN116502589B (zh) 一种多层布线封装的布线方法、装置、设备和存储介质
CN112447213A (zh) 具有减少的校准时间的多芯片封装件及其zq校准方法
US9786719B2 (en) Method for base contact layout, such as for memory
CN110517713A (zh) 具有封装基体基底的电子设备
CN114423157A (zh) Pcb板的制作方法、装置、电路板以及pcb板
KR20230015305A (ko) 클록 회로, 메모리 및 반도체 구조의 제조 방법
US11031335B2 (en) Semiconductor devices including redistribution layers
WO2024060339A1 (zh) 半导体结构及版图结构
US20240105618A1 (en) Semiconductor structure and layout structure
CN111508959A (zh) 具有等效串联电阻部件的半导体装置
CN116505904B (zh) 基于绕线的延迟单元
WO2024092537A1 (en) On-die termination configuration for integrated circuit
US10879160B2 (en) Semiconductor package with packaging substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant