CN116502589B - 一种多层布线封装的布线方法、装置、设备和存储介质 - Google Patents

Abstract

本发明公开了一种多层布线封装的布线方法、装置、设备和存储介质。其中，多层布线封装的布线方法包括：获取芯片封装时的多层理论布线方案，多层布线叠层设置；根据多层理论布线方案将多层布线划分为第一连接分部、第二连接分部以及第三连接分部；根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，得到实际布线方案。本发明的技术方案，通过将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，通过对多层布线的划分调整，考虑到了每层布线中芯片和线路位姿变化的情况，根据每层芯片和线路的位置对多层布线进行重构，达到了客户特殊电性要求的同时，提升了芯片封装的良率，同时降低了重布线层的设计难度。

Description

一种多层布线封装的布线方法、装置、设备和存储介质

技术领域

本发明涉及芯片封装技术领域，尤其涉及一种多层布线封装的布线方法、装置、设备和存储介质。

背景技术

在扇出型的面板级封装（Panel Level Package，PLP）中，需要将芯片重新贴装到基板上，然后再进行塑封，钻孔等工作。在芯片贴装和塑封的过程中，考虑温度变化等影响，芯片位置就会有偏移和旋转，进而使得多层布线封装时，第一层芯片和线路的布线发生变化带动其他层芯片和线路的布线发生变化，即影响后续的线路排布，进而影响芯片电性。

发明内容

本发明提供了一种多层布线封装的布线方法、装置、设备和存储介质，以解决芯片在贴装过程中位姿发生变化导致其他布线层位姿跟随变化，进而影响线路排布和芯片电性的问题。

根据本发明的一方面，提供了一种多层布线封装的布线方法，其中包括：

获取芯片封装时的多层理论布线方案，多层布线叠层设置；

根据多层理论布线方案将多层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与叠层设置的另一芯片中的电极连接，或者，第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接；

根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，得到实际布线方案。

可选的，获取芯片封装时的多层理论布线方案，包括：

获取单一芯片封装时的多层理论布线方案；

根据多层理论布线方按将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据多层理论布线方案将每一层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接；

根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，得到实际布线方案，包括：

根据芯片的移动姿态调节第一连接分部以及第三连接分部的位姿。

可选的，根据芯片的移动姿态调节第一连接分部以及第三连接分部的位姿，包括：

根据芯片的移动姿态调节第一层布线的第一连接分部以及第三连接分部的位姿；

根据第i层布线的设置方式调整第i+1层布线的第一连接分部以及第三连接分部的位姿，以避免第i+1层布线与第i层布线短路；其中，i为正整数。

可选的，获取芯片封装时的多层理论布线方案，包括：

获取多层芯片叠层封装时的多层理论布线方案；

根据多层理论布线方按将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据多层布线方案将相邻两层芯片之间的布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与第i层芯片中的电极连接，第二连接分部与第i+1层芯片中的电极连接，第三连接分部分别与第一连接分部和第二连接分部连接；其中，i为正整数；

根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，包括：

根据相邻两层芯片的移动姿态调节第一连接分部、第二连接分部以及第三连接分部的位姿。

可选的，根据相邻两层芯片的移动姿态调节第一连接分部、第二连接分部以及第三连接分部的位姿，包括：

根据第i层芯片的移动姿态调节第一连接分部的位置，根据第i+1层芯片的移动姿态调节第二连接分部的位置；

根据第一连接分部的位置和第二连接分部的位置调整第三连接分部的位姿，以使第三连接分部分别与第一连接分部和第二连接分部连接。

可选的，获取芯片封装时的多层理论布线方案，包括：

获取多层芯片叠层封装时的多层理论布线方案；

根据多层理论布线方按将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据多层理论布线方案将多层布线划分为多个单层布线；

将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接，第二连接分部与相邻且叠层设置的另一布线中的第二连接分部连接，第三连接分部分别与第一连接分部和第二连接分部连接；

根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，包括：

根据每一层芯片的移动姿态调节每一层布线中的第一连接分部以及第三连接分部的位姿。

可选的，根据每一层芯片的移动姿态调节每一层单层布线中的第一连接分部以及第三连接分部的位姿，包括：

维持第一连接分部的形状不变，根据每一层芯片的移动姿态调节第一连接分部的位置；

维持第二连接分部的形状和位置不变，调节第三连接分部的线宽、第三连接分部的延伸方向、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度中的至少一者，以保证第三连接分部分别与第一连接分部和第二连接分部连接。

可选的，根据每一层芯片的移动姿态调节每一层单层布线中的第一连接分部以及第三连接分部的位姿，得到实际布线方案之后，还包括：

判断第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条布线的第三连接分部之间的距离是否满足最小线距要求、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度是否满足拐角要求；

若是，则保留第一连接分部、第二连接分部以及第三连接分部的划分信息以及第三连接分部的线宽信息、第三连接分部的延伸方向信息、第三连接分部与第一连接分部之间的连接角度信息以及第三连接分部与第二连接分部之间的连接角度信息。

可选的，判断第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条布线的第三连接分部之间的距离是否满足最小线距要求、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度是否满足拐角要求之后，还包括：

若否，则调整单层布线的划分方式。

可选的，存在与同一芯片电连接、同层且相邻设置的两条布线包括第一布线和第二布线，第一布线中第三连接分部的面积大于第二布线中第三连接分部的面积；

判断第三连接分部的线宽是否满足最小线宽要求、相邻两条布线的第三连接分部之间的距离是否满足最小线距要求、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度是否满足拐角要求之后，还包括：

当第一布线中的第三连接分部的线宽无法满足最小线宽要求时，减小第二布线中第三连接分部的线宽以增加第一布线中第三连接分部的线宽保证第一布线中第三连接分部的线宽满足最小线宽要求；和/或，

当第一布线中第三连接分部与第二布线中第三连接分部之间的距离无法满足最小线距要求时，减小第二布线中第三连接分部的线宽以在增加第一布线中第三连接分部和第二布线中第三连接分部之间的距离保证第一布线中第三连接分部与第二布线中第三连接分部之间的距离满足最小线距要求。

可选的，将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据单层布线确定布线的延伸方向以及相邻两条布线之间的间距；

根据布线的延伸方向以及相邻两条布线之间的间距划分相邻两条布线中延伸方向相同且间距较大的区域作为第三连接分部，选择与第三连接分部连接且用于与芯片的电极连接的区域作为第一连接分部，选择与第三连接分部连接且与相邻且叠层设置的另一布线中的第二连接分部连接的区域作为第二连接分部。

根据本发明的另一方面，提供了一种多层布线封装的布线装置，其中包括：

多层布线获取模块，用于获取芯片封装时的多层理论布线方案，多层布线叠层设置；

多层布线划分模块，用于根据多层理论布线方案将多层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与叠层设置的另一芯片中的电极连接，或者，第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接；

多层布线调节模块，用于根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，得到实际布线方案。

根据本发明的另一方面，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现多层布线封装的布线方法。

根据本发明的另一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现多层布线封装的布线方法。

本发明的技术方案，通过将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，在芯片贴装过程中，根据芯片的移动姿态至少调节第一连接分部与第三连接分部，通过对多层布线的划分调整，考虑到了每层布线中芯片和线路位姿变化的情况，根据每层芯片和线路的位置对多层布线进行重构，达到了客户特殊电性要求的同时，提升了芯片封装的良率，同时降低了重布线层的设计难度。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例提供的第一种多层布线封装的布线方法的流程图；

图2是根据本发明实施例提供的第二种多层布线封装的布线方法的流程图；

图3是根据本发明实施例提供的一种多层布线封装的布线划分的示意图；

图4是根据本发明实施例提供的第三种多层布线封装的布线方法的流程图；

图5是根据本发明实施例提供的第四种多层布线封装的布线方法的流程图；

图6是根据本发明实施例提供的第五种多层布线封装的布线方法的流程图；

图7是根据本发明实施例提供的第六种多层布线封装的布线方法的流程图；

图8是根据本发明实施例提供的另一种多层布线封装的布线划分的示意图；

图9是根据本发明实施例提供的第七种多层布线封装的布线方法的流程图；

图10是根据本发明实施例提供的第八种多层布线封装的布线方法的流程图；

图11是根据本发明实施例提供的第九种多层布线封装的布线方法的流程图；

图12是根据本发明实施例提供的第十种多层布线封装的布线方法的流程图；

图13是根据本发明实施例提供的一种单层芯片封装的布线结构示意图；

图14是根据本发明实施例提供的另一种单层芯片封装的布线结构示意图；

图15是根据本发明实施例提供的第十一种多层布线封装的布线方法的流程图；

图16是根据本发明实施例提供的一种多层布线封装的布线装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

图1是根据本发明实施例提供的第一种多层布线封装的布线方法的流程图，本实施例可适用于芯片封装的情况，如图1所示，该方法包括：

S11、获取芯片封装时的多层理论布线方案，多层布线叠层设置。

其中，在芯片封装过程中，当芯片中电极的分布密度较大，一层布线不满足芯片电极的连接需求时，可根据芯片的位置设置多层布线层，多层布线层层叠设置，使得布线后芯片与引脚的连接满足芯片封装布线规范和客户的特殊电性要求，此种方式即为单一芯片的多层封装布线。另外，基于客户的特殊电性要求，还可采用多层芯片堆叠封装的形式，每层均分布相应芯片，根据每层芯片与引脚的位置进行布线，此种方式为多层芯片的多层封装布线。本发明实施例提供的多层布线封装的布线方法可以适用于上述两种不同的多层封装布线方案。在本发明实施例中，首先获取芯片封装时的多层理论布线方案，即获取芯片每层的线路连接路径、线路长度、线路尺寸、线路面积等参数。需要说明的是，在多层布线层叠设置时，需考虑每层实际偏移值，根据实际偏移值对相应布线进行调整。

S12、根据多层理论布线方案将多层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与叠层设置的另一芯片中的电极连接，或者，第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接。

其中，在对布线进行调整过程中，将布线划分为第一连接分部、第二连接分部和第三连接分部，第一连接分部、第二连接分部和第三连接分部共同实现芯片的电极与引脚的连接，或者，第一连接分部、第二连接分部和第三连接分部共同实现芯片与芯片之间的连接。其中，第二连接分部可与另一芯片中的电极连接，或者也可以与外部引脚连接，即实现了单一芯片多层布线的划分，或者也可实现多芯片多层布线的划分。

S13、根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，得到实际布线方案。

其中，根据芯片移动姿态调节第一连接分部是由于芯片贴装在基板过程中，由于贴装时温度的影响会使得芯片的位姿产生变化，即芯片电极的位置发生变化，本发明实施例中根据芯片的移动姿态至少调节第一连接分部，使得第一连接分部始终与芯片的电极保持连接，另外调节第三连接分部的位姿使得第三连接分部始终与第一连接分部与第二连接分部保持连接，同时保证了芯片封装布线规范和客户的特殊电性要求。

本发明实施例中，通过将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，在芯片贴装过程中，根据芯片的移动姿态至少调节第一连接分部与第三连接分部，通过对多层布线的划分调整，考虑到了每层布线中芯片和线路位姿变化的情况，根据每层芯片和线路的位置对多层布线进行重构，达到了芯片封装布线规范和客户特殊电性要求的同时，提升了芯片封装的良率，同时降低了重布线层的设计难度。

如上所述，本发明实施例中所述的多层布线封装包括芯片多层布线封装以及多芯片多层布线封装，下面分别对该两种情况进行说明。

首先说明单芯片多层布线封装的方案。

可选的，在上述实施例的基础上，图2是根据本发明实施例提供的第二种多层布线封装的布线方法的流程图，图3是根据本发明实施例提供的第一种多层布线封装的布线划分的示意图，图2所示的布线方法详细说明了如何划分单一芯片封装时的多层理论布线方案，结合图2和图3所示，该多层布线封装的布线方法包括：

S21、获取单一芯片封装时的多层理论布线方案，多层布线叠层设置。

其中，在单一芯片封装过程中，由于芯片中电极的分布密度较大或者基板空间限制，布线的走线路径受限，使得单一芯片需进行多层布线。在单一芯片贴装在基板上时，由于温度的影响会使得芯片位姿发生变化，原始布线方案可能无法保证位姿发生变化后的芯片与外部引脚之间的良好连接关系。本发明实施例中首先获取单一芯片封装时的多层理论布线方案，即获取单一芯片在基板上的位置和每层线路的走线路径、线路长度、线路面积、线宽和线距等参数，便于后续根据芯片的位姿进行调整。

S22、根据多层理论布线方案将每一层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接。

其中，如图3所示，将每一层布线划分为第一连接分部1、第二连接分部2和第三连接分部3，其中第一连接分部1可以理解为芯片跟随分部，也就是其位置可以随着芯片的位置变化发生变化；第二连接分部2可以理解为外部连接分部，且用于与外部引脚电连接；第三连接分部3作为第一连接分部1和第二连接分部2中间的连接部。由于布线层的位姿是相互影响的，故对每层布线单独进行划分，可减弱布线层之间的相互干扰性，便于后续对布线层每层进行单独调整。

S23、根据芯片的移动姿态调节第一连接分部以及第三连接分部的位姿。

其中，根据芯片的移动姿态调节每一层布线上的第一连接分部以及第三连接分部的位姿，实现每层布线层的重构，保证布线的调整方式与芯片的偏移方式匹配。

需要说明的是，图3以单芯片两层布线的方案为例进行说明，本发明实施例对布线层的具体层数不作限定。

还需要说明的是，不同布线层中的布线交叠设置，图3仅是为了清晰示出不同布线层中的布线以非交叠的方式示出了两层布线层，在实际设计方案中，两层布线层交叠设置。

本发明实施例的技术方案，通过获取单一芯片封装时的多层理论布线方案，并对单一芯片封装时的每层布线方案进行划分，通过对每层布线单独进行调节，减少了单一芯片封装时布线层之间的干扰性，达到了芯片封装布线规范和客户特殊电性要求的同时，提升了芯片封装的良率。

可选的，在上述实施例的基础上，图4是根据本发明实施例提供的第三种多层布线封装的布线方法的流程图，图4所示的布线方法详细说明了如何调整单一芯片封装时多层理论布线方案划分后的布线，结合图3和图4所示，该多层布线封装的布线方法包括：

S31、获取单一芯片封装时的多层理论布线方案，多层布线叠层设置。

S32、根据多层理论布线方案将每一层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接。

S33、根据芯片的移动姿态调节第一层布线的第一连接分部以及第三连接分部的位姿。

具体在，在对多层布线中的每一层布线进行调整的时候，首先根据芯片的移动姿态调节第一层布线的第一连接分部以及第三连接分部3的位姿，第一层布线的调节方式作为后续其他膜层布线调节的参考基础。

S34、根据第i层布线的设置方式调整第i+1层布线的第一连接分部以及第三连接分部的位姿，以避免第i+1层布线与第i层布线短路；其中，i为正整数。

其中，由于多层布线均与同一芯片电连接，故在调整第i+1层布线层第一连接分部1和第三连接分部3的位姿时，需考虑芯片的偏移方式以及第i层线布线层的调节方式，防止相邻布线层之间短路。例如，在对第二层布线层的第一连接分部1和第三连接分部3进行调节时，需根据芯片的偏移方式以及第一层布线层的调节方式确定第二层布线层的调节方式，避免第二层布线层与第一层布线层发生短路。本发明实施例中，通过考虑相邻布线层之间的布线设置方式，使得布线调节更加准确，提升芯片封装后的良率。

以上对单芯片多层布线的具体调节方式进行了说明，接下来对多层芯片多层布线的调节方式进行说明。

可选的，在上述实施例的基础上，图5是根据本发明实施例提供的第四种多层布线封装的布线方法的流程图，图5所示的布线方法详细说明了如何划分多层芯片叠层封装时的多层理论布线方案，如图5所示，该多层布线封装的布线方法包括：

S41、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

其中，多层芯片叠层封装可以理解为多层芯片叠层设置，且相邻两层芯片之间通过布线实现电连接。在多层芯片叠层封装时，需考虑相邻布线层之间芯片偏移的关系。本发明实施例中，首先获取多层芯片叠层封装时的多层理论布线方案，即获取每层芯片的位置和每层布线层线路的走线路径、线路面积、线路长度、线宽和线距等参数，便于后续根据每层芯片的位姿进行布线调整。

S42、根据多层布线方案将相邻两层芯片之间的布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与第i层芯片中的电极连接，第二连接分部与第i+1层芯片中的电极连接，第三连接分部分别与第一连接分部和第二连接分部连接；其中，i为正整数。

其中，将相邻两层芯片之间布线进行划分是由于多层芯片堆叠封装过程中需要考虑芯片与芯片之间的偏移关系，将两层相邻芯片之间的布线划分为第一连接分部、第二连接分部和第三连接分部，第一连接分部和第二连接分部分别与相邻芯片中的电极连接，第三连接分部连接第一连接分部和第二连接分部，即连接两层芯片中的电极。也就是说，相邻两层芯片之间的连接布线划分为三部分，即与下层芯片中的电极连接的第一连接分部、与上层芯片中的电极连接的第二连接分部以及连接该两部分的第三连接分部。

S43、根据相邻两层芯片的移动姿态调节第一连接分部、第二连接分部以及第三连接分部的位姿。

其中，由于相邻的两层芯片在贴附的过程中均会由于温度或者贴附工艺的问题发生偏移，因此需要对应调整与该两层芯片连接的第一连接分部和第二连接分部的位姿，并且进一步调整第三连接分部的位姿，以保证第三连接分部分别与第一连接分部和第二连接部分连接。

本发明实施例中，通过获取多层芯片叠层封装时的多层理论布线方案，并对任意相邻两层布线层的布线方案进行划分，保证相邻层芯片之间偏移量符合布线规范，同时达到了芯片封装布线规范和客户特殊电性的要求，提升了芯片封装的良率。

可选的，在上述实施例的基础上，图6是根据本发明实施例提供的第五种多层布线封装的布线方法的流程图，图6所示的布线方法详细说明了如何调整多层芯片叠层封装时多层理论布线方案划分后的布线，如图6所示，该多层布线封装的布线方法包括：

S51、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

S52、根据多层布线方案将相邻两层芯片之间的布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与第i层芯片中的电极连接，第二连接分部与第i+1层芯片中的电极连接，第三连接分部分别与第一连接分部和第二连接分部连接；其中，i为正整数。

S53、根据第i层芯片的移动姿态调节第一连接分部的位置，根据第i+1层芯片的移动姿态调节第二连接分部的位置。

其中，由于第一连接分部和第二连接分部均与芯片的电极连接，故在芯片位姿发生变化时，第一连接分部和第二连接分部为了保证与芯片电极的连接需跟随芯片位姿的变化而变化，保证芯片与第一连接分部的位置关系，保证芯片与第二连接分部的位置关系。

S54、根据第一连接分部的位置和第二连接分部的位置调整第三连接分部的位姿，以使第三连接分部分别与第一连接分部和第二连接分部连接。

其中，在第一连接分部和第二连接分部根据芯片的移动姿态调节完毕后，再根据第一连接分部的位置和第二连接分部的位置调整第三连接分部的位置，保证相邻两层芯片之间的电性连接。保证相邻层芯片之间偏移量符合布线规范，同时达到了芯片封装布线规范和客户特殊电性的要求，提升了芯片封装的良率。

上述实施例以相邻两层芯片之间的连接布线划分为三部分为例说明了多层芯片多层封装布线时如何基于芯片的移动姿态调节布线层，接下来以相邻两层芯片之间的连接布线的另一种划分方式为例说明多层芯片多层封装布线时如何基于芯片的移动姿态调节布线层。

可选的，在上述实施例的基础上，图7是根据本发明实施例提供的第六种多层布线封装的布线方法的流程图，图8是根据本发明实施例提供的另一种多层布线封装的布线划分的示意图，图7所示的布线方法详细说明了另一种多层芯片叠层封装时的多层理论布线方案的划分方法，结合图7和图8所示，该多层布线封装的布线方法包括：

S61、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

其中，多层芯片叠层封装可以理解为多层芯片叠层设置，且相邻两层芯片之间通过布线实现电连接。在多层芯片叠层封装时，需考虑相邻布线层之间芯片偏移的关系。本发明实施例中，首先获取多层芯片叠层封装时的多层理论布线方案，即获取每层芯片的位置和每层布线层线路的走线路径、线路面积、线路长度、线宽和线距等参数。便于后续根据每层芯片的位姿进行布线调整。

S62、根据多层理论布线方案将多层布线划分为多个单层布线。

其中，将多层布线划分为多个单层布线可为将多层布线按照布线层进行划分，便于后续对单层布线进行单独调整，降低了布线调整的难度，提升了芯片良率。

S63、将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接，第二连接分部与相邻且叠层设置的另一布线中的第二连接分部连接，第三连接分部分别与第一连接分部和第二连接分部连接。

其中，如图8所示，每单层连接布线划分为第一连接分部1、第二连接分部2和第三连接分部3，每单层的第一连接分部1均与芯片中的电极连接，相邻两层布线层中的第二连接分部2互联，实现不同层芯片之间的电性连接。本发明实施例中的布线划分方式，将每层布线层单独进行划分，增强了布线调整的抗干扰性。

S64、根据每一层芯片的移动姿态调节每一层布线中的第一连接分部以及第三连接分部的位姿。

其中，对每层布线层进行单独调节，每层芯片贴装过程中，芯片实际贴装位置由于温度的变化发生偏移和旋转，此时芯片的布线会与理论布线方案发生偏差。在芯片位姿发生变化时，与芯片的电极连接的第一连接分部1位姿也发生变化，进一步地，通过调整第三连接分部3的位姿使得每层布线方案满足芯片封装布线规范和客户特殊电性的要求，进而形成实际布线方案。

可选的，在上述实施例的基础上，图9是根据本发明实施例提供的第七种多层布线封装的布线方法的流程图，图9所示的布线方法详细说明了如何根据芯片的移动姿态调节芯片跟随分部以及连接分部的位姿，结合图8和图9所示，该多层布线封装的布线方法包括：

S71、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

S72、根据多层理论布线方案将多层布线划分为多个单层布线。

S73、将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接，第二连接分部与相邻且叠层设置的另一布线中的第二连接分部连接，第三连接分部分别与第一连接分部和第二连接分部连接。

S74、维持第一连接分部的形状不变，根据每一层芯片的移动姿态调节第一连接分部的位置。

其中，第一连接分部1的形状不变是指第一连接分部1上的布线段与芯片的电极连接形状不变，例如，第一连接分部1的形状为V字形，在芯片位姿发生变化后，第一连接分部1的V字形不发生改变，第一连接分部1与芯片的连接角度和第一连接分部1与连接分部的角度不发生改变；同时，第一连接分部1根据芯片移动姿态调节相应位置，例如，芯片以电极为中心，顺时针旋转5°，则第一连接分部1在保持本身形状不变的情况下同样以芯片的电极为中心，顺时针旋转5°，实现第一连接分部1根据芯片的位姿调整相应位置。

S75、维持第二连接分部的形状和位置不变，调节第三连接分部的线宽、第三连接分部的延伸方向、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度中的至少一者，以保证第三连接分部分别与第一连接分部和第二连接分部连接。

其中，维持第二连接分部2的形状和位置，即维持相邻两层布线层第二连接分部2的固定连接，同时仅调整每层第三连接分部3的线宽、延伸方向、与第一连接分部1之间的连接角度和与第二连接分部2之间的连接角度保证每层芯片之间的连接。其中，由于对每个芯片中线路的电信号要求不同，故需对芯片的线路的线宽和延伸方向有特殊要求。本发明实施例的技术方案，通过保持第一连接分部1的形状不变，使得第一连接分部1根据芯片位姿的变化而变化，同时调整第三连接分部3，在保证第三连接分部3与第一连接分部1和外部连接关系的同时，使得第三连接分部3具有符合相应要求的线宽、延伸方向和连接角度，保证每层线路的布线要求和电性要求。

可选的，在上述实施例的基础上，图10是根据本发明实施例提供的第八种多层布线封装的布线方法的流程图，图10所示的布线方法详细说明了如何验证调整后的布线方法是否符合布线要求，结合图8和图10所示，该多层布线封装的布线方法包括：

S81、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

S82、根据多层理论布线方案将多层布线划分为多个单层布线。

S83、将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接，第二连接分部与相邻且叠层设置的另一布线中的第二连接分部连接，第三连接分部分别与第一连接分部和第二连接分部连接。

S84、维持第一连接分部的形状不变，根据每一层芯片的移动姿态调节第一连接分部的位置。

S85、维持第二连接分部的形状和位置不变，调节第三连接分部的线宽、第三连接分部的延伸方向、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度中的至少一者，以保证第三连接分部分别与第一连接分部和第二连接分部连接。

S86、判断第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条布线的第三连接分部之间的距离是否满足最小线距要求、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度是否满足拐角要求。

其中，线路的线宽可影响芯片的电阻率和阻抗；同层布线层中相邻两条第三连接分部3之间的距离可影响线路的面积进而影响线路的电性；同层布线层中第三连接分部3与第一连接分部1之间的连接角度以及第三连接分部3与第二连接分部2之间的连接角度不平缓可能会导致电荷累积进而导致尖端放电等问题。在芯片与引脚连接要求中，可对线路的最小线宽和最小线距进行量化，在第三连接分部3移动过程中保证第三连接分部3的线宽满足最小线宽要求、相邻两条第三连接分部3之间的距离满足最小线距要求。同时，为避免电荷累积影响线路电性，将第三连接分部3与第一连接分部1之间的连接角度以及第三连接分部3与第二连接分部2之间的连接角度满足拐角要求，即由拐角倒圆角或增加折角，避免电荷在拐角处累积。

S87、若是，则保留第一连接分部、第二连接分部以及第三连接分部的划分信息以及第三连接分部的线宽信息、第三连接分部的延伸方向信息、第三连接分部与第一连接分部之间的连接角度信息以及第三连接分部与第二连接分部之间的连接角度信息。

其中，当第三连接分部3的线宽满足最小线宽要求、相邻两条第三连接分部3之间的距离满足最小线距要求、第三连接分部3与第一连接分部1之间的连接角度以及第三连接分部3与第二连接分部2之间的连接角度满足拐角要求时，判定此时线路连接方式符合布线要求和芯片与引脚之间连接的特殊要求，将此时的线路连接方式定为实际布线方案。

本发明实施例中，通过判定每层布线层线路的线宽、线距和连接分部的连接角度，保证芯片与引脚连接的基本要求，进而保证线路的电性要求，降低芯片的报废率，保证芯片封装的良率。

可选的，在上述实施例的基础上，图11是根据本发明实施例提供的第九种多层布线封装的布线方法的流程图，图11所示的布线方法详细说明了当调整后的布线方法不符合布线要求时如何对布线方案进行调整，结合图8和图11所示，该多层布线封装的布线方法包括：

S91、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

S92、根据多层理论布线方案将多层布线划分为多个单层布线。

S93、将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接，第二连接分部与相邻且叠层设置的另一布线中的第二连接分部连接，第三连接分部分别与第一连接分部和第二连接分部连接。

S94、维持第一连接分部的形状不变，根据每一层芯片的移动姿态调节第一连接分部的位置。

S95、维持第二连接分部的形状和位置不变，调节第三连接分部的线宽、第三连接分部的延伸方向、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度中的至少一者，以保证第三连接分部分别与第一连接分部和第二连接分部连接。

S96、判断第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条布线的第三连接分部之间的距离是否满足最小线距要求、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度是否满足拐角要求。

S97、若是，则保留第一连接分部、第二连接分部以及第三连接分部的划分信息以及第三连接分部的线宽信息、第三连接分部的延伸方向信息、第三连接分部与第一连接分部之间的连接角度信息以及第三连接分部与第二连接分部之间的连接角度信息。

S98、若否，则调整单层布线的划分方式。

其中，在每层布线层中，当第三连接分部3的线宽不满足最小线宽要求、相邻两条第三连接分部3之间的最小线距要求、第三连接分部3与第一连接分部1之间的连接角度以及第三连接分部3与第二连接分部2之间的连接拐角要求时，需根据理论布线方案调整第二连接分部2、第一连接分部1以及第三连接分部3的划分方式，使得第三连接分部3满足相应要求，提高了芯片与引脚连接的容错率，保证芯片封装后的电性要求。

可选的，在上述实施例的基础上，图12是根据本发明实施例提供的第十种多层布线封装的布线方法的流程图，图13是根据本发明实施例提供的一种单层芯片封装的布线结构示意图，图14是根据本发明实施例提供的另一种单层芯片封装的布线结构示意图，本发明实施例存在与同一芯片电连接、同层且相邻设置的两条布线包括第一布线501和第二布线502，第一布线501中第三连接分部3的面积大于第二布线502中第三连接分部3的面积。图12所示的布线方法详细说明了当调整后的布线方法不符合布线要求时如何对布线方案进行调整，结合图12、图13和图14所示，该多层布线封装的布线方法包括：

S101、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

S102、根据多层理论布线方案将多层布线划分为多个单层布线。

S103、将每一层单层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接，第二连接分部与相邻且叠层设置的另一布线中的第二连接分部连接，第三连接分部分别与第一连接分部和第二连接分部连接。

S104、维持第一连接分部的形状不变，根据每一层芯片的移动姿态调节第一连接分部的位置。

S105、维持第二连接分部的形状和位置不变，调节第三连接分部的线宽、第三连接分部的延伸方向、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度中的至少一者，以保证第三连接分部分别与第一连接分部和第二连接分部连接。

S106、判断第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条布线的第三连接分部之间的距离是否满足最小线距要求、第三连接分部与第一连接分部之间的连接角度以及第三连接分部与第二连接分部之间的连接角度是否满足拐角要求。

S107、若是，则保留第一连接分部、第二连接分部以及第三连接分部的划分信息以及第三连接分部的线宽信息、第三连接分部的延伸方向信息、第三连接分部与第一连接分部之间的连接角度信息以及第三连接分部与第二连接分部之间的连接角度信息

S108、当第一布线中的第三连接分部的线宽无法满足最小线宽要求时，减小第二布线中第三连接分部的线宽以增加第一布线中第三连接分部的线宽保证第一布线中第三连接分部的线宽满足最小线宽要求；和/或，

当第一布线中第三连接分部与第二布线中第三连接分部之间的距离无法满足最小线距要求时，减小第二布线中第三连接分部的线宽以在增加第一布线中第三连接分部和第二布线中第三连接分部之间的距离保证第一布线中第三连接分部与第二布线中第三连接分部之间的距离满足最小线距要求。

其中，在每层布线层中，线宽影响第三连接分部3的面积和第三连接分部3之间的间距。在芯片封装过程中会存在多条布线，其中第一布线501和第二布线502为相邻两条布线，第一布线501的第三连接分部3调整过程中会影响第二布线502的线宽，第二布线502的第三连接分部3调整过程中会影响第一布线501的线宽，故在对布线进行优化时，需满足所有布线的线宽，即利用第三连接分部3的面积，调整布线线宽，使所有布线达到相应线宽要求。

当第一布线501中第三连接分部3的面积大于第二布线502中第三连接分部3的面积时，可通过减小第一布线501中第三连接分部3的面积，减小了第一布线501中第三连接分部3的面积之后也增加第一布线501与第二布线502之间的间距，使得第二布线502中第三连接分部3有足够的空间来满足最小线路的要求；和/或，当第一布线501中第三连接分部3与第二布线502中第三连接分部3之间的距离不满足最小线距要求时，由于，面积较大的第一布线501中第三连接分部3的调整范围更宽，则减小第一布线501中第三连接分部3的线宽，使得第一布线501中第三连接分部3与第二布线502中第三连接分部3之间的间距增大，以满足最小线距要求。

本发明实施例的技术方案，在对单条布线进行调整过程中，为保证线宽和线距要求，利用相邻两个第三连接分部之间的面积关系，调整第三连接分部的面积，增大第三连接分部之间的间距，在保证达到每条线路总面积的要求时，使得每层线路均满足相应线宽和线距的要求，保证芯片封装的电性。

可选的，在上述实施例的基础上，图15是根据本发明实施例提供的第十一种多层布线封装的布线方法的流程图，图15所示的布线方法详细说明了如何根据理论布线方案划分第一连接分部、第二连接分部和第三连接分部，结合图8和图15所示，该多层布线封装的布线方法包括：

S111、获取多层芯片叠层封装时的多层理论布线方案，多层布线叠层设置。

S112、根据多层理论布线方案将多层布线划分为多个单层布线。

S113、根据单层布线确定布线的延伸方向以及相邻两条布线之间的间距。

其中，布线的延伸方向可为线路的走线路径，根据每层理论布线方案中的延伸方向和相邻两条布线之间的间距，可将每层芯片线路由内向外进行分割，并以达到要求的最小线宽、最小线距等极限偏移值为准。

S114、根据布线的延伸方向以及相邻两条布线之间的间距划分相邻两条布线中延伸方向相同且间距较大的区域作为第三连接分部，选择与第三连接分部连接且用于与芯片的电极连接的区域作为第一连接分部，选择与第三连接分部连接且与相邻且叠层设置的另一布线中的第二连接分部连接的区域作为第二连接分部。

其中，将相邻两条布线中延伸方向相同且间距较大的区域作为第三连接分部3，可使得相互平行的线路的第三连接分部3可同时进行调整且保持相对位置关系不变，避免线路之间相交，影响线路的正常运行，保证走线方向的一致性。

S115、根据每一层芯片的移动姿态调节每一层布线中的第一连接分部以及第三连接分部的位姿，得到实际布线方案。

本发明实施例中，通过将多层布线划分为第一连接分部、第二连接分部以及第三连接分部，在芯片贴装过程中，根据芯片的移动姿态至少调节第一连接分部与第三连接分部，通过对多层布线的划分调整，考虑到了每层布线中芯片和线路位姿变化的情况，根据每层芯片和线路的位置对多层布线进行重构，达到了芯片封装布线规范和客户特殊电性要求的同时，提升了芯片封装的良率，同时降低了重布线层的设计难度。

基于同样的发明构思，本发明实施例提供了一种多层布线封装的布线装置，图16是根据本发明实施例提供的一种多层布线封装的布线装置的结构示意图，如图16所示，其中包括：

多层布线获取模块100，用于获取芯片封装时的多层理论布线方案，多层布线叠层设置；

多层布线划分模块200，用于根据多层理论布线方案将多层布线划分为第一连接分部、第二连接分部以及第三连接分部；第一连接分部与芯片中的电极连接；第二连接分部与叠层设置的另一芯片中的电极连接，或者，第二连接分部与外部引脚连接；第三连接分部分别与第一连接分部和第二连接分部连接；

多层布线调节模块300，用于根据芯片的移动姿态至少调节第一连接分部以及第三连接分部的位姿，得到实际布线方案。

其中，由于该多层布线封装的布线装置用于执行多层布线封装的布线方法，因此该多层布线封装的布线装置也具有上述实施方式中多层布线封装的布置方法的有益效果，本发明实施例对此不再赘述。

基于同样的发明构思，本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现多层布线封装的布线方法。

其中，计算机设备中处理器的数量可以是一个或多个；计算机设备中的存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序可以通过总线或其他方式连接。

存储器作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的多层布线封装的布线方法。处理器通过运行存储在存储器中的计算机程序，从而执行计算机设备的各种功能应用以及数据处理，即多层布线封装的布线方法。

存储器可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器可进一步包括相对于处理器远程设置的存储器，这些远程存储器可以通过网络连接至计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

基于同样的发明构思，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现多层布线封装的布线方法。

当然,本发明实施例所提供的一种计算机可读存储介质,其计算机可执行指令不限于如上所述的方法操作,还可以执行本发明任意实施例所提供的多层布线封装的布线方法中的相关操作。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (13)

1.一种多层布线封装的布线方法，其特征在于，包括：

获取芯片封装时的多层理论布线方案，多层布线叠层设置；

获取芯片封装时的多层理论布线方案，包括：

获取单一所述芯片封装时的多层理论布线方案；

根据所述多层理论布线方案将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与叠层设置的另一所述芯片中的电极连接，或者，所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

根据所述多层理论布线方按将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据所述多层理论布线方案将每一层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案；

根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案，包括：

根据所述芯片的移动姿态调节第一层布线的所述第一连接分部以及所述第三连接分部的位姿；

根据第i层布线的设置方式调整第i+1层布线的所述第一连接分部以及所述第三连接分部的位姿，以避免所述第i+1层布线与所述第i层布线短路；其中，i为正整数。

2.一种多层布线封装的布线方法，其特征在于，包括：

获取芯片封装时的多层理论布线方案，多层布线叠层设置；

获取芯片封装时的多层理论布线方案，包括：

获取多层所述芯片叠层封装时的多层理论布线方案；

根据所述多层理论布线方案将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与叠层设置的另一所述芯片中的电极连接，或者，所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

根据所述多层理论布线方按将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据所述多层布线方案将相邻两层所述芯片之间的布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与第i层所述芯片中的电极连接，所述第二连接分部与第i+1层所述芯片中的电极连接，所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；其中，i为正整数；

根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案；

根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案，包括：

根据第i层所述芯片的移动姿态调节所述第一连接分部的位置，根据第i+1层所述芯片的移动姿态调节所述第二连接分部的位置；

根据所述第一连接分部的位置和所述第二连接分部的位置调整所述第三连接分部的位姿，以使所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接。

3.一种多层布线封装的布线方法，其特征在于，包括：

获取芯片封装时的多层理论布线方案，多层布线叠层设置；

获取芯片封装时的多层理论布线方案，包括：

获取多层所述芯片叠层封装时的多层理论布线方案；

根据所述多层理论布线方案将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与叠层设置的另一所述芯片中的电极连接，或者，所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

根据所述多层理论布线方按将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据所述多层理论布线方案将多层所述布线划分为多个单层布线；

将每一层所述单层布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接，所述第二连接分部与相邻且叠层设置的另一所述布线中的所述第二连接分部连接，所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案；

根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案，包括：

根据每一层所述芯片的移动姿态调节每一层所述布线中的所述第一连接分部以及所述第三连接分部的位姿。

4.根据权利要求3所述的布线方法，其特征在于，根据每一层所述芯片的移动姿态调节每一层所述单层布线中的所述第一连接分部以及所述第三连接分部的位姿，包括：

维持所述第一连接分部的形状不变，根据每一层所述芯片的移动姿态调节所述第一连接分部的位置；

维持所述第二连接分部的形状和位置不变，调节所述第三连接分部的线宽、所述第三连接分部的延伸方向、所述第三连接分部与所述第一连接分部之间的连接角度以及所述第三连接分部与所述第二连接分部之间的连接角度中的至少一者，以保证所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接。

5.根据权利要求4所述的布线方法，其特征在于，根据每一层所述芯片的移动姿态调节每一层所述单层布线中的所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案之后，还包括：

判断所述第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条所述布线的第三连接分部之间的距离是否满足最小线距要求、所述第三连接分部与所述第一连接分部之间的连接角度以及所述第三连接分部与所述第二连接分部之间的连接角度是否满足拐角要求；

若是，则保留所述第一连接分部、第二连接分部以及第三连接分部的划分信息以及所述第三连接分部的线宽信息、所述第三连接分部的延伸方向信息、所述第三连接分部与所述第一连接分部之间的连接角度信息以及所述第三连接分部与所述第二连接分部之间的连接角度信息。

6.根据权利要求5所述的布线方法，其特征在于，判断所述第三连接分部的线宽是否满足最小线宽要求、同层且相邻设置的两条所述布线的第三连接分部之间的距离是否满足最小线距要求、所述第三连接分部与所述第一连接分部之间的连接角度以及所述第三连接分部与所述第二连接分部之间的连接角度是否满足拐角要求之后，还包括：

若否，则调整所述单层布线的划分方式。

7.根据权利要求5所述的布线方法，其特征在于，存在与同一所述芯片电连接、同层且相邻设置的两条所述布线包括第一布线和第二布线，所述第一布线中所述第三连接分部的面积大于所述第二布线中第三连接分部的面积；

判断所述第三连接分部的线宽是否满足最小线宽要求、相邻两条所述布线的第三连接分部之间的距离是否满足最小线距要求、所述第三连接分部与所述第一连接分部之间的连接角度以及所述第三连接分部与所述第二连接分部之间的连接角度是否满足拐角要求之后，还包括：

当所述第一布线中的所述第三连接分部的线宽无法满足最小线宽要求时，减小所述第二布线中所述第三连接分部的线宽以增加所述第一布线中所述第三连接分部的线宽保证所述第一布线中所述第三连接分部的线宽满足最小线宽要求；和/或，

当所述第一布线中所述第三连接分部与所述第二布线中所述第三连接分部之间的距离无法满足最小线距要求时，减小所述第二布线中所述第三连接分部的线宽以在增加所述第一布线中所述第三连接分部和所述第二布线中所述第三连接分部之间的距离保证所述第一布线中所述第三连接分部与所述第二布线中所述第三连接分部之间的距离满足最小线距要求。

8.根据权利要求3所述的布线方法，其特征在于，将每一层所述单层布线划分为第一连接分部、第二连接分部以及第三连接分部，包括：

根据所述单层布线确定所述布线的延伸方向以及相邻两条所述布线之间的间距；

根据所述布线的延伸方向以及相邻两条所述布线之间的间距划分相邻两条所述布线中延伸方向相同且间距较大的区域作为所述第三连接分部，选择与所述第三连接分部连接且用于与所述芯片的电极连接的区域作为所述第一连接分部，选择与所述第三连接分部连接且与相邻且叠层设置的另一所述布线中的所述第二连接分部连接的区域作为所述第二连接分部。

9.一种多层布线封装的布线装置，其特征在于，包括：

多层布线获取模块，用于获取芯片封装时的多层理论布线方案，多层布线叠层设置；

所述多层布线获取模块具体用于：获取单一所述芯片封装时的多层理论布线方案；

多层布线划分模块，用于根据所述多层理论布线方案将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与叠层设置的另一所述芯片中的电极连接，或者，所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

所述多层布线划分模块具体用于：根据所述多层理论布线方案将每一层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

多层布线调节模块，用于根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案；

所述多层布线调节模块具体用于：根据所述芯片的移动姿态调节第一层布线的所述第一连接分部以及所述第三连接分部的位姿，并根据第i层布线的设置方式调整第i+1层布线的所述第一连接分部以及所述第三连接分部的位姿，以避免所述第i+1层布线与所述第i层布线短路；其中，i为正整数。

10.一种多层布线封装的布线装置，其特征在于，包括：

多层布线获取模块，用于获取芯片封装时的多层理论布线方案，多层布线叠层设置；

所述多层布线获取模块具体用于：获取多层所述芯片叠层封装时的多层理论布线方案；

多层布线划分模块，用于根据所述多层理论布线方案将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与叠层设置的另一所述芯片中的电极连接，或者，所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

所述多层布线划分模块具体用于：根据所述多层布线方案将相邻两层所述芯片之间的布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与第i层所述芯片中的电极连接，所述第二连接分部与第i+1层所述芯片中的电极连接，所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；其中，i为正整数；

多层布线调节模块，用于根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案；

所述多层布线调节模块具体用于：根据第i层所述芯片的移动姿态调节所述第一连接分部的位置，根据第i+1层所述芯片的移动姿态调节所述第二连接分部的位置，并根据所述第一连接分部的位置和所述第二连接分部的位置调整所述第三连接分部的位姿，以使所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接。

11.一种多层布线封装的布线装置，其特征在于，包括：

多层布线获取模块，用于获取芯片封装时的多层理论布线方案，多层布线叠层设置；

所述多层布线获取模块具体用于：获取多层所述芯片叠层封装时的多层理论布线方案；

多层布线划分模块，用于根据所述多层理论布线方案将多层所述布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接；所述第二连接分部与叠层设置的另一所述芯片中的电极连接，或者，所述第二连接分部与外部引脚连接；所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

所述多层布线划分模块具体用于：根据所述多层理论布线方案将多层所述布线划分为多个单层布线，并将每一层所述单层布线划分为第一连接分部、第二连接分部以及第三连接分部；所述第一连接分部与所述芯片中的电极连接，所述第二连接分部与相邻且叠层设置的另一所述布线中的所述第二连接分部连接，所述第三连接分部分别与所述第一连接分部和所述第二连接分部连接；

多层布线调节模块，用于根据所述芯片的移动姿态至少调节所述第一连接分部以及所述第三连接分部的位姿，得到实际布线方案；

所述多层布线调节模块具体用于：根据每一层所述芯片的移动姿态调节每一层所述布线中的所述第一连接分部以及所述第三连接分部的位姿。

12.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-8中任一所述的方法。

13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-8中任一所述的方法。