JP2021009992A - 半導体パッケージの配線補正方法 - Google Patents

半導体パッケージの配線補正方法 Download PDF

Info

Publication number
JP2021009992A
JP2021009992A JP2020082696A JP2020082696A JP2021009992A JP 2021009992 A JP2021009992 A JP 2021009992A JP 2020082696 A JP2020082696 A JP 2020082696A JP 2020082696 A JP2020082696 A JP 2020082696A JP 2021009992 A JP2021009992 A JP 2021009992A
Authority
JP
Japan
Prior art keywords
wiring
wiring pattern
displacement amount
bonding pad
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020082696A
Other languages
English (en)
Other versions
JP7379267B2 (ja
Inventor
若林　信一
Shinichi Wakabayashi
信一 若林
ポクムン キム
Bok Mun Gim
ポクムン キム
デオク キム
Dae Ok Kim
デオク キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JP2021009992A publication Critical patent/JP2021009992A/ja
Application granted granted Critical
Publication of JP7379267B2 publication Critical patent/JP7379267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】ボールパッドとボンディングパッドの間に配線形成に欠陥が発生しないようにする半導体パッケージの配線補正方法を提案すること。【解決手段】半導体パッケージの配線補正方法は、半導体のパッケージング工程から集積回路チップの位置とボンディングパッドの位置を映像で確認し、設計位置と実際位置の差異を数値で計算した後、データベースに保存された配線パターンを変位量に応じて補正し、ボールパッドとボンディングパッドの間に配線形成に欠陥が発生しないようにする。半導体チップの配線露光工程で実際のチップの安着位置を正確に把握でき、設計上の位置と実際位置との誤差の分だけ配線パターンを変形させ正確な配線連結が可能になる。【選択図】図６

Description

本発明は半導体パッケージの配線補正方法に関するものとして、より詳細には半導体のパッケージング工程から集積回路チップの位置とボンディングパッドの位置を映像で確認し、設計位置と実際の位置の差を数値で計算した上で、データベースに保存された配線パターンを変位量に応じて補正し、ボールパッドとボンディングパッドの間に配線形成に欠陥が発生しないようにする半導体パッケージの配線補正方法に関するものである。
最近の半導体素子の製造工程では、一つの基板に多数の回路パターンを描写する露光方法が活用されているがウェハー状態でICのパッケージングプロセスを行うウェハーレベルパッケージ(WLP)ではファンアウト・ウエハーレベルパッケージング(fan-out wafer level packaging, FO-WLP)が知られている。
この技術ではウェハーから切り取った半導体チップを支持基板に多数並べたものを作成し、半導体チップのボンディングパッドとパッケージのボールパッドにパターン露光によって再配線を形成した後、類似ウエハーを切断してパッケージを得る。
FO-WLPでは誘電体である樹脂剤の支持基板に半導体チップを埋設するため、個々の半導体チップには設計上の位置に対しランダムな固有の位置の差が生じ、アラインメントによって再配線パターンの位置を補正する必要がある。
このため、映像で半導体チップと再配線のパターンを確認し、誤差を減らす技術が開始されている。
図1は半導体チップの一部エリアを比較対象エリアとして定めた図面であり、図2は再配線形成の際のデータ補正を示した図面です。
図1では、比較対象エリア(TA)の右コーナー部分の画像を対象としてテンプレートマッチングを行うが、接続パッド(CP)の相互の位置関係が現れている比較対象エリア(TA)(あるいはTA1)が抽出されれば、予め用意された半導体チップ(SC)のテンプレートパターンに基づいてテンプレートマッチング処理を実行して、接続パッド(CP)の位置偏差量から半導体チップ(SC)の位置偏差量を算出する。
位置偏差量としてはX、Y軸方向の変位及び回転量が検出され、メモリに保存される。位置偏差量が検出されると、各半導体チップ(SC)の位置に合わせてパターンデータが補正される。
図2は再配線形成時のデータ補正を示した図面として、半導体チップ(SC)がランダムに回転した位置にあるため、接続パッドの位置も設計上の位置からずれている。そのため、チップの隙間を分割して樹脂部分の位置偏差量を算出し、それに合わせてパターン位置を補正することによって配線と接続パッド(CP)が接続するようにする。
現状では、ウェハーベースモールディングではなくPCB基板を使用するパネルレベルパッケージング(Panel level packaging; PLP-WLP)工程と、Multi Chipの実装工程でも適用が可能な汎用的な補正方法の開発が求められている。
ところが、このような方式の技術を適用した場合、半導体チップの位置によってパッケージング工程で不良が生じないよう位置を調整することはできるが、半導体チップに形成されたボンディングパッドの位置を確認しないため不規則に方向が変えられたり、位置が移動した半導体チップの位置を正確に補正できないという問題があった。
KR10-2017-0038648 A
前述した問題点を解決するための本発明は、半導体チップにボールパッドと配線を通じてつながるボンディングパッドの位置を映像で撮影して確認し、設計上の位置と差がある変位量を計算した上で、個別配線パターンの位置、形状、方向などを確認された変位量だけ補正し、正確な配線のつながりが可能になるようにする半導体パッケージの配線補正方法を提供することを目的とする。
また、半導体チップの位置と回転状態を比較的に単純なプログラムで確認し、形状の変化を適用できる映像補正プログラムを利用し、容易且つ素早く配線パターンの補正を進めるようにする半導体パッケージの配線補正方法を提供することを目的とする。
前述した問題点を解決するため案出された本発明は、半導体のパッケージング工程で集積回路チップの位置とボンディング・パッドの位置を映像で確認して、設計上ボンディング・パッド(11)の位置と実際のボンディング・パッド(12)の位置の差異を数値で計算し配線パターンを補正する配線補正方法として、制御部(102)が露光領域を決定する第1段階と; カメラ(104)が上記の制御部(102)が決定した露光領域に対する映像を撮影して、チップの全体の輪郭や実際のボンディング・パッド(12)の位置、ボール・パッド(13)の位置を全て表示する映像信号を生成する第2段階と; 位置分析モジュール(106)が上記映像信号が生成された露光領域内部の配線パターン情報を設計情報DB (108)から呼び出す第3段階と; 上記の位置分析モジュール(106)が上記映像信号が生成された露光領域内部のボンディング・パッド情報を設計情報DB(108)から呼び出す第4段階と; 変位量算出モジュール(110)が設計上の基準値と実際の測定値を利用して実際のボンディング・パッド(12)の位置や変位量を計算する第5段階と; 上記制御部(102)が確認された実際のボンディング・パッド(12)位置値の変位量が露光装置(200)で設定された許容誤差より大きいかを確認する第6段階と; 上記制御部(102)の確認結果、変位量が許容誤差を超える場合、配線パターン補正モジュール(112)が上記の変位量算出モジュール(110)が算出した変位量を反映して配線パターンの位置を補正する第7段階と; 上記配線パターン補正モジュール(112)の補正によって、最終配線パターンの位置に対する座標値が決まると、上記露光装置(200)に補正されたデータを伝送する第8段階と; 上記露光装置(200)が補正された配線パターンに対するデータを保存して、補正内容を反映した後、露光工程を進める第9段階; を含む。
上記の第3段階で上記の設計情報DB(108)から呼び出しする配線パターン情報は設計上定められた形態や位置、方向、配線パターンに含まれた領域の座標値を全て含むものを特徴としている。
上記の第5段階で計算する変位量はX方向の平行移動変位量、Y方向の平行移動変位量、θ方向の回転移動変位量をそれぞれ計算し算出されることを特徴としている。
上記の配線パターンの位置補正は、上記の配線パターンの領域に該当する地点の座標値を変位量に該当する分、又はこれに比例する分だけ増減させる方式で進めることを特徴とする。
上記の設計上ボンディング・パッド(11)の中心点の座標を(x、y)として、実際ボンディング・パッド(12)の中心点の座標を(x'、y')と定義すると、数学式
に表現され、上記Δxと上記Δyは、それぞれX方向の平行移動変位量とY方向の平行移動変位量であることを特徴とする。
上記の配線パターン補正モジュール(112)はそれぞれ異なる配線パターンの領域に含まれる座標値が重複しないように座標値の変位量を増減させることを特徴としている。
上記の半導体パッケージング工程は、ウェハーレベルパッケージ(WLP)ベースのパンアウト・ウエハーレベルパッケージング(fan-out wafer level packaging; FO-WLP)工程と、PCB基板を使用するパネルレベルパッケージング(Panel level packaging; PLP-WLP)工程と、Multi Chipの実装工程のうち、いずれかの工程であることを特徴とする。
本発明によると、半導体チップの配線露光工程で実際のチップの安着位置を正確に把握でき、設計上の位置と実際の位置との誤差の分だけ配線パターンを変形させ、正確な配線連結が可能になり、この位置づれを考慮し、このズレ分を吸収するようボールパッドを大きくしなくても良いし、ボールパッドに繋がる配線が複数の層で構成される場合に上側に位置する層に接続するためのビアホールの直径を大きくしなくても良い効果がある。
半導体チップの一部エリアを比較対象エリアとして定めた図面。 再配線形成の際のデータ補正を示した図面。 本発明の実施例による補正システムの構成を示したブロック図。 集積回路チップの設計位置と実際の位置の差異を示した概念図。 ボンディング・パッドの設計位置と実際の位置の差異を示した概念図。 本発明の補正方法の過程を示した順序図。 ボンディング・パッドの位置移動の状態を座標値として示した概念図。 配線パターンを補正する形態を示した概念図。
以下に図面を参照して本発明の実施例に沿った"半導体パッケージの配線補正方法"(以下、"補正方法"という)を説明する。
図3は本発明の実施例による補正システムの構成を示したブロック図である。
本発明の実施例による配線補正方法を実行するため、図3に図示されたことと同じ補正システム(100)を使用する。 補正システム(100)は半導体パターンを生成するための露光装置(200)に一体で結合された状態で使用される可能性もあるが、通常的な露光工程を実行するための露光装置(200)とは別に構成して作業の状態を速やかに変更させることができるようにすることが望ましい。
補正システム(100)に含まれた制御部(102)は、各構成要素の動作を制御し、映像信号の変換と伝送、数値計算、外部装置との通信などの動作を遂行する。
カメラ(104)は露光装置に投入される基板の形状を撮影して映像信号を生成する。カメラ(104)は基板の表面に形成されたパッドや配線、認識用マークなどを認識できるほどの解像度を維持しなければならない。カメラ(104)は補正対象となる基板の一部領域を分割して映像信号を生成することで、映像信号の処理と分析にかかる時間を減らすことができる。
基板には熱変形等が生じることがあるが、多重露光を実行する前にアラインメント調整を行うことができるようにし、撮影対象の上倍率を変えたり、AF処理、組合わせ調整等の露出制御ができるようにすることが望ましい。
位置分析モジュール(106)は撮影された映像信号からボンディング・パッド(12)、ボール・パッド(13)、集積回路チップなどの位置を確認して、各構成要素の位置を座標値で生成して分析できるようにする。
設計情報DB(108)は半導体チップの設計上、定められた構成要素の位置と大きさ、方向などに対するパターン情報を保存する。設計情報DB(108)に保存されたパターン情報などは変位量の算出に使用される。
変位量の算出モジュール(110)は、設計上の半導体チップ構成要素の位置と、実際のパッケージング工程において安着された位置間の誤差値、即ち設計上の位置と実際の位置間の座標値である変位量を計算する。設計上の位置に対する情報は設計情報DB(108)から呼び出し、実際の位置に対する情報はカメラ(104)がチップを撮影して生成した映像信号を位置分析モジュール(106)が分析して生成した情報を使用する。
配線パターン補正モジュール(112)は実際の位置に対する情報を反映して配線パターンの位置と形状、方向などを変更するための補正値を生成する。補正値に対するデータは露光装置(200)に伝えられ、配線パターンの補正に使用される。
露光装置(200)と補正システム(100)間のデータ伝達は別途の通信手段を活用するが、このような通信手段の構成と機能は通常的な技術であることから詳細な説明は省略する。
このような補正システム(100)を使用してチップの配置に対する誤差を補正する方法は図面を参照して詳細に説明する。
図4は集積回路チップの設計位置と実際の位置の差異を示した概念図であり、図5はボンディング・パッドの設計位置と実際の位置のパッケージ外形との差異を示した概念図である。
図5は、ボンディングパッドの位置が変わっても、パッケージの位置を外形線Ａで表示される実際のパッケージの位置になるように動かすことができないために(動くとパッケージが歪み、プリント基板への実装が難しくなる)、ボールパッド(13)の位置は設計通りの灰色の位置にしなければならない。したがって、接続する片方が動き、片方が動かないので、これをつなぐパターンの補正が必要になる。
半導体チップの露光とパッケージング工程では集積回路チップを基板上に置き、チップの裏面を樹脂で配接する。この状態でグラス基板から取り外して、チップの上に再配線し、チップ上のボンディングパッドと最終的にFO-WLPの外部接続用のボールがつながるボールパッド(13)の間の配線を形成する。
集積回路チップをパッケージング用の指示基板上に載せる際、位置や方向がずれなく正確に安着すれば良いが、実際には少しずつ位置がずれてしまう。
図4のように、設計上の正しい位置に搭載されたチップとX(水平移動)、Y(垂直移動)、θ(回転移動)が、シフトされて搭載された実際の位置のチップを重ねて見ると両者の位置の違いを確認することができる。このような位置シフトを無視してチップボンディングパッドから外郭のPadに配線を形成した場合には配線が正確につながらない。
モールドに安着したチップに形成されたボンディング・パッドと、ファンイン(FAN-IN)又はファンアウト(FAN-OUT)されたボールパッド間に配線パターンを形成しなければならないが、図5に図示したことと同じ誤差を無視して露光工程を実行すると、配線の連結が完璧ではなく不良品が発生することになる。
本発明では、このような誤差を取り除くため、配線パターンの形状に補正を行う過程を開始する。
図6は本発明の補正方法の過程を示した手順図である。
本発明の補正方法は、まずチップが安着した実際の位置を確認し、チップの設計上の位置と実際位置との変位量を計算し、変位量に対するデータを利用して配線パターンの座標値データを変化させる。そして変化された配線パターンに対するデータを露光装置(200)に伝送して変化されたパターンで配線が行われるようにする。
まず、制御部(102)は露光領域を決定する。(S102)一般的に半導体チップが安着された全体面積について露光を進行することになるが、全体面積をいっぺんに進めることよりは、一部の領域を分けて段階的に進めることが効率的である。
カメラ(104)は、制御部(102)が決定した露光領域に対する映像を撮影して映像信号を生成する。(S104)カメラ(104)が撮影した映像にはチップの全体輪郭や実際ボンディングパッド(12)の位置、ボールパッド(13)の位置がすべて表示されるようにすることが望ましい。
次に、位置分析モジュール(106)は、映像信号が生成された露光領域内部の配線パターン情報を設計情報DB(108)から呼び出す。(S106)配線パターン情報には、設計上定められた形態や位置、方向などに対する情報が含まれる。望ましくは配線パターンに含まれている領域の座標値を全て含めることとする。
また、位置分析モジュール(106)は、映像信号が生成された露光領域内部のボンディングパッド情報も設計情報DB(108)から呼び出す。(S108)
配線パターン情報とボンディングパッド情報は設計上の位置に対する情報を含んでおり、各構成要素の変位量を求めるための基準値となる。
そして変位量算出モジュール(110)は設計上の基準値と実際の測定値を利用して実際のボンディングパッドの位置や変位量を計算する。(S110)前述したように変位量はX方向の平行移動変位量、Y方向の平行移動変位量、θ方向の回転移動変位量をそれぞれ計算する。
設計上のボンディングパッド(11)の位置と実際のボンディングパッド(12)の位置間の変位量を求めるため基準値と変位後の位置値を確認する必要がある。また、基準値をどのように設定するかによって変位量の大きさまたは単位などが変わる可能性がある。
図7はボンディングパッドの位置の移動状態を座標値として示した概念図である。
図7に図示された例では、設計上ボンディングパッド(11)の中心点の座標を(x、y)として、実際安着したボンディングパッド(12)の中心点の座標を(x'、y')と定義している。 こうなると、x, y, x', y' は以下のような関係になる。
[数学式1］
また、中心点が原点を中心に回転した角度を"Θ"と定義する。
実際ボンディングパッド(12)の回転量に対する値を得るためには、特定ボンディングパッド(11)の映像から複数の地点を指定して、複数の地点が変化された位置を確認して平行移動のほかに回転移動があったかどうかを確認しなければならない。
変位量算出モジュール(110)は平行移動量のΔxとΔy、回転移動量のθをそれぞれ計算することにより、設計上の位置値との差異を確認することができる。
そして制御部(102)は確認された実際のボンディングパッド(12)位置値の変位量が露光装置(200)で設定された許容誤差より大きいかを確認する。(S112)もし確認された変位量が設定された許容誤差より小さいか、もしくは同じならば変位量に対する考慮と補正なしに露光工程を行うことになる。露光装置(200)で設定されるこのような許容誤差は半導体パッケージの大きさや特性によって変わるだろうが数μｍ程度のものが一般的である。
制御部(102)の確認結果、変位量が許容誤差を超える場合には算出された変位量を反映して配線パターンの位置を補正する。(S114)配線パターンの位置補正は配線パターンの領域に該当する地点の座標値を変位量に該当する分、またはこれに比例する分だけを増減させる方式で行われる。このような過程で従来の設計上の配線パターンは、長さや方向、位置、太さなどが変わって、ボールパッド(13)と実際のボンディングパッド(12)が実際につながるように変更される。
図8は配線パターンを補正する形態を示した概念図である。
図8には、このような配線パッドの補正方法が開始されるが(a)実施例は水平方向又は垂直方向の平行移動量ほど配線パッドを移動させる方法で補正を行う方法を図示する。
また(b)実施例は原点を中心に一定の角度Θだけ回転させた補正方法を図示とし、(c)実施例は平行移動と回転を同時に適用した補正方法を図示とする。
このような配線パターンの補正過程で配線パターンの領域に含まれる座標値をすべて確認する必要がある。もし補正結果、隣接した場所に位置した他の配線パターンと重なる場合が生じてはいけないので配線パターン領域の座標値が重複されないようにする必要がある。
このような補正によって、最終的に配線パターンの位置に対する座標値が決まると、露光装置(200)に補正されたデータを伝送する。(S116)
露光装置(200)は補正された配線パターンに対するデータを保存して、補正内容を反映した後、露光工程を行うことになる。(S118)
一方、このような補正方法はグラス基板上に集積回路(IC)を実装しパッケージングする工程にも適用できる。ICパッケージングの工程でもICチップとボールをつなぐ配線の露光工程でボールと配線の位置を補正する必要がある。
まず、ICチップを搭載するグラス基板上でできる限り設計位置に正確にペースダウンでICチップを搭載する。この工程を搭載予定ICチップの数だけ行う。
そしてICチップの搭載後、グラス基板にフィルム形態または液状の誘電体を配接しキュアする。これによって、誘電体フィルム(例えば、味の素ABFフィルムなど)に片面が埋設されたICチップが生まれる。
次にICチップをグラス基板から取り外す。 そして一つのICチップを設計上のパッケージ位置から見るとシフトされた位置にチップが搭載されていることになる。
そしてここにフォトレジストを塗布し、ボンディングパッドが最終的に露出されるように露光後に現象する。この時、まずICチップの位置を検出しボンディングパッドのパターンをxとy、Θの変位量だけ動くと正確に露光になる。そうすれば全体的にボンディングパッドのみオープンされたICチップが並べられているシートが得られる。
IC チップが並んでいるシートを設計上のパッケージ位置から見ると、ICチップが平行移動または回転移動して変位が生じた状態なので、本発明の補正方法を使って変位量を補正する必要がある。ICチップが並べられたシートにフォトレジストを塗布し、x,y,Θの変位量だけ補正したパターンを露光した後、現像する。
露光及び現像が完了されたパターンにセミアディティブめっきによりめっきを行う。
そしてボールパッド部を開放し、ソルダーレジストを塗布する。
ここにボールを搭載した後、リプローする。
これを個々のICチップ片で切断し、BGA(Ball Grid Array)に実装されたICパッケージを得る。
以上のような工程によりICパッケージが完成される。
以上添付された図面を参照し本発明の望ましい実施例を説明したが、上述した本発明の技術的構成は本発明が属する技術分野の当業者が本発明のその技術的事象や必須的な特徴を変更せずに他の具体的な形態で実施できることが理解できるであろう。したがって、以上で述べた実施例は全ての面で例示的なものであり限定的なものでないものとして理解されるべきであり、本発明の範囲は上記の詳細な説明よりは後述する特許請求の範囲によって示され、特許請求範囲の意味及び範囲、そしてその等価概念から導き出される全ての変更又は変形された形態が本発明の範囲に含まれるものと解釈されなければならない。
100 : 補正システム
102 : 制御部
104 : カメラ
106 : 位置分析モジュール
108 : 設計情報DB
110 : 変位量算出モジュール
112 : 配線パターン補正モジュール
200 : 露光装置

Claims (5)

  1. 半導体のパッケージング工程で集積回路チップの位置とボンディングパッドの位置を映像で確認し、設計上のボンディングパッド(11)の位置と実際のボンディングパッド(12)の位置の差異を数値で計算して配線パターンを補正する配線補正方法として、
    制御部(102)が露光領域を決定する第1段階と;
    カメラ(104)が上記の制御部(102)が決定した露光領域に対する映像を撮影して、チップ全体の輪郭、実際のボンディングパッド(12)の位置、ボールパッド(13)の位置を全て表示する画像信号を生成する第2段階と;
    位置分析モジュール(106)が上記画像信号が生成された露光領域内部の配線パターン情報を設計情報DB(108)から呼び出す第3段階と;
    上記の位置分析モジュール(106)が上記画像信号が生成された露光領域内部のボンディングパッド情報を設計情報DB(108)から呼び出す第4段階と;
    変位量算出モジュール(110)が設計上の基準値と実際の測定値を利用して、実際のボンディングパッド(12)の位置、変位量を計算する第5段階と;
    上記制御部(102)が確認された実際のボンディングパッド(12)位置値の変位量が露光装置(200)で設定された許容誤差より大きいかを確認する第6段階と;
    上記制御部(102)の確認結果、変位量が許容誤差を超える場合、配線パターン補正モジュール(112)が上記の変位量算出モジュール(110)が算出した変位量を反映して配線パターンの位置を補正する第7段階と;
    上記配線パターン補正モジュール(112)の補正によって、最終配線パターンの位置に対する座標値が決まると、上記露光装置(200)に補正されたデータを伝送する第8段階と;
    上記露光装置(200)が補正された配線パターンに対するデータを保存して、補正内容を反映した後、露光工程を進める第9段階;を含み、
    上記第５段階で計算する変位量として、X方向の平行移動の変位量、Y方向の平行移動の変位量、θ方向の回転移動の変位量がそれぞれ計算し算出され、
    上記第７段階で上記配線パターンの位置補正は上記配線パターンの領域に該当する支点の座標値を変位量に該当するほど、またはこれに比例するほど増減させる方式で進行することを特徴とする、半導体パッケージの配線補正方法。
  2. 請求項１において、
    上記第3段階において、上記の設計情報DB(108)から呼び出しする配線パターン情報は設計上定められた形態、位置、方向、配線パターンに含まれた領域の座標値を全て含むものを特徴とする、半導体パッケージの配線補正方法。
  3. 請求項１において、
    上記の設計上ボンディング・パッド(11)の中心点の座標を(x、y)として、実際ボンディング・パッド(12)の中心点の座標を(x'、y')と定義すると、数学式
    に表現され、上記Δxと上記Δyは、それぞれX方向の平行移動変位量とY方向の平行移動変位量であることを特徴とする、半導体パッケージの配線補正方法。
  4. 請求項１において、
    上記の配線パターン補正モジュール(112)は、それぞれ異なる配線パターンの領域に含まれる座標値が重複しないように座標値の変位量を増減させることを特徴とする、半導体パッケージの配線補正方法。
  5. 請求項１において、
    上記の半導体パッケージング工程は,
    ウエハーレベルパッケージ(WLP)ベースのファンアウト・ウエハーレベルパッケージング(fan-out wafer level packaging; FO-WLP)工程と、PCB基板を使用するパネルレベルパッケージング(Panel level packaging; PLP-WLP)工程と、Multi Chipの実装工程のうち、いずれかの工程であることを特徴とする、半導体パッケージの配線補正方法。
JP2020082696A 2019-07-02 2020-05-08 半導体パッケージの配線補正方法 Active JP7379267B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190079323A KR102026163B1 (ko) 2019-07-02 2019-07-02 반도체 패키지의 배선 보정방법
KR10-2019-0079323 2019-07-02

Publications (2)

Publication Number Publication Date
JP2021009992A true JP2021009992A (ja) 2021-01-28
JP7379267B2 JP7379267B2 (ja) 2023-11-14

Family

ID=68096935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020082696A Active JP7379267B2 (ja) 2019-07-02 2020-05-08 半導体パッケージの配線補正方法

Country Status (3)

Country Link
JP (1) JP7379267B2 (ja)
KR (1) KR102026163B1 (ja)
TW (1) TWI772829B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114185248A (zh) * 2020-09-14 2022-03-15 刘大有 无光罩曝光机的晶片偏移校正方法
CN113514475A (zh) * 2021-06-25 2021-10-19 深圳格芯集成电路装备有限公司 用于芯片检测的参考模板的生成方法及相关设备
WO2024086042A1 (en) * 2022-10-18 2024-04-25 Applied Materials, Inc. Scaling for die-last advanced ic packaging

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
JP2018173498A (ja) * 2017-03-31 2018-11-08 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
JP2010033405A (ja) * 2008-07-30 2010-02-12 Sony Corp 配線パターン生成装置、配線パターン生成プログラム、半導体装置の製造方法、露光用マスク、および、画像表示装置
JP5637771B2 (ja) * 2010-08-17 2014-12-10 株式会社Ｓｃｒｅｅｎホールディングス 直接描画方法および直接描画装置
WO2013052321A2 (en) * 2011-10-03 2013-04-11 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
JP2017067992A (ja) 2015-09-30 2017-04-06 株式会社オーク製作所 露光装置、露光装置のアライメント方法、およびプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
JP2018173498A (ja) * 2017-03-31 2018-11-08 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法

Also Published As

Publication number Publication date
TWI772829B (zh) 2022-08-01
TW202104885A (zh) 2021-02-01
KR102026163B1 (ko) 2019-09-27
JP7379267B2 (ja) 2023-11-14

Similar Documents

Publication Publication Date Title
JP2021009992A (ja) 半導体パッケージの配線補正方法
EP2539774B1 (en) Method and apparatus for performing pattern alignment
US11183482B2 (en) Shift control method in manufacture of semiconductor device
US8835193B2 (en) Non-uniform alignment of wafer bumps with substrate solders
CN112823413B (zh) 用于校正裸片放置误差的自适应布线
US8930011B2 (en) Method of measuring an overlay of an object
JP2004146776A (ja) フリップチップ実装装置及びフリップチップ実装方法
CN113097080B (zh) 晶圆级芯片扇出封装方法
EP2012575B1 (en) Method for placing at least one component provided with connection points on a substrate, as well as such a device
US11282754B1 (en) Die shift correction method of maskless exposure machine
JP2022131602A (ja) 検出装置、検出方法、プログラム、リソグラフィ装置、および物品製造方法
TWI620999B (zh) 描繪裝置、曝光描繪裝置、描繪方法及記錄媒體
JP2014229664A (ja) 半導体装置、半導体装置の位置決め方法および半導体装置の位置決め装置
JPH0323620A (ja) データ変換方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7379267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150