JPH08227428A - プリント基板cad装置 - Google Patents
プリント基板cad装置Info
- Publication number
- JPH08227428A JPH08227428A JP7031175A JP3117595A JPH08227428A JP H08227428 A JPH08227428 A JP H08227428A JP 7031175 A JP7031175 A JP 7031175A JP 3117595 A JP3117595 A JP 3117595A JP H08227428 A JPH08227428 A JP H08227428A
- Authority
- JP
- Japan
- Prior art keywords
- component
- area
- wiring
- determined
- connection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
リント基板CAD装置を提供する。 【構成】 部品の何れかを配置対象部品にし(ステップ
S205)、配置対象部品を基板上に配置する(ステッ
プS206)。この配置ステップS206は、重心法に
より配置対象部品の配置位置を決める重心法実行ステッ
プS2061と、当該実行した重心法が成功したか否か
を判定する判定ステップS2062からなり、これらの
ステップにより、配置対象部品が基板上に配置される。
配置後、当該部品と、それ以前に配置済みの部品のう
ち、設計対象であるものとの配線を行う(ステップS2
07)。配線後、次の部品を配置対象部品に設定し(ス
テップS209)、上記の配置、配線を繰り返す(ステ
ップS206〜S209)。
Description
まれる各部品の配置位置を決定し、各部品間の接続線の
配線経路を決定するプリント基板CAD(Computer Aid
ed Design)装置に関する。
に進んでいる。その情報機器のプリント基板、MCM
(マルチチップモジュール)の小型化を徹底させるにあ
たって、如何にして、実装設計を高密度に行うかが盛ん
に研究されている。実装設計とは、回路設計によって作
成された回路図上の部品を基板上のどこへ配置するか、
あるいは、回路図上の接続線を、基板上にどのように配
線するかを決定する基板レイアウトの作成作業である。
この実装設計を高密度に行えば、設計者はプリント基板
の大きさを極限まで小さくすることができる。
密度に行えるかは、一義的には、求まらない。そのた
め、設計者は、基板の大きさを仮に設定し、設定した大
きさで実装設計を行い、もしその大きさで部品、接続線
がはみ出したり、基板面に余白が生じれば、基板の大き
さ再度設定して、実装設計を行う(このような、基板の
大きさの仮設定、及び、設定後の基板への実装設計から
なる作業を仮実装と呼ぶ。また、設定した大きさで部
品、接続線がはみ出すことを実装失敗、設定した大きさ
内に部品、接続線が収まることを実装成功という。)。
設計者は、このような仮実装を繰り返し、多くの試行錯
誤を経て、最適レイアウト(最小面積の基板上に回路図
通りの実装設計が行えた状態をいう。)をえる。
CAD装置が用いられる。このプリント基板CAD装置
は、先に述べた仮実装(実装設計)を自動的に行えるの
で、実装設計の分野において広く普及しつつある。プリ
ント基板CAD装置が行う自動化された実装設計は、重
心法、知識に代表される自動配置処理と、メーズ法、ラ
インサーチ法に代表される自動配線処理とを含む。
(株)情報調査会発行の”エレクトロニクス実装技術”
1993年7月号の特集「高機能実装対応CAD/CA
Eシステム」や、山田照彦監修「プリント基板のCA
E」応用技術出版、1990年1月14日発行に紹介さ
れている。重心法とは、既に配置されている部品と、こ
れから配置しようとする部品の間にはピン端子間に張力
が発生しているとして、これから配置しようとする部品
をこれらの張力の合成ベクトルが0となるような位置
(重心)に配置しようとする方法である。
ば、「メモリはまとめて置く」とか「関連するディスク
リート部品は並べる」といったような基板配置のノウハ
ウを、予め保持させておき、これらを用いて部品の配置
を行うことである。この知識を用い自動配置処理は、
(National Technical Report 第32巻第2号 平成5
年4月号 雑誌コード06813、「知識ベース型高密度プリ
ント基板自動設計システム」pp.84-89)。
々な手法が用いられている。代表的な公知な2つの手法
の概要を簡単に説明する。 (1)メーズ法 端子Aから端子Bへの配線経路を求める場合、配線領域
全体を格子状に区切り、Aから外側に向かって順に格子
にラベルを1、2、3、…と付けていき、Bに到達した
後、逆方向(ラベルを減じる方向)に辿りAとBとの経
路を決定する方法である。メーズ法は、2点を結ぶ経路
が存在する限り必ず最短の経路を見い出すことができる
が、処理時間が長い、必要な記憶容量が大きいなどの短
所を有する。
(b)を参照しながら説明する。図47(a)における
マス目は上記の直交座標系の座標値が付された格子であ
る。格子のうち、白丸が書かれているものは始点の端子
であり、黒丸が書かれているものは終点の端子である。
基板上において、始点となる端子から、縦横に隣接する
座標を表す格子に、「1」、「2」、「3」・・・・の
ように、「1」だけ大きいラベルを付与してゆく。もし
格子が禁止域内にあれば、その格子にはラベル付けを行
わない。このようなラベル付けを繰り返すと、何れラベ
ルは終点に辿りつく。ラベル付けを終えた後、ラベル順
に終点端子までの経路を作成する(図47(b)におい
て、経路とされた格子は、網掛けで表している。)。 (2)ラインサーチ法 端子Aから端子Bへの配線経路を求める場合、まず、
A、Bそれぞれから水平方向の仮線分を障害物に当たる
まで引く。この仮線分(レベル0)が重ならなかった場
合、その仮線分の全ての点からさらに垂直方向の仮線分
(レベル1)を発生する。このような操作を繰り返し、
A、Bの各点から発生した仮線分が交差すれば、それら
を逆に辿り経路を決定する。ラインサーチ法は、折れ曲
がりの少ない経路を見つけることができるが、レベル数
が多くなるに従い、処理が複雑になる。
(b)を参照しながら説明する。図48(a)におい
て、先ずビアを介して、に示すように始点を通過する
水平線を基板上に描画する。次に、に示すように水平
線と直交する直線を描画する。このときの直線が禁止
域に当たれば、禁止域に当たらないように直線を再度
描画する。禁止域に当たない直線が描画できれば、の
直線と直交する直線を描画する。
と、図48(b)に示すように始点から終点に至るまで
の経路が基板上に生成される。次にプリント基板CAD
装置が如何にして実装設計を行うかを説明する。図49
は、従来のプリント基板CAD装置の設計手順を示した
フロ−チャ−トである。
ト基板CAD装置を用いた実装設計について説明する.
先ずプリント基板CAD装置は、基板の形状、及び、基
板の各辺の大きさを、設計者に設定させる(ステップS
4001)。設定後、回路図上の部品を、重心法を用い
て基板上に順次配置する(ステップS4002)。この
配置処理を全ての部品が配置されるまで繰り返し(ステ
ップS4002〜S4004のループ処理)、もし、基
板上に配置できなかったら(ステップS4004)、対
話編集によるレイアウトの修正を設計者に行わせる(ス
テップS4008)。この修正が成功したら処理を終了
する(ステップS4009)。それでも修正できなけれ
ば、基板の形状、及び、基板の各辺の大きさを再度、設
計者に設定させる(ステップS4001)。ここで、全
部品が基板上に配置できたら、配置済みの部品の端子間
を、メーズ法あるいはラインサーチ法で配線する(ステ
ップS4005)。この配線処理は、回路図上の全ての
接続線について繰り返されるが(ステップS4004〜
S4006のループ処理)、配線が行えなかった場合
(ステップS4006)、対話編集によるレイアウトの
修正を設計者に行わせる(ステップS4008)。それ
でも修正できなければ(ステップS4009)、プリン
ト基板CAD装置は、設計者に基板の形状、及び、基板
の各辺の大きさを設定させる(ステップS4001)。
設定後、プリント基板CAD装置は部品配置から、実装
設計をやり直す(ステップS4001〜S4006)。
ント基板CAD装置を用いた実装設計では、配線が行え
なかった場合、基板の大きさを設定して、部品の配置か
ら実装設計を再度やり直す必要があり、作業効率が悪い
といった問題点があった。またこのような配線失敗によ
る実装設計のやり直しを防ぐため、部品の大きさを予め
大きめに設定しておいて部品の配置を行うことがある
が、これではその設定分が余白になってしまい、基板上
のレイアウトが高密度にならないといった問題点があっ
た。
ので、クリティカルパスを配線するのに最適な領域が配
置済みの部品によって占められてしまい、配線が遠回り
になるといった問題点があった。ここでクリティカルパ
スとは、回路図上の接続線のうち、配線に特に注意を要
するものの総称であり、映像信号、クロック信号、大電
流等がこれに該当する。上記のような自動配線によって
映像信号の接続線が遠回しに配線されることで、映像信
号は基板上の部品のノイズを多く受けてしまう。またク
ロック信号の接続線が遠回しに配線されると、逆に、こ
のクロック信号が基板上の多くの部品にノイズを与えて
しまう。更に大電流の接続線が遠回しに配線されると、
この大電流が、基板上の多くの部品に影響を与えてしま
う。
話編集等によって修正を行うが、これは非常に煩わしい
ものであり、この修正量が多くなると、設計効率が著し
く低下する。本発明は、上記問題点に鑑み、クリティカ
ルパスを最適に配線して基板の電気的特性を保障つつ
も、高密度な実装設計を高効率に行うことができるプリ
ント基板CAD装置を提供することを目的とする。
に請求項1のプリント基板CAD装置は、回路図上の部
品群を、部品毎に配置位置を決定し、配線経路を決定す
るプリント基板CAD装置であって、上記部品群に含ま
れる各部品の配置順序を記憶する配置順序記憶手段と、
配置位置が決定済みの部品及び配線経路が決定済みの接
続線が基板上で占める領域を示す領域情報を記憶する占
有領域記憶手段と、基板上の領域のうち、配置位置が決
定済みの部品及び配線経路が決定済みの接続線を避け
て、上記部品群の部品の配置位置を1つずつ決定する配
置位置決定手段と、1つの部品の配置位置が決定される
と、その部品が基板上で占める領域を示す領域情報を占
有領域記憶手段に書き込む第1の書き込み手段と、1つ
の部品の配置位置が決定されると、配置位置が決定済み
の部品及び配線経路が決定済みの接続線を避けて、配置
位置が決定された部品が有する端子と、それ以前に配置
位置が決定済みの部品が有する端子との間の接続線の配
線経路を決定する配線経路決定手段と、接続線の配線経
路が決定されると、その接続線が基板上で占める領域を
示す領域情報を占有領域記憶手段に書き込む第2の書き
込み手段とを備えることを特徴としている。
装置において、配置位置決定手段は、重心法等の配置位
置決定アルゴリズムによって、次順の部品の配置位置
を、配置済みの部品で占められる領域外及び禁止域外に
算出する第1の算出手段と、算出された配置位置で次順
の部品が配線済みの接続線と重合した場合、当該接続線
である障害接続線の配線経路を当該配置位置から退避さ
せる第1の退避手段とを備えることを特徴としている。
装置において、配置位置決定手段は、障害接続線が占め
る領域が空き領域と隣接しているかを判定する空き領域
判定手段と、空き領域が隣接していれば、その空き領域
を、算出された障害接続線の配線経路の退避先とする第
1の退避先決定手段とを備え、第1の退避手段は、障害
接続線の配線経路を、退避先に決定された空き領域を通
るように変更する第1の変更手段を備えることを特徴と
している。
装置において、配置位置決定手段は、障害接続線が占め
る領域に空き領域が隣接していない場合、当該障害接続
線が占める領域の周辺に位置する配置済みの部品及び配
線済みの接続線を移動する第1の移動手段と、第1の変
更手段は、移動によって空いた領域を通るように、算出
された領域中の障害接続線の配線経路を変更することを
特徴としている。
装置は、回路図における全ての接続線と、各接続線につ
ながる全ての端子を示す情報であるネット情報を記憶す
るネット情報記憶手段を備え、配線経路決定手段は、配
置位置決定手段によって1つの部品の配置位置が決定さ
れると、ネット情報記憶手段が記憶するネット情報のう
ち、当該部品が有する端子と、それ以前に配置位置が決
定済みの部品が有する端子との接続関係を示すものを取
り出す取出手段と、取り出されたネット情報に示された
端子間を結ぶ経路を、基板上の配線経路決定済みの接続
線で占められる領域外及び禁止域外に形成し、形成した
経路を配線経路とする経路形成手段とを備えることを特
徴としている。
装置において、配線経路決定手段は、経路形成手段によ
って形成された配線経路が配置位置決定済みの部品と重
合した場合、当該配線経路から、当該部品である障害部
品の配置位置及びその障害部品と接続している接続線の
配線経路を退避させる第2の退避手段を備えることを特
徴としている。
装置において、配線経路決定手段は、障害部品及びその
障害部品の接続線が占める領域が空き領域と隣接してい
るかを判定する第2の空き領域判定手段と、空き領域と
隣接していれば、その空き領域を、障害部品の配置位置
及びその障害部品と接続している接続線の配線経路の退
避先とする第2の退避先決定手段とを備え、第2の退避
手段は、障害部品の配置位置をその空き領域内に変更
し、及びその障害部品と接続している接続線の配線経路
を、退避先に決定された空き領域を通るように変更する
第2の変更手段を備えることを特徴としている。
装置において、配置位置決定手段は、障害部品及びその
障害部品と接続している接続線が占める領域に空き領域
が隣接していない場合、当該障害接続線が占める領域の
周辺に位置する配置済みの部品及び配線済みの接続線を
移動する第2の移動手段と、第2の変更手段は、移動に
よって空いた領域内に障害部品の配置位置を変更し、当
該領域を通るように障害部品と接続している接続線の配
線経路を変更することを特徴としている。
装置において、ネット情報記憶手段が記憶するネット情
報には、接続線がクリティカルパスか否かを示す情報
が、個々の接続線毎に付加されており、経路形成手段に
よって部品についての配線経路が形成されると、ネット
情報記憶手段の記憶内容を参照して、取り出し手段によ
って取り出されたネット情報のうち、クリティカルパス
のネット情報であるものを判定し、判定されたネット情
報に対応する接続線をクリティカルパスと判定する第1
の判定手段と、クリティカルパスが判定されると、当該
部品の配置位置を、判定されたクリティカルパスを介し
て接続されている部品側に寄せ、クリティカルパスの長
さを切り詰める位置寄せ手段とを備えることを特徴とし
ている。
D装置において、位置寄せ手段は、経路形成手段によっ
て、クリティカルパスの経路が折れ線状に形成された場
合、経路形成手段によって経路が形成された部品の配置
位置をクリティカルパスを介して接続されている部品側
に寄せると共に、当該折れ線の端点と節目との間隔、節
目と節目との間隔を等縮して、クリティカルパスの長さ
を切り詰めることを特徴としている。
D装置は更に、プリント基板CAD装置は更に、ネット
情報記憶手段が記憶するネット情報には、接続線がバス
群に含まれているか否かを示す情報が個々のネット情報
に付加され、経路形成手段によって部品についての配線
経路が形成されると、ネット情報記憶手段の記憶内容を
参照して、取り出し手段によって取り出されたネット情
報のうち、バス群のネット情報であるものを判定し、判
定されたネット情報に対応する一連の接続線をバス群と
判定する第2の判定手段と、バスが判定されると、当該
部品の配置位置を、判定されたバス群を介して接続され
ている部品側に寄せ、バス群の長さを切り詰める位置寄
せ手段とを備えることを特徴としている。
D装置において、位置寄せ手段は、経路形成手段によっ
てバス群の経路が折れ線状に形成された場合、経路形成
手段によって経路が形成された部品の配置位置をバス群
を介して接続されている部品側に寄せると共に、当該折
れ線の端点と節目との間隔、節目と節目との間隔の長さ
を等縮して、バス群の長さを切り詰めることを特徴とし
ている。
D装置は更に、配置位置決定手段が部品の配置位置を基
板上に決定できなかった場合、その部品及びその部品の
後順の部品群が基板上で占める面積SPを算出する部品
面積算出手段と、配置位置が決定できなかった部品及び
その部品の後順の部品群が有する端子と既に配置された
部品が有する端子との間の接続線が基板上で占める面積
SRを推定する接続線面積推定手段と、面積SPと面積
SRとの合計値と、基板の面積Sとの比率を算出する比
率算出手段と、算出された比率に基づいて、面積SPと
面積SRとの合計値分だけ、基板の面積を拡大する基板
の拡大幅を算出する拡大幅算出手段と、算出された拡大
幅だけ、基板の大きさを拡大する基板拡大手段と、算出
された拡大幅だけ拡大された基板上に、配置できなかっ
た部品及びその部品の後順の部品群の配置位置の決定
を、配置位置決定手段に行わせる再配置制御手段とを備
えることを特徴としている。
D装置において、部品面積算出手段は、配置位置が決定
された部品についての接続線の配線経路が基板上に決定
できなかった場合、その部品の後順の部品群が基板上で
占める面積SPを算出し、前記接続線面積推定手段は、
配置位置が決定できなかった部品及びその部品の後順の
部品群が有する端子と、既に配置された部品が有する端
子との間の接続線が基板上で占める面積SRを推定し、
比率算出手段手段は、面積SPと面積SRとの合計値
と、基板の面積Sとの比率を算出し、拡大幅算出手段
は、算出された比率に基づいて、面積SPと面積SRと
の合計値分だけ、基板の面積を拡大する基板の拡大幅を
算出し、基板拡大手段は、算出された拡大幅だけ、基板
の大きさを拡大し、再配置制御手段は、配置位置決定手
段に算出された拡大幅だけ拡大された基板上に、接続線
が配線できなかった部品及びその部品の後順の部品群の
配置位置の決定を行わせることを特徴としている。
D装置は更に、回路図上の全ての機能ブロックと、各機
能ブロックに含まれる部品群とを記憶する機能ブロック
記憶手段と、回路図上の全ての機能ブロックと、各機能
ブロックに割り当てられた基板上の領域を記憶する領域
記憶手段とを備え、配置位置決定手段は、領域記憶手段
に記憶されている記憶内容を参照して、各機能ブロック
に含まれる部品群の配置位置を、その機能ブロックに割
り当てられた領域内に決定し、配線経路決定手段は、1
つの部品の配置位置が決定されると、その部品が含まれ
る機能ブロック内に、配置位置が決定された部品が有す
る端子と、それ以前に配置位置が決定済みの部品が有す
る端子との間の接続線の配線経路を決定することを特徴
としている。
D装置は更に、配置位置決定手段が部品の配置位置が決
定できなかった場合、その部品がどの機能ブロックに属
していたかを判定する機能ブロック判定手段と、基板上
の領域のうち、判定された機能ブロックに割り当てられ
た領域を拡大する領域拡大手段と、領域が拡大される
と、配置位置決定手段に、拡大後の基板に対して、配置
できなかった部品と、その部品の後順の部品の配置位置
の決定を行わせる再配置制御手段と、を備えることを特
徴としている。
D装置は更に、回路図上の一連の部品の配置位置が決定
され、当該部品が有する端子間の配線経路が全て決定さ
れると、配置位置が決定された部品によって占められる
領域の枠組みを基板上に生成する枠組み生成手段を備
え、生成された枠組みのみからなる基板外形を作成する
基板作成手段と、作成された基板外形上に、配置位置決
定手段に、部品群の配置位置の決定を行わせる配置制御
手段とを備えることを特徴としている。
D装置は更に、配線経路決定手段によって1つの部品の
配線経路が決定されると、当該部品が有する端子のう
ち、更に後順の部品が有する端子と接続する端子から、
所定長の接続線を引き出しておく引き出し手段を備える
ことを特徴としている。
D装置は、基板上の配置位置が決定済みの部品が占める
領域のうち、チップ部品の端子の周辺の禁止域分を、そ
の端子についてのネット情報に対応づけて記憶する占有
端子記憶手段と、配置順序が次順の部品が有する端子
と、それ以前に配置済みの部品が有する端子とを含むネ
ット情報が、占有端子記憶手段に記憶されているかを判
定する端子有無判定手段と、配置位置決定手段は、記憶
されていることが判定されると、判定されたネット情報
に含まれる一対の端子を重合を許すよう、次順の部品を
配置位置を決定することを特徴としている。
D装置において、配置位置決定手段は、重心法等の配置
位置決定アルゴリズムによって、次順の部品の配置位置
を、配置済みの部品で占められる領域外及び禁止域外に
算出する第1の算出手段と、算出された配置位置で次順
の部品が配線済みの接続線と重合した場合、当該接続線
である障害接続線の配線経路を当該配置位置から退避さ
せる第1の退避手段とを備え、配線経路決定手段は、配
置位置決定手段によって1つの部品の配置位置が決定さ
れると、当該部品が有する端子と、それ以前に配置位置
が決定済みの部品が有する端子とを結ぶ経路を、基板上
の配線経路決定済みの接続線で占められる領域外及び禁
止域外に形成し、形成した経路を配線経路とする経路形
成手段と経路形成手段によって形成された配線経路が配
置位置決定済みの部品と重合した場合、当該配線経路か
ら、当該部品である障害部品の配置位置及びその障害部
品と接続している接続線の配線経路を退避させる第2の
退避手段とを備えることを特徴としている。
D装置は、回路図上の部品群、接続線群の基板上でのレ
イアウトを決定するプリント基板CAD装置であって、
基板の全ての辺と、そのうち拡大可能な辺を記憶する辺
記憶手段と、基板上に上記部品群の配置位置を決定する
配置位置決定手段と、上記部品群の配置位置が決定され
ると、部品群中の各部品が有する端子との間の接続線の
配線経路を決定する配線経路決定手段と、配置された配
置位置及び配線経路で、部品及び接続線が基板からはみ
出したら、拡大可能な辺を拡大し、はみ出した分の面積
を補う辺拡大手段と、拡大された基板上に、配置位置決
定手段に、部品群の配置位置の決定を行わせる配置制御
手段とを備えることを特徴としている。
ば、配置順序記憶手段には、回路図上の部品群に含まれ
る各部品の配置順序が記憶されている。また、占有領域
記憶手段には、配置位置が決定済みの部品及び配線経路
が決定済みの接続線が基板上で占める領域を示す領域情
報が記憶されている。
配置位置が、配置位置決定手段によって決定される。こ
の配置位置は、基板上の領域のうち、配置位置が決定済
みの部品及び配線経路が決定済みの接続線が避けた位置
に決定されてゆく。一方、1つの部品の配置位置が決定
されると、その部品が基板上で占める領域を示す領域情
報が、第1の書き込み手段によって、占有領域記憶手段
に書き込まれる。
線経路決定手段によって、配置位置が決定された部品が
有する端子と、それ以前に配置位置が決定済みの部品が
有する端子との間の接続線の配線経路が決定される。こ
の配線経路は、配置位置が決定済みの部品及び配線経路
が決定済みの接続線を避けた経路に決定されてゆく。接
続線の配線経路が決定されると、第2の書き込み手段に
よってその接続線が基板上で占める領域を示す領域情報
が占有領域記憶手段に書き込まれる。
置位置決定と、配線経路形成手段が行う配線経路形成が
交互になることで、基板上のレイアウトが、部分的に確
実になってゆく。そのため、設定された大きさで、基板
から部品、接続線があぶれても、基板から、一部の部
品、接続線を除去して配置、配線をやり直すことで最適
レイアウトを探究することができる。
にしていけば、仮実装の繰り返すことがなくなり、実装
設計が大きく効率化される。また回路図上の重要なもの
のみに自動配置を行い、残余のものを対話編集にて配
置、配線することで、めりはりのあるレイアウトが作成
でき、基板の電気的特性を良くすることができる。ま
た、請求項2記載のプリント基板CAD装置によれば、
配置位置決定手段は、第1の算出手段、第1の退避手段
を含んでおり、第1の算出手段が重心法等の配置位置決
定アルゴリズムを実行することによって、次順の部品の
配置位置が、配置済みの部品で占められる領域外及び禁
止域外に算出される。重心法は、既に配置されている部
品と、これから配置しようとする部品の間にはピン端子
間に張力が発生しているとして、これから配置しようと
する部品をこれらの張力の合成ベクトルが0となるよう
な位置(重心)に配置しようとする方法であり、配線長
が最も短くなるように、配置位置が決定される。
配線済みの接続線と重合した場合、第1の退避手段によ
って、当該接続線である障害接続線の配線経路が当該配
置位置から退避させられる。このように、接続線が退避
させられるため、空き領域が少ない場合に柔軟に対応で
き、実装成功となる可能性を高めることができる。換言
すれば、障害部品の退避を試行した後に実装失敗と判断
するので、実装失敗の可能性を減らすことができる。
装置によれば、配置位置決定手段は、空き領域判定手
段、第1の退避先決定手段を含んでおり、第1の退避手
段は、第1の変更手段を含んでいるので、空き領域判定
手段によって障害接続線が占める領域が空き領域と隣接
しているかが判定される。空き領域が隣接していれば、
第1の退避先決定手段によって、その空き領域が、算出
された障害接続線の配線経路の退避先とされる。
変更手段によって、障害接続線の配線経路が、退避先に
決定された空き領域を通るように変更される。障害接続
線が空き領域に隣接している場合、その空き領域を通る
ように、配線経路を変更するので空き領域が少ない場合
に柔軟に対応でき、実装成功となる可能性を高めること
ができる。換言すれば、障害接続線の退避を試行した後
に実装失敗と判断するので、実装失敗の可能性を減らす
ことができる。
装置によれば、配置位置決定手段は、第1の移動手段を
含んでおり、障害接続線が占める領域に空き領域が隣接
していない場合、第1の移動手段によって当該障害接続
線が占める領域の周辺に位置する配置済みの部品及び配
線済みの接続線が移動される。
辺に位置する配置済みの部品及び配線済みの接続線が移
動されると、第1の変更手段によって移動によって空い
た領域を通るように、算出された領域中の障害接続線の
配線経路が変更される。また、請求項5記載のプリント
基板CAD装置によれば、ネット情報記憶手段には、回
路図における全ての接続線によって各接続線につながる
全ての端子を示す情報であるネット情報が記憶されてお
り、配線経路決定手段は、取出手段、経路形成手段を有
しているので、配置位置決定手段によって1つの部品の
配置位置が決定されると、ネット情報記憶手段が記憶さ
れているネット情報のうち、当該部品が有する端子と、
それ以前に配置位置が決定済みの部品が有する端子との
接続関係を示すものが、取出手段によって取り出され
る。取り出されたネット情報に示された端子間が結ぶ経
路が、経路形成手段によって、基板上の配線経路決定済
みの接続線で占められる領域外及び禁止域外に形成さ
れ、形成された経路が配線経路とされる。
装置によれば、配線経路決定手段は、第2の退避手段を
含んでいるので、経路形成手段によって形成された配線
経路が配置位置決定済みの部品と重合した場合、第2の
退避手段によって当該配線経路から、当該部品である障
害部品の配置位置及びその障害部品と接続している接続
線の配線経路が退避させられる。このように、障害部品
が退避させられるため、空き領域が少ない場合に柔軟に
対応でき、実装成功となる可能性を高めることができ
る。換言すれば、障害部品の退避を試行した後に実装失
敗と判断するので、実装失敗の可能性を減らすことがで
きる。
装置によれば、配線経路決定手段は、第2の空き領域判
定手段を含み、第2の退避手段は、第2の変更手段を含
んでいるので、障害部品及びその障害部品の接続線が占
める領域が空き領域と隣接しているかが第2の空き領域
判定手段によって判定される。空き領域と隣接していれ
ば、その空き領域が、第2の退避先決定手段によって、
障害部品の配置位置及びその障害部品と接続している接
続線の配線経路の退避先とされる。
位置がその空き領域内に変更され、その障害部品と接続
している接続線の配線経路が、退避先に決定された空き
領域を通るように変更される。また、請求項8記載のプ
リント基板CAD装置によれば、配置位置決定手段は、
第2の移動手段を含んでいるので、障害部品及びその障
害部品と接続している接続線が占める領域に空き領域が
隣接していない場合、当該障害接続線が占める領域の周
辺に位置する配置済みの部品及び配線済みの接続線が第
2の移動手段によって移動される。
いた領域内に障害部品の配置位置が変更され、当該領域
を通るように障害部品と接続している接続線の配線経路
が変更される。また、請求項9記載のプリント基板CA
D装置によれば、ネット情報記憶手段は、ネット情報に
接続線がクリティカルパスか否かを示す情報を、個々の
接続線毎に付加して記憶しており、またプリント基板C
AD装置は、第1の判定手段、位置寄せ手段を含んでい
るので、経路形成手段によって部品についての配線経路
が形成されると、第1の判定手段によって、ネット情報
記憶手段の記憶内容が参照されて、取り出し手段によっ
て取り出されたネット情報のうち、クリティカルパスの
ネット情報であるものが判定される。また、判定された
ネット情報に対応する接続線がクリティカルパスと判定
される。
せ手段によって、当該部品の配置位置が、判定されたク
リティカルパスが介して接続されている部品側に寄せら
れ、クリティカルパスの長さが切り詰められる。また、
請求項10記載のプリント基板CAD装置によれば、位
置寄せ手段は、経路形成手段によって、クリティカルパ
スの経路が折れ線状に形成された場合、経路形成手段に
よって経路が形成された部品の配置位置がクリティカル
パスが介して接続されている部品側に寄せられると共
に、当該折れ線の端点と節目との間隔、節目と節目との
間隔が等縮されクリティカルパスの長さが切り詰められ
る。
D装置によれば、ネット情報記憶手段は、ネット情報の
うち、バス群のネット情報であるものを記憶しており、
経路形成手段によって部品についての配線経路が形成さ
れると、ネット情報記憶手段の記憶内容が参照され、取
り出し手段によって取り出されたネット情報のうち、バ
ス群のネット情報であるものが第2の判定手段によって
判定され、判定されたネット情報に対応する接続線がバ
ス群と判定される。
が、位置寄せ手段によって、判定されたバス群が介して
接続されている部品側に寄せられ、バス群の長さが切り
詰められる。また、請求項12記載のプリント基板CA
D装置によれば、経路形成手段によってバス群の経路が
折れ線状に形成された場合、位置寄せ手段によって、経
路形成手段によって経路が形成された部品の配置位置が
バス群が介して接続されている部品側に寄せられる。ま
たそれと共に、当該折れ線の端点と節目との間隔、節目
と節目との間隔の長さが等縮され、バス群の長さが切り
詰められる。
D装置は更に、配置位置決定手段が部品の配置位置が基
板上に決定できなかった場合、部品面積算出手段によっ
てその部品及びその部品の後順の部品群が基板上で占め
る面積SPが算出される。面積SPの算出後、接続線面
積推定手段によって、配置位置が決定できなかった部品
及びその部品の後順の部品群が有する端子と既に配置さ
れた部品が有する端子との間の接続線が基板上で占める
面積SRが推定される。面積SRの算出後、比率算出手
段によって面積SPと面積SRとの合計値によって基板
の面積Sとの比率が算出される。算出された比率に基づ
いて、拡大幅算出手段によって、面積SPと面積SRと
の合計値分だけ基板の面積が拡大する基板の拡大幅が算
出される。拡大幅の算出後、基板拡大手段によって、算
出された拡大幅だけ、基板の大きさが拡大される。拡大
されると、算出された拡大幅だけ拡大された基板上に、
配置できなかった部品によってその部品の後順の部品群
の配置位置の決定を行うよう、再配置制御手段は、配置
位置決定手段を制御する。再配置制御手段は、このよう
な制御によって、配置位置決定手段は、配置できなかっ
た部品によってその部品の後順の部品群の配置位置の決
定を行う。
D装置によれば、配置位置が決定された部品についての
接続線の配線経路が基板上に決定できなかった場合、部
品面積算出手段によって、その部品の後順の部品群が基
板上で占める面積SPが算出され、面積SPが算出され
ると、配置位置が決定できなかった部品及びその部品の
後順の部品群が有する端子と、既に配置された部品が有
する端子との間の接続線が基板上で占める面積SRが、
前記接続線面積推定手段によって推定される。面積SR
が推定されると、面積SPと面積SRとの合計値と基板
の面積Sとの比率が、比率算出手段手段によって算出さ
れ、比率が算出されると、算出された比率に基づいて、
面積SPと面積SRとの合計値分だけ基板の面積が拡大
する基板の拡大幅が拡大幅算出手段によって算出され
る。
だけ、基板拡大手段によって、基板の大きさが拡大さ
れ、再配置制御手段によって配置位置決定手段が制御さ
れる。この制御によって、配置位置決定手段は、算出さ
れた拡大幅だけ拡大された基板上に、接続線が配線でき
なかった部品と、部品の後順の部品群の配置位置の決定
を行う。
D装置は更に、機能ブロック記憶手段には、回路図上の
全ての機能ブロックと、各機能ブロックに含まれる部品
群とが記憶されている。また領域記憶手段には、回路図
上の全ての機能ブロックによって各機能ブロックに割り
当てられた基板上の領域が記憶されている。
置位置は、配置位置決定手段によって、領域記憶手段に
記憶されているその機能ブロックに割り当てられた領域
内に決定される。1つの部品の配置位置が決定される
と、配線経路決定手段によって、その部品が含まれる機
能ブロック内に、配置位置が決定された部品が有する端
子と、それ以前に配置位置が決定済みの部品が有する端
子との間の接続線の配線経路が決定される。
D装置によれば、配置位置決定手段が部品の配置位置が
決定できなかった場合、その部品がどの機能ブロックに
属していたかが機能ブロック判定手段によって判定され
る。機能ブロックが判定されると、基板上の領域のう
ち、判定された機能ブロックに割り当てられた領域が領
域拡大手段によって拡大される。領域が拡大されると、
再配置制御手段は、配置位置決定手段に拡大後の基板に
対して、配置できなかった部品によってその部品の後順
の部品の再配置が行わせる。この制御によって、配置位
置決定手段によって配置できなかった部品と、その部品
の後順の部品の再配置が行われる。
D装置によれば、回路図上の一連の部品の配置位置が決
定され、当該部品が有する端子間の配線経路が全て決定
されると、配置位置が決定された部品によって占められ
る領域の枠組みが、枠組み生成手段によって基板上に生
成される。枠組みが生成されると、基板作成手段によっ
て、生成された枠組みのみからなる基板外形が作成され
る。作成後、配置制御手段は、配置位置決定手段に、作
成された基板外形上に、部品群の配置位置の決定を行わ
せるよう制御する。このように制御されることで、配置
位置決定手段は、部品群の配置位置の決定を行う。
D装置によれば、配線経路決定手段によって1つの部品
の配線経路が決定されると、引き出し手段によって、当
該部品が有する端子のうち、更に後順の部品が有する端
子と接続する端子から、所定長の接続線が引き出され
る。次順の部品は、このように引き出された接続線が占
める領域に配置される。
D装置によれば、占有端子記憶手段には、基板上の配置
位置が決定済みの部品が占める領域のうち、チップ部品
の端子の周辺の禁止域分が、その端子についてのネット
情報に対応づけて記憶されている。端子有無判定手段に
よって配置順序が次順の部品が有する端子と、それ以前
に配置済みの部品が有する端子とが含むネット情報が、
占有端子記憶手段に記憶されているかが判定される。記
憶されていることが判定されると、配置位置決定手段に
よって、判定されたネット情報に含まれる一対の端子が
重合が許すよう、次順の部品が配置位置が決定される。
D装置によれば、配置位置決定手段は、第1の算出手
段、第1の退避手段を含んでいるので、重心法等の配置
位置決定アルゴリズムによって、第1の算出手段によっ
て、次順の部品の配置位置が、配置済みの部品で占めら
れる領域外及び禁止域外に算出される。算出された配置
位置で次順の部品が配線済みの接続線と重合した場合、
第1の退避手段によって、当該接続線である障害接続線
の配線経路が当該配置位置から退避させられる。
第2の退避手段を含んでいるので、配置位置決定手段に
よって1つの部品の配置位置が決定されると、当該部品
が有する端子と、それ以前に配置位置が決定済みの部品
が有する端子とを結ぶ経路が、経路形成手段によって、
基板上の配線経路決定済みの接続線で占められる領域外
及び禁止域外に形成され、形成した経路が配線経路とさ
れる。経路形成手段によって形成された配線経路が配置
位置決定済みの部品と重合した場合、第2の退避手段に
よって、当該配線経路から、当該部品である障害部品の
配置位置及びその障害部品と接続している接続線の配線
経路が退避させられる。
D装置によれば、辺記憶手段には、基板の全ての辺と、
そのうち拡大可能な辺が記憶されている。基板上に上記
部品群の配置位置が配置位置決定手段によって決定さ
れ、部品群中の各部品が有する端子との間の接続線の配
線経路が配線経路決定手段によって決定される。
配置位置及び配線経路で、部品及び接続線が基板からは
み出したら、辺拡大手段によって拡大可能な辺が拡大さ
れ、はみ出した分の面積が補われる。このようにして、
基板の面積が補われると、拡大された基板上に、配置位
置決定手段は、部品群の配置位置の決定が行う。
計システムを一例にして説明を行う。この設計システム
は回路図設計と、回路図設計の設計結果に基づく実装設
計を行うもので、回路図設計と、実装設計とで設計情報
を共用している。
に示す。図1に示すように、設計システムは、記憶装置
1と、高解像度ディスプレィ2と、メモリ3と、入力操
作部4と、出力部5と、マイクロプロセッサ6とで構成
される。記憶装置1は、膨大な記憶容量を有するハード
ディスク装置、光磁気ディスク装置であり、回路図設計
を行う回路設計アプリケ−ションプログラムと、当該プ
ログラムの実行時に設計者によって入力された各種設計
情報と、実装設計を行う実装設計アプリケ−ションプロ
グラムとを記憶している。
ないので説明を省略する。また実装設計については後述
する。ここでは、設計情報について詳細に説明する。こ
の設計情報は、以下の1.〜9.に示す種別の情報を含
んでいる。 1.部品情報 部品情報とは、回路図上のそれぞれの部品が何という製
品名で、基板上の配置位置はどこであるかを示した情報
である。部品情報の一例を図2(a)に示す。部品情報
は、回路図上のそれぞれの部品に設計者が採番した番号
である部品番号と(図中のIC1、IC3)、当該部品
に相応しい製品の製品名を示す部品名と(図中のMN7
00)、当該部品の基板上における座標と(図中の(2
0、100)(35、100))、当該部品の実装面を示す面番号と
(図中の”1”、”6”)、当該部品の基準辺が基板の
基準辺となす角度(図中の”0゜”、”180゜”)と
からなる。
は、「回路図上の部品IC1は製品MN700が相応し
く、その配置位置は面1の(20、100)となる」と
いう内容を示している。部品番号IC3の横の並びは、
「回路図上の部品IC3は製品MN700が相応しく、
その配置位置は面6の(35、100)であり、基準辺
と180°の角度をなす。」という内容を示している。
尚、部品情報のうち、前者の2つ(部品番号、部品名)
は回路設計あるいは実装設計において、対話編集モード
が実行されることで設定され、どう設定するかは設計者
に一任されている。後者の2つは実装設計によって綿密
に計算される。 2.部品形状情報 部品形状情報とは、実際に実装する部品の形状を表した
情報である。部品形状の一例を図2(b)に示す。部品
形状情報は、部品に相応しい製品の製品名を示す部品名
と、相対座標で表された当該製品の外形と、相対座標で
表された端子の外形である端子外形と、当該製品が有す
る端子数と、各端子の相対位置である相対座標とからな
る。上記の相対座標は、本実施例では、各部品の0番端
子に最も近い頂点を基準座標にして与えられている。こ
の情報も、回路設計あるいは実装設計において、対話編
集モードが実行されることで入力される。 3.ネット情報 ネット情報とは、端子間の論理的な接続を表す情報であ
る。ネット情報の一例を図2(c)に示す。図2(c)
に示すように、ネット情報は、設計者によって回路図上
の各接続線に命名された名称であるネット名と(図中
の”A”)、当該接続線によって接続される端子の情報
と(図中のIC1−1、R20−1、IC3−5)から
なる。この後者の端子の情報は、当該端子の端子番号
と、当該部品に付された部品番号とからなる。図2
(c)の表は、その右側の回路図と対応している。本図
において”A”というネット名の接続線が走り、この接
続線によってIC1の1番端子、IC3の5番端子が接
続されている。図2(c)のネット名”A”の横の並び
はこの回路図における端子同士の接続を示している。実
装設計における部品配置及び、接続線の配線は、このネ
ット情報に基づいて行われる。この情報も、回路設計あ
るいは実装設計において、対話編集モードが実行される
ことで、で入力され、どう設定するかは設計者に一任さ
れている。 4.配線パタン情報 配線パタン情報とは、配線済みの接続線に対応する箔の
形状を表した情報であり、その一例を図2(d)に示
す。図2(d)に示すように、配線パタン情報は、各接
続線に付された識別子と(図中のID”1”)、当該接
続線が対応しているネット名と(図中の”A1”)、当
該接続線が配線された面の識別子と(図中の面”
1”)、当該接続線を構成する構成点の数と(図中の”
6”)、その構成点の座標と(図中の(19.103),(24,10
3),(54,88)・・・・)からなる。尚構成点とは、上記形状を
構成する点をいう。具体的には、配線済みの接続線は、
基板上では、接続線は箔によって形成され、その形状
は、図2(d)の右半分に示すように折れ線になってい
るから、構成点は、当該折れ線の端点、節目に相当す
る。 5.基板の形状情報 基板の形状情報とは、対象となる基板がどんな形状であ
り、各辺の寸法がいくらであるかを示す情報である。こ
の各辺の寸法は、これから実装設計を行う際(実装失
敗、実装成功時)高解像度ディスプレィ2、入力操作部
4を用いての対話編集によって適宜変更される。この変
更によって基板の大きさの拡縮は行われる。 6.基板の層数情報 基板の層数情報とは、対象となる基板が何層で形成され
ているかを示す情報であり、電源、グランドのため内層
ベタとなっている層がどれであるかをも示している。こ
の情報も、回路設計あるいは実装設計において、対話編
集モードが実行されることで入力される。 7.設計対象情報 設計対象情報とは、回路図上の接続線のうち、優先して
配線を行うべきものを示した情報であり、その配線によ
って接続される部品の部品番号の羅列によって表され
る。
図3(a)においては、設計対象に、部品番号IC1、
IC2、IC100、IC200が設定されている。こ
れらの部品群が有する端子は、実装設計アプリケ−ショ
ンプログラムが配線を行うにあたって、優先的に配線さ
れる。 8.設計方法情報 設計方法情報とは、各ネット情報と一対にして記憶され
ている情報であり、そのネット情報を如何に配線するか
を示している。設計方法情報の一例を図3(b)に示
す。本実施例には、引き出し配線、全配線、途中配線と
いった種別が、設計方法情報に与えられている。
に、内層あるいは他面を経由して配線を行うため、端子
から所定長の接続線を引き出し、引き出した先にビアを
打つといった配線手法である。現在実装を行っている面
に配線に要する空き領域(空き領域とは、基板上の領域
であって、禁止域、配置済みの部品、配線済みの接続線
によって占められていない領域をいう。)が確保でき
ず、配線が行えない場合でも、この引き出し配線を行え
ば、配線が可能となる。
の配線を行う手法である。途中配線は、どこまで配線す
るかの制約が必要であるが、本実施例では、配線障害に
ぶつかるまでという制約がなされている。途中配線の指
定としてはこの他に、配線長制限を指定するというよう
な制約を設けてもよい。全配線とは、現在実装が行われ
ている面上に接続線の配線を行う手法であり、通常の配
線方法情報は、これに設定されている。 9.禁止域情報 禁止域情報とは、基板上において、該当する配置、配線
を禁止する領域がどこであるかを表した情報である。禁
止域情報の一例を図3(c)に示す。図3(c)に示す
ように、禁止域情報は、各禁止域に付された識別子(図
中の”ID1”)、何に対する禁止かを表す禁止種類
(図中の配線禁止)、何が原因でできた禁止かを表す禁
止起因(図中の箔による禁止、部品による禁止)、禁止
域の存在する面(面”1”)、禁止域の形状(図中の外
形)を表している。この情報も、回路設計あるいは実装
設計において、対話編集モードが実行されることで入力
される。 10.設計基準情報 設計基準情報とは、実装設計を行なう際の物理的な制約
条件など、実装設計の基準を表した情報である。設計基
準情報の一例を図3(d)に示す。図3(d)に示すよ
うに、設計基準情報は、配線箔巾(図中では、0.2m
m)、配線するにあたって、箔の最小間隔をいくらにす
るかを示す配線箔最小間隔(図中では、0.15mm)、箔と
端子との最小間隔を示す箔、端子パッド最小間隔(図中
では、0.3mm)などを表している。この情報も、回路設
計あるいは実装設計において、対話編集モードが実行さ
れることで入力される。
情報は各部品毎に設定されているが、本実施例では、回
路図上の同一部品名の部品からなるメモリモジュール等
の部品群を1つのグル−プとして扱い、このグル−プに
対して設計情報を設定するようにしている。グル−プの
一例を図4に示す。図中の部品601は、部品602〜
607からなる部品群を1つのグル−プとして扱ってい
る。この部品601の形状に関する情報は、その外枠と
なる長方形L601のものが設定されている。但し端子
に関するものは、部品602〜607についてのものが
設定されている。例えば、端子外形は、部品602〜6
07のものが設定されており、端子数は、部品602〜
607の端子数の合計数が設定されている。
リケ−ションプログラムの実行時において、実装設計中
の基板、部品、接続線の実寸比を忠実に再現したグラフ
ィックスを表示するCRTディスプレィ、LCDであ
る。この高解像度ディスプレィ2の表示内容を一例を図
5に示す。本図においてL字状の外枠は基板の外形であ
る。また、対向し合う2辺に小さな4角形が付された長
方形が存在するが、これはICである。また、小さな4
角形は当該ICの端子である。同じく、4辺に端子が付
された正方形はフラットパッケージのチップ面実装部品
である。また中が2つの辺で区切られている小さな長方
形は抵抗であり、小さな丸はビアである。基板上にビア
と端子、あるいは端子と端子との間に巾の太い折れ線、
垂直線、水平線が走っているが、これらは接続線を示
す。
情報によって相互の実寸比を忠実に再現している。尚本
図には、上記の部品、接続線の他に白抜きの矢印が存在
するが、これは設計者によるポインティングデバイスの
操作に連動するマウスカーソルであり、上記アプリケ−
ションプログラムの対話編集時には、設計者はこのマウ
スカーソルを用いて、基板上のレイアウトの変更を行
う。
クスの他にも、基板形状の情報の設定を受け付けるため
の設定メニュ−、実装成功あるいは実装失敗を示すメニ
ュ−が表示される。メモリ3は、その記憶領域が、シス
テム用領域と、アプリケ−ションプログラム用領域と、
各種作業用バッファ領域と、実装設計用バッファ領域と
に分割されている。
レーションシステムが利用する領域である。アプリケ−
ションプログラム用領域には、回路設計アプリケ−ショ
ンプログラム、及び、実装設計アプリケ−ションプログ
ラムが展開される。ここに展開されたアプリケ−ション
プログラムの各ステップは、マイクロプロセッサ6によ
って、逐一実行される。
セッサ6がアプリケ−ションプログラムの各ステップを
逐一実行する際、作業用領域として用いられる。実装設
計バッファには、高解像度ディスプレィ2がグラフィッ
クスを表示するための基板一面分の元データがアプリケ
−ションプログラムによって展開される。この実装設計
バッファ中の各位置は、基板左端を基準点としたx,y
座標によって指示される。また、この座標値は例えば、
0.001mm等の値をとり、基板の実物大を表すようにし
ている。
は、この実装設計バッファ、及び、各種作業用バッファ
中のデータのものをいう。また、本明細書における部品
の配置とは、部品の形状通りデータを実装設計バッファ
に書き込み、基板上でその部品が位置する座標、面、角
度を、その部品の部品情報に書き込むことをいう。同じ
く接続線の配線とは、実装設計バッファに線状にデータ
を書き込み、基板上でその接続線が位置する面と、その
面上での、当該接続線の構成点の座標及び構成点数を、
配線パタン情報として各種作業用バッファに書き込むこ
とをいう。
ス、キーボードを有し、ポインティングデバイスの操作
者の操作に応じて、高解像度ディスプレィ2上のマウス
カーソルを移動させ、キーボードからのキーパンチを受
け付けることで、対話編集の入力環境を設計者に提供す
る。出力部5は、所定用紙上に、設計結果を印刷出力す
るX−Yプロッタ、高解像度プリンタと、NC工作機械
を制御するために実装設計結果をCAMデータに変換す
るCAMデータコンバータと、LANを介して実装設計
結果を他の設計システムに送信するためのネットワーク
インターフェイスとからなる。
って実装設計が如何に行われるかを図6のフロ−チャ−
トを参照しながら説明を行う。図6は、実施例1に係る
実装設計アプリケ−ションプログラムのメインフロ−チ
ャ−トである。このフロ−チャ−トに基づいて、マイク
ロプロセッサ6が実装設計の各処理を行う様子を以下に
説明する。尚本フロ−チャ−トにおける配置対象部品と
は、図6のフロ−チャ−トのステップ206〜S208
のループ処理で、配置の順序が回ってきた部品をいう。
された各種設計情報が多数のファイルに分割されて記憶
されている。マイクロプロセッサ6は、設計情報を各種
作業用バッファ上に読み出し(図6に示したステップS
201)、基板の形状情報を設計者に設定させるための
設定メニュ−を表示し、基板の縦寸、横寸を設計者に設
定させる(ステップS202)。その後に、マイクロプ
ロセッサ6は、上記の設定と、これらの設計情報通りの
基板、部品を作成する(ステップS203)。作成後、
作成した基板を実装基板用バッファに書き込み、部品を
各種作業用バッファに書き込む(ステップS204)。
マイクロプロセッサ6は、作成した部品の何れかを配置
対象部品にし(ステップS205)、配置対象部品を基
板上に配置する(ステップS206)。この配置ステッ
プS206は、重心法により配置対象部品の配置位置を
決める重心法実行ステップS2061と、当該実行した
重心法が成功したか否かを判定する判定ステップS20
62からなり、これらのステップにより、配置対象部品
が基板上に配置される。配置後、マイクロプロセッサ6
は、基板上で配置対象部品がなす座標、面、角度を、配
置対象部品の部品情報に書き込む(ステップS206
3)。配置後、当該部品と、それ以前に配置済みの部品
のうち、設計対象であるものとの配線を行う(ステップ
S207)。配線後、マイクロプロセッサ6は、次の部
品を配置対象部品に設定し(ステップS209)、上記
の配置、配線を繰り返す(ステップS206〜S20
9)。
(ステップS208)、マイクロプロセッサ6は設計対
象部品として設定されている部品以外の配線を行う(ス
テップS210)。以上の手順で配線が終えたなら、更
なる高密度化を図るかを問うメッセージメニュ−を表示
し(ステップS211)、もし、設計者が高密度化を図
るならステップS202に戻り(ステップS212)、
図らないなら、出力部5に、以上の配置、配線で作成さ
れた設計情報を出力部5に出力させる(ステップS21
3)。
が配置出来なければ、実装失敗を高解像度ディスプレィ
2に表示させ(ステップS214)、対話編集によっ
て、設計者に配置の途中からの実装設計をやり直しを指
定させ、実装設計のやり直しを行う(ステップS21
5)。 <配線処理の説明>図6のフロ−チャ−トのS207で
は、配置対象部品のうち、設計対象に係るもののみを配
線するようにしている。そのため、図6のフロ−チャ−
トのステップS207は、図7に示すサブフロ−チャ−
トによって構成される。このフロ−チャ−トに基づい
て、マイクロプロセッサ6が各処理を行う様子を以下に
説明する。
品の部品番号が含まれるネット情報を全て探し出し(図
7のフロ−チャ−トのステップS402)、配置対象部
品と接続関係にある部品を全て見つけ出す(ステップS
403)。その後、S403で見つけた部品群のうち、
当該設計対象情報に含まれるもののみを残す(ステップ
S404)。そして、残った部品群と、配置対象部品と
のネット情報を参照し、そのネット情報と一対になって
いる配線手法情報を参照して(ステップS405)、ス
テップS406で配線を行う。ステップS406は、そ
のネット情報に付加された配線手法情報に基づいて、メ
ーズ法、あるいは、ラインサーチアルゴリズムによって
基板上に配線経路を作成するステップS407と、当該
ステップS407によって基板上に配線が行えたか否か
を判定する判定ステップS408とからなり、メーズ
法、あるいは、ラインサーチアルゴリズムによって配線
を行う。その後、本アルゴリズムで配線が行われたか、
行われなかったかの判定を行い、本アルゴリズムで配線
が行われれば、配線された接続線の配線パタン情報を各
種作業用バッファに書き込み(ステップS409)、処
理を終了し、行われなければ、実装失敗を高解像度ディ
スプレィ2に表示させる(図6に示したステップS21
4)。
処理によって、基板の実装が行われてゆく過程を、図8
〜図11の説明図を参照しながら説明を行う。図8、
9、10、11は、設計情報の設定と、その設定によっ
て配置、配線が如何に行われるかを示す説明図である。
尚本図は、図5の一例に示したグラフィックスによって
基板、部品、接続線、ビアを表している。
線が設定された場合の実装の様子を表している。尚本図
では、電源部、グランド部の配線は内層ベタとしている
ため、電源配線、グランド配線は図中503の端子から
配線引き出し504が行なわれ、終点が505のビアと
なる配線によって内層と接続されている。また、本図に
おいて、部品501が配置対象部品に設定されており、
設計対象情報に部品510、511、512が設定され
ている。また、図8(a)において、端子間は破線によ
って結ばれているが、この破線は、重心法によって配置
を行うため、アプリケ−ションプログラムが端子間に生
成している張力を示している。
設計情報及びフロ−チャ−トによる処理によって、基板
の実装が行われてゆく過程を具体的に説明する。図中の
(a)の状態において、プロセッサ6は、部品501に
ついてのネット情報を参照し、当該ネット情報で指示さ
れる端子間に張力(図中では、破線で示している。)が
発生しているとし、これらの張力が0になる位置に部品
501を配置する(図6に示したステップS206)。
配置後、張力によって引き合った端子間に、図8(b)
に示すように接続線を配線する(ステップS207)。
同様な配置、配線を部品502に対して行い、図中の
(c)に示すように、基板に対しての実装を終了する
(ステップS210〜213)。
置対象部品にグル−プが設定された場合の説明図であ
る。このグル−プの一例として、図9には、グル−プ6
01が存在しており、このグル−プ601が有する端子
は全配線が設定されている。本図も図8同様、破線で張
力を表している。また本図は、図5の一例に示したグラ
フィックスによって基板、部品、接続線、ビアを表して
いる。
−チャ−トによる処理によって、基板の実装が行われて
ゆく過程を具体的に説明する。マイクロプロセッサ6
は、グル−プ601が含む部品についてのネット情報を
参照し、当該ネット情報で指示される端子間に張力(図
中では、破線で示している。)が発生しているとし、こ
れらの張力が0になる位置にグル−プ601を配置する
(図6に示したステップS206)。配置後、張力によ
って引き合った端子間に、図9(b)に示すように接続
線を配線する(ステップS207)。
は、設計方法に途中配線が設定された場合の実装の様子
を表している。本図も図8同様、破線で張力を表し、図
5の一例に示したグラフィックスによって、基板、部
品、接続線、ビアを表している。この図を参照しなが
ら、設計情報及びフロ−チャ−トによる処理によって、
基板の実装が行われてゆく過程を具体的に説明する。
いてのネット情報を参照し、当該ネット情報で指示され
る端子間に張力(図中では、破線で示している。)が発
生しているとし、これらの張力が0になる位置に部品7
01を配置する(図6に示したステップS206)。配
置後、張力によって引き合った端子間に、図10(b)
に示すように接続線l701、l702、l703を配
線する(ステップS207)。マイクロプロセッサ6に
よって配線されたl701、l702、l703は、ジ
ャンパ線であり、その中央部が破線で表されている。こ
の破線部分が、基板からはみ出し、また、他の配線と交
差しているが、これはジャンパ線による配線が、空き領
域の有無に拘らず行われることを示している。
は、設計方法に引き出し配線が設定された場合の実装の
様子を表している。本図も図8同様、破線で張力を表
し、図5の一例に示したグラフィックスによって、基
板、部品、接続線、ビアを表している。この図を参照し
ながら、設計情報及びフロ−チャ−トによる処理によっ
て、基板の実装が行われてゆく過程を具体的に説明す
る。
いてのネット情報を参照し、当該ネット情報で指示され
る端子間に張力(図中では、破線で示している。)が発
生しているとし、これらの張力が0になる位置に部品8
01を配置する(ステップS206)。配置後、張力に
よって引き合った端子間に、図11(b)に示すよう
に、端子804、807、808、809・・・から引
き出し配線を行い、引き出し先にビアを打つ(ステップ
S207)。
線を交互に繰り返すことで、部品配置に対して常に配線
を保証した設計ができ、基板上のレイアウトが部分的に
確実になってゆく。そのため、たとえ設定した大きさで
部品、接続線にあぶれが生じても、基板から、一部の部
品、接続線を除去して配置、配線をやり直すことで最適
レイアウトを探究することができる。このように基板レ
イアウトを部分的に確実にしていけば、仮実装の繰り返
しがなくなり、実装設計が大きく効率化される。
を行い、残余のものを対話編集にて配置、配線すること
で、めりはりのあるレイアウトが作成でき、基板の電気
的特性を良くすることができる。同様に、部品の大きさ
を予め大きめに設定しなくてもよいので、この設定分の
余白を切り詰めることができ、高密度化を図ることがで
き、対話編集等を用いたレイアウトの修正が少なくなる
ため、設計効率が大きく向上する。
部品を禁止域外及び配置済みの部品が占める領域外に配
置し、その配置位置で、配線済みの接続線と重合した場
合、その接続線を退避させるようにしている。また、配
置対象部品についての接続線を禁止域外及び配線済みの
接続線が占める領域外に配線し、その配線経路で配置済
みの部品と重合した場合、その配置済みの部品を退避さ
せるようにしている。
チャ−トのステップS206が、図12に示すサブフロ
−チャ−トで構成される。また図7のステップS406
が、図13に示すサブフロ−チャ−トで構成される。図
12に示すフロ−チャ−トは、重心法により配置済みの
部品が占める領域外あるいは禁止域外に、配置対象部品
の配置位置を決めるステップM1と、決定した位置で、
部品が配線済みの接続線と重合したかを判定する判定ス
テップM2と、重合が判定された場合、重合した接続線
(障害配線)が退避可能な空き領域が、基板上に存在す
るかを判定するステップM3と、存在しなければ、障害
配線の退避先の候補となる候補領域を複数個生成するス
テップM4と、候補領域の生成後、候補領域内の部品あ
るいは接続線の移動が基板上において既に作成されたレ
イアウトにどれだけ影響するかを、評価関数によって評
価するステップM5と、評価関数による評価後、その評
価によって、最も影響が少ないことが判明した候補領域
及びその周辺に位置する部品あるいは接続線を僅かずつ
移動して、空き領域を確保するステップM6と、ステッ
プM6での移動によって空き領域が確保し得たかを判定
するステップM7と、障害配線を空き領域に退避するス
テップM8と、空き領域が確保できなかった場合、障害
配線を引き出し配線に変更するステップM9と、障害配
線を空き領域に退避するステップM10とからなる。
2実施例では、配線済みの接続線が占める領域外、禁止
域外にメーズ法、あるいは、ラインサーチアルゴリズム
によって基板上に配線経路を作成するステップN1と、
作成後、作成した配線経路が配置済みの部品と重合した
かを判定するステップN2と、ステップN2で重合が判
定された場合、重合した部品(障害部品)及びそれに接
続されている接続線の退避先となる空き領域が基板上に
存在するかを判定するステップN3と、存在しなけれ
ば、障害部品、及び、それに接続されている接続線の退
避先の候補領域を基板上に複数個生成するステップN4
と、ステップN4での生成後、候補領域の部品あるいは
接続線の移動が基板上において既に作成されているレイ
アウトにどれだけ影響するかを評価関数によって評価す
るステップN5と、評価関数での評価後、その評価によ
って最も影響が少ないことが判明した候補領域及びその
周辺に位置する部品あるいは接続線を僅かずつ移動し、
障害部品及びそれに接続されている接続線の退避先とな
る空き領域を確保するステップN7と、空き領域が確保
不可能かを判定するステップN8と、障害部品及びそれ
に接続している接続線を空き領域に退避するステップN
9とからなる。
きさの空き領域を含んでいる領域であり、その空き領域
周辺に位置する部品群を僅かずつ移動させれば、そこに
障害配線を退避できる領域を確保できるものをいう。あ
るいは、その空き領域周辺の部品を退避させればそこに
障害部品及びそれに接続している接続線を退避できる領
域をいう。評価関数とは、上記の空き領域確保のための
移動が、その候補領域内部及びその周辺の部品の退避が
基板上の既に作成されているレイアウトにどれだけ影響
するか(この小ささは評価値と称される。)を評価する
関数である。このように、評価関数は作成済みのレイア
ウトへの影響を評価するものであるから、評価値は『そ
の候補領域内にどれだけ配置済みの部品がふくまれてい
るか』、『配線済みの接続線がどれだけふくまれている
か』、『候補領域の位置がどれだけ基板の外枠に近い
か』に基づいて増減する。
確保されてゆく様子を表した図である。本図において、
部品3101が配置対象部品に設定されている。また、
図中で破線で外形を表した領域3111は、ステップM
1で決定される配置対象部品の配置位置である。この図
を参照しながら、設計情報及びフロ−チャ−トによる処
理によって、基板の実装が行われてゆく過程を具体的に
説明する。既に基板上に部品3102〜3107が配置
され、マイクロプロセッサ6は、配置対象部品に部品3
101を選択している。先ずマイクロプロセッサ6は、
重心法により配置済みの部品が占める領域外、禁止域外
に、配置対象部品3101の配置位置を決定し(図12
のステップM1)、決定した位置で、部品が配線済みの
接続線と重合したかを判定する(ステップM2)。ここ
で、図14(a)の参照符号3111に示す部分が配置
位置に決定され、接続線3112〜3115との重合が
判定されると、これらを障害配線と設定する。設定後、
マイクロプロセッサ6は、退避可能な空き領域が存在す
るかを判定する(ステップM3)、図14(a)では、
障害配線の右隣に空き領域が存在しているので、マイク
ロプロセッサ6は、図14(b)に示すように、障害配
線3112〜3115を、この空き領域に退避する(ス
テップM8)。
領域が存在していたが、次に、図14の右隣の領域が、
配置済みの部品及び配線済みの接続線によって占められ
ている場合について図14及び図15を参照しながら説
明を行う。図15は、ステップM6で、配線領域が確保
されてゆく様子を示した説明図である。ステップM3に
おいて、空き領域が存在しなければ、マイクロプロセッ
サ6は、障害配線の退避先の候補となる候補領域を複数
個生成し(ステップM4)、候補領域内の部品あるいは
接続線の移動が基板上の作成済みのレイアウトにどれだ
け影響するかを評価関数によって評価する(ステップM
5)。ここで、図14において障害配線3111の周辺
には、部品3102、3103、3104、3105、
3106、3107が位置しており、障害配線3111
の右隣の領域と、これらの部品が占める領域とが候補領
域として生成される。これらの候補領域のうち、部品3
102、3103、3104、3105、3106、3
107が位置する領域は、基板の外枠の近くに位置して
いるから、これらの位置の評価値は自ずと高いものとな
る。従って、これらと比較して、配置対象部品3101
の右隣の領域の評価値が最も低く算出される。そのため
マイクロプロセッサ6は、算出した評価値に基づいて、
図15に示すように、障害配線3101の右隣の領域、
及び、その周辺に位置する部品あるいは接続線を矢印に
示すように僅かずつ移動して、空き領域を確保する(ス
テップM6)。この図15の一例では、その周辺の部
品、接続線を僅かずつ移動させることで、障害配線を退
避させるだけの空き領域が確保されているので、確保可
能と判定されると(ステップM7)、障害配線3112
〜3115を、この空き領域に退避し(ステップM1
0)、処理を終了する。
き領域が確保できなければ(ステップM7)、空き領域
に障害配線を引き出し配線に変更する(ステップM
9)。図16は、図13のフロ−チャ−トによって配線
領域が確保されてゆく様子を表した図である。図16に
おいて、部品2702が配置対象部品に設定されてい
る。また、図中の破線は、図16(a)において網掛け
が付された部品が、ステップN2で判定される障害部品
2701である。
−チャ−トによる処理によって、基板の実装が行われて
ゆく過程を具体的に説明する。マイクロプロセッサ6
は、部品2701、2704〜2708を、基板上に既
に配置しており、また、配置対象部品2702を既に図
16(a)に示すように配置している。ここでマイクロ
プロセッサ6は、配線済みの接続線が占める領域外、禁
止域外にメーズ法、あるいは、ラインサーチアルゴリズ
ムによって基板上に配線経路2711を作成し(ステッ
プN1)、作成した配線経路が配置済みの部品を重合し
たかを判定する(ステップN2)。ここで、図16
(b)に示すように、配線経路2711が障害部品27
01と重合したとすると、障害部品2701及び、それ
に接続されている接続線の退避先となる空き領域が存在
するかを判定する(ステップN3)。ここで、障害部品
2701の右隣に空き領域が存在するので、マイクロプ
ロセッサ6は、図16(c)に示すように、この空き領
域に、障害部品を退避する(ステップN9)。
領域が存在していたが、次に、図16の右隣の領域が配
置済みの部品及び配線済みの接続線で占められている場
合について図16及び図17を参照しながら説明を行
う。図17は、上記フロ−チャ−トによって、障害部品
を配置するための領域が確保されてゆく様子を示した模
式図である。
ければ、障害部品、それに接続されている接続線の退避
先の候補領域を基板上に複数個生成する(ステップN
4)。ここで、障害部品2701の周辺には部品270
4〜2707が存在するので、これらが占める領域が候
補領域として指定される。次にマイクロプロセッサ6
は、各候補領域について、候補領域の部品あるいは接続
線の移動が基板上のその他の部品及び配線済みの接続線
にどれだけ影響するかを評価関数によって評価する(ス
テップN5)。部品2702〜2707は、基板の外枠
に近いので、これらの評価値は自ずと高くなる。従って
これらと比較して、障害部品2701の右隣の領域の評
価値が最も少なくなる。右隣の領域の少なさが判明する
と、図17に示すように、この候補領域及びその周辺に
位置する部品あるいは接続線を矢印に示すように僅かず
つ移動して空き領域を確保し(ステップN7)、確保で
きれば(ステップN8)、障害部品及び、これに接続さ
れている接続線を空き領域に退避して(ステップN
9)、処理を終了する。もし退避できなければ、図6に
示したステップS214に戻り、実装失敗をディスプレ
ィ2に表示させる。
が退避可能かを判定し、可能な場合は当該接続線を退避
させるので、空き領域が確保できなかった場合の配置不
可能に柔軟に対応でき、実装成功となる可能性を高める
ことができる。換言すれば、障害配線の退避を試行した
後に実装失敗と判断するので、実装失敗の可能性を減ら
すことができる。
能かを判定し、可能な場合は当該部品を退避させるの
で、空き領域が確保できなかった場合の配線不可能に柔
軟に対応でき、実装成功となる可能性を高めることがで
きる。換言すれば、障害部品の退避を試行した後に実装
失敗と判断するので、実装失敗の可能性を減らすことが
できる。
を僅かずつ移動することで空き経路を確保しようとする
ので、多くの接続線が配線されて、基板上の空き経路が
極めて少なくなった状態でも、最後まで空き経路の確保
が試みられることになる。またその移動によって空けら
れた領域を通るように、算出された領域中の障害配線の
配線経路、障害部品の配置位置が変更されるので、高密
度なレイアウトが作成されることになる。この空き領域
が無い場合には、障害配線を引き出し配線で処理し、他
面を用いて配線を行うことで、部品配置不可能による実
装失敗を無くすことができる。
の部品面、半田面に配置可能な場合に、配線の邪魔にな
らないように面を変更してもよい。また、配置角度を変
更してもよい。多層基板の場合であれば、障害部品をさ
けるために、引き出し配線によって配線層を変更し配線
してもよい。上記実施例は、第1実施例の構成に付加す
る形で説明してきたが、本実施例は、その要旨を逸脱し
ない範囲で変更実施することができる。例えば、本実施
例での配線が行えたなら、第4実施例での配線長の短縮
を行うように構成してもよい。また、本実施例で基板の
面積が不足したら、第3実施例での基板面積の拡大処理
を行うように構成してもよい。
を終えた後、基板の大きさをどれだけにすればよいかを
算出し、算出した大きさの基板で、実装設計のやり直し
を行うようにしている。そのため、第3実施例では、図
6のフロ−チャ−トのステップS210(実装成功
時)、S214(実装失敗時)での処理を終えた後に、
図18のフロ−チャ−トが実行され、このフロ−チャ−
トの処理を終えた後に、図6のフロ−チャ−トのステッ
プS203を行うようにしている。
品が基板上に全て配置されたかを判定するステップS1
704と、配置できなければ、未配置の部品が占める面
積SPを算出するステップS1705と、配置できてい
た場合、回路図上の接続線か配線されたかを判定するス
テップS1706と、配線できてなかったら、未配線の
接続線のネット情報を検索するステップS1707と、
検索された接続線がどれだけの配線長になるか(この配
線長を仮想配線長Lとする)を算出するステップS17
08と、その未配線の接続線が基板上で占める巾(巾
W)を算出するステップS1709と、S=SP+SR
(SR=W×L)を計算し、基板面積の不足分Sを算出
するステップS1710と、今の基板の面積(面積S
B)を算出するステップS1712と、不足分Sと面積
SBとの割合に基づいて、基板の拡大幅EWを算出する
ステップS1713と、基板の外枠を、外側に拡大幅E
Wだけ拡大するステップS1714と、基板拡大フラグ
に1を設定するステップS1715と、実装設計が成功
した場合、基板拡大フラグの設定値を判定するステップ
S1716と、基板の外枠から配置済みの部品までの余
白RWを算出するステップS1718と、基板の外枠の
各辺を余白RWだけ内側に縮小するステップS1720
とからなる。
示した説明図である。尚本図は、図5の一例に示したグ
ラフィックスによって基板、部品、接続線、ビアを表し
ている。この図を参照しながら、設計情報及びフロ−チ
ャ−トによる処理によって、基板の実装が行われてゆく
過程を具体的に説明する。マイクロプロセッサ6は、回
路図上の部品が基板上に全て配置されたかを判定する
(図18のフロ−チャ−トに示すステップS170
4)。図19(a)において、部品1801が配置でき
てないので、未配置部品1801が占める面積SPを算
出する(ステップS1705)。ここでもし配置できて
いたら、回路図上の接続線か配線されたかを判定する
(ステップS1706)。ステップS1706において
配線できてなかったら、マイクロプロセッサ6は、未配
置部品1801の未配線の接続線のネット情報を検索し
(ステップS1707)、検索された接続線がどれだけ
の配線長になるかを算出して(ステップS1708)、
その未配線の接続線が基板上で占める巾(巾W)を算出
する(ステップS1709)。算出後、S=SP+SR
(SR=W×L)を計算し、基板面積の不足分Sを算出
する(ステップS1710)。算出後、L字状の今の基
板の大きさ(面積SB)を算出し(ステップS171
2)、不足分Sと面積SBとの割合に基づいて、基板の
拡大幅EWを算出する(ステップS1713)。算出
後、図19(b)に示すように、基板の外枠を外側に拡
大幅EWだけ拡大し(ステップS1714)、拡大後、
基板拡大フラグに1を設定する(ステップS171
5)。このように、拡大幅EWだけ拡大された基板に対
して、再度実装設計を行ったとする(図6に示したステ
ップS203〜S210)。すると、図19(c)に示
すように、未配置部品は、基板内に配置され、そればか
りか、全ての部品、接続線が高密度に実装される。
う。図19(d)〜(f)は、基板の縮小幅を算出する
様子を示した説明図である。ここで、図19(d)での
状態で、実装設計が終了したものとする。先ずマイクロ
プロセッサ6は、基板拡大フラグの設定値を判定し(ス
テップS1716)、この成功が上記の拡大幅EWの拡
大によるものかを判定する。基板拡大フラグが1なら
ば、これ以上縮小しようがないので、処理を終了する。
そうでなければ、基板の外枠から配置済みの部品に至る
まで、空き領域を順次探索してゆき、外枠から、配置済
みの部品までの余白RWを算出する(ステップS171
8)。このような算出によって、図19(e)で矢印で
示す余白RW1〜RW4が算出される。算出後、基板の外
枠の各辺を余白RWだけ内側に縮小する(ステップS1
720)。縮小後、縮小幅RW1〜RW4だけ縮小された
基板に対して、再度実装設計を行ったとする(図6に示
したステップS203〜S210)。すると、図19
(f)に示すように、全ての部品、接続線が高密度に実
装される。
積から拡大幅を求めたが、拡大距離を任意のオフセット
値を設けそのオフセット分拡大していってもよい。ま
た、基板縮小の処理においても、任意のオフセットを設
け、そのオフセット分縮小してもよい。また、基板面積
と配置済みの部品、配線済みの接続線が占める面積とが
等しくなるように基板外形縮小距離を算出してもよい。
また、本実施例は、第1実施例に適用して説明を行った
が、第1実施例での手順を踏まえなくても、従来通りの
自動配置、自動配線の後に、拡大距離、縮小距離を求め
るようにしてもよい。
る形で説明してきたが、本実施例は、その要旨を逸脱し
ない範囲で変更実施することができる。例えば、第2実
施例での障害配線、障害部品の退避を終えた後に、本実
施例での処理を行うよう構成したり、本実施例での配線
が行えたなら、第4実施例での配線長の短縮を行うよう
に構成してもよい。
部品の配置位置を配置済みの部品に寄せて、配線長を切
り詰めるようにしている。そのため、第4実施例では、
図7のフロ−チャ−トのステップS406に示したフロ
−チャ−トが、図20のサブフロ−チャ−トに示すよう
に構成される。
第4実施例についての説明を行う。第4実施例では、図
7のフロ−チャ−トに示したステップS406が、重な
りフラグに初期値0を設定するステップS1202と、
配線経路を形成するステップS407と、配線経路が形
成し得たかを判定する判定ステップS408と、配線で
きたら、配線パタン情報をバックアップするステップS
1206と、バックアップ後、基板上から、配置対象部
品の接続線の配線パタン情報を削除するステップS12
08と、削除した後、配置対象部品の配置位置、配置
面、角度等のバックアップをとるステップS1210
と、配置対象部品の移動先(移動目標点)を算出するス
テップS1211と、その移動先に移動するための移動
量を算出するステップS1212と、算出された移動量
だけ、配置対象部品の配置位置を寄せるステップS12
13と、S407での配線が行えなかった場合、一度で
も配線が成功したことがあるかを判定するステップS1
214と、一度でも成功した場合、既に記憶した配線パ
タン情報で配線を行うステップS1215と、重なりフ
ラグが1にされたら、配置対象部品の位置寄せをそこま
でに留めるステップS1207とからなる。
行うにあたって、配置対象部品と配置済みの部品とが重
なったときに設定されるフラグである。従って、この重
なりフラグは重なり時のみ1に設定され、そうでない時
には、0に設定される。 <移動目標点の算出>図20のフロ−チャ−トに示した
ステップS1211では、クリティカルパス、アドレス
バス、データバスの配線長を切り詰めるるよう、移動先
を決定している。そのため、図20のフロ−チャ−トに
示したステップS1211は、図22に示すようなサブ
フロ−チャ−トで構成される。
−トのステップS1211は、配置対象部品に接続され
ている接続線のネット情報を参照するステップS130
2と、そのネット情報にクリティカルパスが存在するか
を判定するステップS1308と、データバス、アドレ
スバスが存在するかを判定するステップS1309と、
クリティカルパスかバスかが存在すれば、それらを対象
ネット(対象ネットとは、配線長を切り詰めようとする
接続線のネット情報を格納するための配線である。)に
設定し、クリティカルパスもバスもなければ、配線済み
の接続線を対象ネットに設定するステップS1310
と、対象ネットを介して、配置対象部品が有する端子と
接続されている全ての端子を探し出すステップS130
5と、探し出した全ての端子の形状から、それらの端子
の重心位置を算出するステップS1306とからなる。
尚、ネット情報がクリティカルパスであるか、データバ
スあるいはアドレスバスであるか、この何れでも無いか
は、ネット情報に付加されたクリティカル有無欄、バス
有無欄を参照することで行われる。クリティカル有無
欄、バス有無欄が付加されたネット情報の一例を図21
に示す。図中のネット名Aの横の並びは、「ネット名A
の接続線は、IC1-1の端子、IC3-5の端子を接続して
おり、バスと設定されている。」といった内容を示して
いる。また図中のネット名Bの横の並びは、「ネット名
Bの接続線はIC5-5の端子、IC6-7の端子を接続して
おり、バスでもクリティカルパスでもない」といった内
容を示している。図中のネット名Cの横の並びは「ネッ
ト名Cの接続線は、IC7-1の端子、IC10-5の端子を
接続しており、”クリティカルパス”と設定されてい
る。」といった内容を示している。本情報は、回路設計
時あるいは実装設計時に対話編集モードを起動すること
で入力され、ファイルの形態で記憶装置1に記憶されて
おり、適宜、各種作業用バッファ領域へと読み出されて
使用される。
示したステップS1212は、ステップS1206から
ステップS1213までの処理が何度も繰り返されるこ
とで、配置対象部品の位置が徐々に目標点に近づくよう
に構成されている。そのため、図20のフロ−チャ−ト
に示したステップS1212は、図23に示すサブフロ
−チャ−トで構成される。
の間の禁止域、配置済みの部品、配線済みの接続線を回
避するように、移動方向Dを算出するステップS140
3と、重なり巾Wを”0”に設定するステップS140
4と、移動量Lを算出するステップS1405と、移動
量Lが”0”以下かを判定するステップS1407と、
以下でなければ、配置対象部品を移動量Lだけ移動でき
るかを判定するステップS1408と、できなければ、
重なり巾Wを算出するステップS1409と、重なり巾
Wを算出すれば、重なりフラグを1に設定するステップ
S1209と、移動距離Lから重なり巾Wを減ずるステ
ップS1406と、移動量Lが0以下か、移動可能であ
れば、移動位置を算出するステップS1410とからな
る。
点への方向を示す変数である。また重なり巾Wとは、配
置対象部品の移動によって、配置済みの部品と、目標点
とがどれだけ重なったかを示す変数であり、配置対象部
品が目標点に近付いてゆく間は”0”で、重なりだすと
その重なった巾が設定される。図中のMは配置対象部品
と目標点との間の距離で、目標点に近付く度に小さくな
ってゆく。移動量Lは、配置対象部品を徐々近付けるた
めの寄せ巾である。移動量LはMをn(nは所定数であ
り、本実施例では、10と設定されている。)で割った
値に設定されている。このように移動量Mが小さく設定
されているのは、配置対象部品を移動した場合に、近づ
き過ぎたために、配線ができなかったり、配置対象部品
と現配置位置との間の障害物が存在したりして移動でき
なくなるのを防ぐためである。なお、移動量Lは、配置
対象部品の形状巾などを考慮して決定してもよい。
動により、配線が可能となった場合、一旦図20のフロ
−チャ−トに戻るようにしている。そして再度、図20
のフロ−チャ−トから、本サブフロ−チャ−トに処理が
移った場合、目標点と配置対象部品との距離は前回より
小さくなっているため、本サブフロ−チャ−トは前回よ
り小さい移動距離Lを算出する。すなわち、移動の回数
が増すほど、また目標点に近付くほど、小さい移動量を
算出するようにしている。
に徐々に近付く様子を表している。図中のフェーズ1
は、その左の初期状態から、配置対象部品1501を移
動距離L1だけ移動し、配線した状態である。フェーズ
2は、フェーズ1で配線可能であるため、同様に移動距
離L2を求め、さらに移動を行い、配線した状態であ
る。フェーズ1からフェーズnは、移動および配線処理
を繰り返すことを示す図であり、繰り返しが進むにつれ
て移動距離は小さくなり移動目標点に近づいていく。最
終結果は、配線不可能となる1つ前の状態での配置配線
結果である。この最終結果は、初期状態の配線と比較し
て配線が短くなっている。本図において、部品1501
が目標点に設定されている。また図中にプロットされた
黒丸1515は目標点である。図中の左向きの矢印移動
量L1、移動量L2、移動量Lnは移動量である。この
移動前後の配置対象部品の様子を、実線で描かれた配置
対象部品1501と、破線で描かれた配置対象部品15
01との交差で表している。
ャ−トによって位置寄せが行われる過程を説明する。既
に、重なりフラグに初期値0を設定され(図20のフロ
−チャ−トのステップS1202)、図中の”初期状
態”に示すように配線経路が形成されて(図20のフロ
−チャ−トのステップS407)、配線経路が形成し得
ことが判定されている(ステップS408)。この初期
状態でマイクロプロセッサ6は、初期状態での配線パタ
ン情報をバックアップする(ステップS1206)。バ
ックアップ後、基板上から配置対象部品の接続線の配線
パタン情報を削除し(ステップS1208)、削除した
後、重なりフラグが1かを判定して(ステップS120
7)、配置対象部品の配置位置、配置面、角度等をバッ
クアップする(ステップS1210)。その後、マイク
ロプロセッサ6は、配置対象部品の移動目標点を算出す
る(図20のフロ−チャ−トのステップS1211)。
22へのサブフロ−チャ−トへの移行を行う。マイクロ
プロセッサ6は、配置対象部品に接続されている接続線
のネット情報を参照し(ステップS1302)、その中
に、クリティカルパスあるいはデータバス、アドレスバ
スが存在するかを判定する(ステップS1308、13
09)。配置対象部品1501には、バス1515〜1
518が存在するので、これらのバスのネット情報を対
象ネットに設定する(ステップS1310)。対象ネッ
トの設定後、マイクロプロセッサ6は、対象ネットを介
して配置対象部品が有する端子と接続されている端子を
探し出す(ステップS1305)。配置対象部品は、バ
ス1515〜1518を介して端子1511〜1514
と接続されているので、これらの端子の形状から、重心
位置1515を算出し(ステップS1306)、算出
後、この重心位置1515を移動目標点とする。この移
動目標点の算出を終えると、図22のサブフロ−チャ−
トから図20のフロ−チャ−トへとリターンする。
決定が行われる(図20のフロ−チャ−トに示したステ
ップS1212)。ここで処理は、図20から図23へ
のフロ−チャ−トへと以降する。先ずマイクロプロセッ
サ6は、目標点との間の禁止域を回避するような移動方
向Dを算出する(ステップS1403)。移動方向D
は、初期状態での配線が可能であったため、現配置位置
から移動目標点に近づく方向、すなわち左方向に設定す
る。移動方向の設定後、マイクロプロセッサ6は、重な
り巾Wを”0”に設定し(ステップS1404)、移動
方向に対して部品1501を移動するため、移動距離L
1を算出する(ステップS1405)。本例において
は、移動距離L1は部品1501の基準座標と移動目標
点との距離Mの1/10となる。移動量Lの算出の後、
移動量Lが”0”以下かを判定する(ステップS140
6、S1407)。以下でなければ、配置対象部品が移
動量L1だけ移動できるかを判定する(ステップS14
08)。移動可能なので、移動位置を算出する(ステッ
プS1410)。移動量の算出後、図20のフロ−チャ
−トにリターンする。
ば、図20のフロ−チャ−トに示したステップS121
1で算出した移動目標点に近づける方向になる。配線が
できていなれば、ステップS1211で算出した移動目
標点から遠ざける方向が、移動方向Dになる。マイクロ
プロセッサ6は、算出された移動量L1だけ、配置対象
部品の配置位置を、目標点に寄せる(ステップS121
3)。寄せた後に配線を行うと、基板上のレイアウト
は、フェーズ1のようになる。
だけ配置対象部品の位置を寄せる。続いて移動量L3を
算出し、移動量L3だけ配置対象部品の位置を寄せる。
このような手順を繰り返すことで、フェーズ2・・・フ
ェーズnに示すように、配置対象部品1501が有する
端子1519は、最も、目標点1515に近づいた状態
になる。
ッサ6は、目標点との間の禁止域を回避するような移動
方向Dを算出し、移動量Ln+1を算出する(図23のフ
ロ−チャ−トのステップS1405)。フェーズnにお
いて、目標点と、配置対象部品との間隔は僅かなものに
なっているから、その1/10の値であるLn+1は微々
たる値となる。移動量Ln+1の算出の後、移動量Ln+1
が”0”以下かを判定する(ステップS1407)。以
下でなければ、配置対象部品が移動量Ln+1だけ移動で
きるかを判定する(ステップS1408)。ここで、配
置対象部品1501が目標点に重なることで移動不可能
になったとすると、マイクロプロセッサ6は重なり巾W
を算出する(ステップS1409)。算出後、Ln+1か
ら重なり巾Wを減じ、減じた値Ln+2を移動量とする。
このLn+2は、Ln+1から重なり巾のみを省いたものであ
るから、配置対象部品の配置位置を極限まで寄せるもの
となる。このLn+2の移動を行うと、最終結果のレイア
ウトとなる。重なり巾の算出後、重なりフラグを1に設
定し、移動位置を算出する(ステップS1410)。移
動位置の算出後、図20のフロ−チャ−トにリターンす
る。
量Ln+2だけ、配置対象部品の配置位置を目標点151
5に寄せる(図20のフロ−チャ−トのステップS12
13)。寄せた後に配線を行い、ステップS1206を
経て、ステップS1207に至ると、重なりフラグの設
定値を判定する。上記の重なり巾Wの算出の後で重なり
フラグが1に設定されているので(ステップS120
7)、処理を終了する。
に移動していったが、上記フロ−チャ−トでは、斜め方
向の移動も可能である。この場合、配置対象部品が移動
する度毎に異なった移動方向を設定し、その方向に移動
する。これを、各フェーズの度に行えば、図24では水
平線状であった配置対象部品の動きが、曲線を描くよう
になる。
408において、配線失敗である場合、一度でも配線が
成功したかを判定する(ステップS1215)。もし成
功していたら、その成功時で記憶した配線パタン情報で
配線を行い(ステップS1215)、そうでなければ、
実装失敗とする。以上のように本実施例によれば、実際
に配線し配線可能性を確かめながら、部品の配置目標点
に最も近づく位置への移動を行ない、また配線できない
場合には、配線可能となるまで、目標点から遠ざける方
向への移動を行なうことにより、余分な配線領域をなく
し、高密度な配置配線設計ができる。そのため、配線長
を切り詰めたレイアウトを作成することができる。従っ
て、配線中のインダクタンス成分が信号の周波数及び経
路長に比例して増大することで生じる位相遅延を低減す
ることができる。
続線長が切り詰められることで、映像信号は基板上の部
品のノイズを受けにくくなる。更にクロック信号の接続
線長が切り詰められることで、基板上の部品に与えるノ
イズを最も小さくすることができる。尚、上記移動距離
は、配置対象部品の形状巾などを考慮して決定してもよ
い。
る形で説明してきたが、本実施例は、その要旨を逸脱し
ない範囲で変更実施することができる。例えば、第2実
施例での障害配線、障害部品の退避を終えた後に、本実
施例での処理を行うよう構成したり、また、本実施例で
基板の面積が不足したら、第3実施例での基板面積の拡
大処理を行うように構成してもよい。
例での構成に加えて、配線済みの接続線の配線パタン情
報を再利用するようにしている。そのため、第5実施例
では、図25のフロ−チャ−トに示すように、図7のフ
ロ−チャ−トのステップS406が、図20に示したフ
ロ−チャ−トに、配置対象部品の配線を、配線手順情報
を用いて行うステップS2501と、移動目標点に向け
て配置対象部品を移動した後であり、直前に配線された
配線パタン情報が存在するか否かを判定するステップS
2502と、存在すれば、その配線パタン情報の相似形
を作成するステップS2503と、ステップS2503
において、配線が行えた後に、配線パタン情報を記憶す
るステップS2109とを加えた構造になっている。
すように、配置対象部品が有する端子の1つについての
ネット情報が、ネットグル−プ(相互に配線パタン情報
を利用し合う接続線のグル−プである。)に含まれるか
を判定するステップS2771と、もし含まれていれ
ば、そのネットグル−プの中に、既に配線パタン情報が
作成されているものが有るかを判定するステップS27
72と、作成されているものがあれば、その配線パタン
情報を利用して配線を行うステップS2773と、なけ
れば、メーズ法、ラインサーチ法で配線するステップS
2774とを有し、以上のステップを、配置対象部品が
有する全ての端子について繰り返すループ構造になって
いる。
は、各種作業用バッファ内の配線手順情報内に示されて
いる。配線手順情報とは、これから配線を行う際、一度
配線が行われた配線パタン情報を利用するための情報で
あり、その一例を図26に示す。図26に示すように、
配線手順情報は、各グル−プの識別子であるグル−プ名
と(図中のGr1、Gr2、Gr3)と、回路図上で束
ねられ、1つのグル−プにまとめられている接続線のネ
ット名の集合と(図中のA1、A2、A3)と、これら
の接続線がどうゆう形状で統一されるべきであるかを示
すパタン形状(図中のL字状、水平線状)とからなる。
行われる様子を示した説明図である。尚本図は、図28
の一例に示したグラフィックスによって基板、部品、接
続線、ビアを表している。本図において、接続線241
0〜2413が上記再利用によって配線された接続線群
であり、これらのネット情報は、同一ネットグル−プに
属している。2410〜2413の下に、2410〜2
413の相似形であって、各辺を等縮したものが存在す
るが、これらは、ステップS2503で作成される相似
形の配線パタン情報である。また本図では、部品240
1が配置対象部品に、2411が移動目標点に設定され
ている。
よる処理によって、基板の実装が行われてゆく過程を具
体的に説明する。重心法が行われることによって、配置
対象部品2401が既に配置されている。ここでマイク
ロプロセッサ6は、配置対象部品が有する端子の1つに
ついてのネット情報が、何れかのネットグル−プに含ま
れるかを判定する(ステップS2771)この場合、接
続線2410のネット名ネットAがネットグル−プAに
含まれているので、続いて、そのネットグル−プAの中
に、既に配線パタン情報が作成されているものが有るか
を判定する(ステップS2772)。ここで、図26に
示すように、作成されているものがあるとすると、この
配線パタン情報を利用して、接続線2410〜2413
の配線を行う(ステップS2773)。本図では、パタ
ン形状にL字状が記憶されているので、図28に示すよ
うに、接続線2410〜2413をL字状に配線する。
動目標点を設定し、図28(b)に示すように、移動目
標点2411に向けて、配置対象部品2401を左斜め
下に移動する(ステップS1210〜S1213)。尚
この移動の前には、配線パタン情報が記憶されている。
マイクロプロセッサ6は、移動目標点に向けて配置対象
部品を移動するため、配線パタン情報が記憶されている
かを判定し(ステップS2502)、記憶されていれ
ば、その配線パタン情報の相似形を作成する(ステップ
S2503)。ここで、接続線2410〜2413の相
似形として、接続線2420〜2423が作成される。
作成後、移動目標点と、移動後の配置対象部品2401
との間を、この接続線2420〜2423で配線を行う
(図7のフロ−チャ−トのステップS407)。以上の
配線パタン情報の記憶、及び、相似形の作成を、配置対
象部品2401が最も移動目標点2411に近付くまで
繰り返す。
ン情報の再利用を行うことで、各接続線は、その形状を
継承し合うことができ、基板上の接続線の等直性を上げ
ることができる。またアドレスバス、データバスのそれ
ぞれを以上のように配線すれば、接続線の形状が統一さ
れることで、バス間のタイミングのずれを最小限に留め
ることができ、電気特性的に優れた配線設計が可能とな
る。更に、メーズ法、ラインサーチアルゴリズムの処理
時間の短縮化を図ることができる。
る形で説明してきたが、本実施例は、その要旨を逸脱し
ない範囲で変更実施することができる。例えば、第2実
施例での障害配線、障害部品の退避を終えた後に、ま
た、本実施例で基板の面積が不足したら、第3実施例で
の基板面積の拡大処理を行うように構成してもよい。 (第6実施例)第6実施例では、配置対象部品について
の配線を行う際、その後に配置される部品のために、配
置領域を確保するようにしている。この配置領域の確保
は、配置対象部品が有する端子のうち、配置順位が後順
の部品と接続のあるものを引き出し配線にしておくこと
で行われる。そして、後順の部品が配置される際には、
その引き出し配線を一旦削除し、その削除によって確保
された領域をも部品配置に利用する。
チャ−トに示したステップS406は、図29に示すよ
うに、配置対象部品が有する端子のうち、まだ配線が行
われていないものを始点と設定するステップS913
と、その始点から、引き出し情報を参照して、引き出し
配線を行う方向を設定するステップS914と、引き出
し情報を参照して、その端子の引き出し配線がどのよう
な範囲で行われるべきかを判定し(この範囲は、最大最
小距離と称される。)、その範囲内での配線を行うステ
ップS917と、その配線の終端にビアを打つステップ
S918とからなる。
各接続線の引き出し配線をどのように行うかを示した情
報であり、その一例を図31に示す。図31に示すよう
に、引き出し情報は、引き出し配線を行う接続線のネッ
ト名と(図中のA)、その引き出し方向(”右”)と、
引き出し配線の範囲となる最大最小距離(図中の”0.3
〜0.5mm”)とからなる。本情報は、回路設計時あるい
は実装設計時に対話編集モードを起動することで入力さ
れ、ファイルの形態で記憶装置1に記憶されており、適
宜、各種作業用バッファ領域へと読み出されて使用され
る。
プS206が、図30に示すように、基板上の引き出し
配線による接続線のうち、配置対象部品(この配置対象
部品は、上記の後順の部品に相当する。)が有する端子
と同一のネット情報のものが存在するかを判定するステ
ップS301と、判定された引き出し配線を削除するス
テップS302とを有している。
を示した説明図である。尚本図は、図5の一例に示した
グラフィックスによって基板、部品、接続線、ビアを表
している。この図を参照しながら、上記のフロ−チャ−
トによる処理によって、基板の実装が行われてゆく過程
を具体的に説明する。
06での配置処理によって、配置対象部品1001が配
置されているものとする。マイクロプロセッサ6は、直
前に配置された配置対象部品1001が有する端子のう
ち、まだ配線が行われていない端子1010〜1017
を始点と設定する(図29のフロ−チャ−トのステップ
S913)。設定後、これらの始点から、引き出し情報
を参照して、引き出し配線を行う方向を設定し(ステッ
プS914)、その端子の引き出し配線がどのような範
囲で行われるべきかを判定する(ステップS915)。
ここで、端子1010〜1013についての引き出し情
報の内容を図31に示すものとすると、マイクロプロセ
ッサ6は、端子1010〜1013から、右方向に、0.
3mm長の配線を行う(ステップS917)。このように
配線を行った後、配線の終端にビアを打つ(ステップS
918)。端子1014〜1017についても同様の処
理を繰り返すと、配置対象部品1000は、図32
(a)に示すように、引き出し配線される。
が選ばれ、この配置対象部品1001の配置が行われよ
うとしている。ここで、マイクロプロセッサ6は、基板
上の引き出し配線のうち、配置対象部品1001が有す
る端子と同一のネット情報のものが存在するかを判定す
る(ステップS301)。図32(a)の端子1010
〜1013、1015、1016が、その同一ネット情
報なので、これらの引き出し配線を、マイクロプロセッ
サ6は、基板から削除する(ステップS302)。
した後、マイクロプロセッサ6は、配置対象部品100
1の配置を行う。以上のように本実施例によれば、後順
の部品のために引き出し配線によって配置位置を確保す
るので、自身と接続とある部品の配置位置が、他の部品
によって占有されてしまうことを防止できる。
る形で説明してきたが、本実施例は、その要旨を逸脱し
ない範囲で変更実施することができる。例えば、第2実
施例での障害配線、障害部品の退避を終えた後に、本実
施例での処理を行うよう構成したり、本実施例での配線
が行えたなら、第4実施例での配線長の短縮を行うよう
に構成してもよい。また、本実施例で基板の面積が不足
したら、第3実施例での基板面積の拡大処理を行うよう
に構成してもよい。
の対象が電源回路等であり、抵抗、コンデンサ等、多く
のチップ部品を実装する場合、禁止域のうち、配線済み
の接続線によって占められている部分を切り詰めるよう
にしている。そのため、第7実施例では、図6に示した
配置を行うステップS206が、図33に示すように、
基板上の禁止域のうち、配線済みの接続線によって占め
られている箇所の禁止域情報にネット情報を付加するス
テップS3501と、配置対象部品のネット情報(ネッ
トデータA)を参照するステップS3503と、配置対
象部品を配置するのに最適な領域であって、禁止域と重
合する位置(配置候補位置)を設定するステップS35
04と、配置候補位置と重合する禁止域Hが存在するか
否かを判定するステップS3505と、存在する場合、
配置候補位置と重合する禁止域Hのうち、配線によって
占められるもの(配線禁止域)の有無を判定するステッ
プS3506と、有ると判定されると配線禁止域に付加
されたネットデータ(図中のネットデータB)を参照す
るステップS3507と、参照したネットデータBのう
ち、ネットデータAと同一ネット名のものの存否を判定
するステップS3508と、存在した場合、ネットデー
タBの配線によって占められる禁止域(禁止域RH)を
参照するステップS3509と、禁止域Hから禁止域R
Hのみを省くステップS3510と、禁止域Hのみを避
けた配置対象部品の配置位置を算出するステップS35
11とを有し、図6に示したステップS2061、S2
062からなる配置処理は、これらのステップS350
1〜3511の処理を終えた後に行われる。
は、図3(c)に示した禁止域の情報に、ネット名を付
加するようにしている。そのため、図33のステップS
3501は、図34に示すように基板上の1つの禁止域
を取り出し、それが、配線済みの接続線によるものかを
判定するステップS3602と、そうならば、その接続
線のネット情報を参照するステップS3604と、取り
出した禁止域は、配線済みの部品の端子によるものかを
判定するステップS3603と、もしそうならば、その
端子によって接続する接続線のネット情報を参照するス
テップS3605と、参照したネット情報を、その禁止
域の禁止域情報に付加するステップS3606とからな
り、以上のステップを基板上の全ての禁止域に対して繰
り返すループ構造になっている。
された禁止域情報の一例を図35に示す。本図におい
て、外形の項目の右隣にネット名が存在するが、上記フ
ロ−チャ−トによって、ここにネット名が付加される。
本図の一例では、図中の”ID1”の横の並びにネット
名”AD1”が存在し、図中の”ID3”の横の並びに
ネット名”DD1”が存在しており、図中の”ID2”
の横の並びにネット名が存在しないが、これらは、I
D”1”、”3”が配線による禁止であるから、ネット
名が付加されたのに対し、ID”2”が配置による禁止
であるから、ネット名が付加されていないことを表して
いる。本情報は、回路設計時あるいは実装設計時に対話
編集モードを起動することで入力され、ファイルの形態
で記憶装置1に記憶されており、適宜、各種作業用バッ
ファ領域へと読み出されて使用される。
たって、その禁止域が切り詰められる様子を示す図であ
る。尚本図は、図5の一例に示したグラフィックスによ
って基板、部品、接続線、ビアを表している。図中Aに
おいて、3710は配線基板の一部を取り出したもので
ある。配線基板上に部品3711から3714までの4
部品が配置されており、それぞれ、黒の実線による配線
と終端がビアとなる引き出し配線が行なわれている。部
品3715は未配置部品であり、部品3711と破線で
示す接続がある。本図には基板上の配線禁止データの
内、部品3711の端子3721からの箔による禁止域
3722があり、ビアによる禁止域3723がある。こ
れは部品3715の破線で囲んだ端子3724と同一の
ネットを持つ禁止域である。
−チャ−トによる処理によって、基板の実装が行われて
ゆく過程を具体的に説明する。マイクロプロセッサ6
は、基板上の禁止域のうち、配線済みの接続線によって
占められている箇所の禁止域情報にネット情報を付加す
る(ステップS3501)。
4のフロ−チャ−トへと移行する。尚、禁止域が無い場
合、マイクロプロセッサ6は、配置対象部品の配置を行
う。マイクロプロセッサ6は、基板上の1つの禁止域k
i(i=0,1,2,3,4,5・・・)を取り出し、禁止域kiが、配線済
みの接続線によるものかを判定する(ステップS360
2)そうならば、その接続線のネット情報を参照する
(ステップS3605)。同様に、取り出した禁止域k
iは、配線済みの部品の端子によるものかを判定する
(ステップS3603)。もしそうならば、その端子に
よって接続する接続線のネット情報を参照する(ステッ
プS3604)。参照後、参照したネット情報を、その
禁止域の禁止域情報に付加する。以上の処理を基板上の
全ての禁止域について繰り返し、ネット情報の付加を終
える(ステップS3601)。
へとリターンする。マイクロプロセッサ6は、配置対象
部品3715に係るネット情報を参照し(ステップS3
503)、また配置対象部品を配置するのに最適な領域
(配置候補位置)を設定する(ステップS3504)。
配置候補位置と重合する禁止域Hのうち、配線によって
占められるもの(配線禁止域)の有無を判定する(ステ
ップS3505、3506)。ここで、図中の配線済み
の接続線による禁止域3722、ビアによる禁止域37
23が、配線禁止域として判定される。判定後、マイク
ロプロセッサ6は、その配線禁止域に付加されたネット
データを参照する(ステップS3507)。この場合、
3711は抵抗であるから、自身の接続を示す1つのネ
ットデータB37が参照される。次にマイクロプロセッ
サ6は、配置対象部品についてのネットデータのうち、
ネットデータB37と同一ネット名のものの存否を判定
する(ステップS3508)。ここで、端子3724
が、ネットデータB37の接続先端子として指定されて
いるので、マイクロプロセッサ6は、ネットデータB3
7の配線によって占められる禁止域3722、3723
を参照し(ステップS3609)、禁止域Hから禁止域
3722、3723のみを省く(ステップS351
0)。そして禁止域Hのみを避けた配置対象部品の配置
位置を算出し(ステップS3511)、その配置位置
に、配置対象部品の配置を行う(図6に示したステップ
S2061、S2062)。
切り詰めることで、部品の配置を高密度に行え、また、
部品間の接続線長を短くすることができる。上記実施例
は、第1実施例の構成に付加する形で説明してきたが、
本実施例は、その要旨を逸脱しない範囲で変更実施する
ことができる。例えば、第2実施例での障害配線、障害
部品の退避を終えた後に、本実施例での処理を行うよう
構成したり、本実施例での配線が行えたなら、第4実施
例での配線長の短縮を行うように構成してもよい。ま
た、本実施例で基板の面積が不足したら、第3実施例で
の基板面積の拡大処理を行うように構成してもよい。
部品の配置位置が配線済みの接続線によって妨げられた
場合、障害配線を迂回させることで、あるいは、再配線
することで、配置対象部品のための配置位置を確保する
ようにしている。そのため、第8実施例では、図6のフ
ロ−チャ−トのステップS206が、図37あるいは図
38に示すサブフロ−チャ−トで構成される。
の接続線の線上に迂回路を形成することで、配置を行う
だけの空き領域を確保するように構成されている。その
ため、図37のサブフロ−チャ−トは、重心法により配
置済みの部品が占める領域外、禁止域外に、配置対象部
品の配置位置(最適配置位置)を決めるステップM1
と、決定した位置で、部品が配線済みの接続線と重合し
たかを判定する判定ステップM2と、障害配線に”コ”
字状の迂回路を形成し、最適配置位置が占める領域から
迂回させるステップM11と、障害配線が、迂回先の部
分が配置済みの部品、配線済みの接続線と重合したかを
判定するステップM12と、その迂回先の周辺の部品、
接続線の位置を少しずつずらし、障害配線のため配線領
域を確保するステップM13と、配線領域が確保不可能
か否かを判定するステップM14とからなる。
が確保されてゆく様子を表した説明図であり、第2実施
例で用いた説明図である。本図において、部品3101
が配置対象部品に設定されている。また、図中の破線
は、張力であり、これに基づいて、重心法が行われる。
図14(a)において接続線3112〜3115が障害
配線であり、図14(b)において、破線で部品の外形
を描いた領域が、最適配置位置である。
って、基板の実装が行われてゆく過程を具体的に説明す
る。既に基板上に部品3102〜3107が配置され、
マイクロプロセッサ6は、配置対象部品に部品3101
を選択している。先ずマイクロプロセッサ6は、重心法
により配置済みの部品が占める領域外、禁止域外に、配
置対象部品3101の配置位置を決定し(ステップM
1)、決定した位置で、部品が配線済みの接続線と重合
したかを判定する(ステップM2)。ここで、図14
(a)の参照符号3111に示す部分が配置位置に決定
され、接続線3112〜3115との重合が判定される
と、これらを障害配線と設定する。
に示すように、障害配線の最適配置位置と重合する部分
に所”コ”字状の迂回路を形成し、最適配置位置が占め
る領域から迂回させる(ステップM11)。このような
処理で、図14(c)に示すように、配置対象部品の配
置領域が確保できれば、処理を終了する。退避後、障害
配線が、迂回先の部分が配置済みの部品、配線済みの接
続線と重合したかを判定する(ステップM12)。もし
重合していれば、その迂回先の周辺の部品、接続線の位
置を少しずつずらし、障害配線のため配線領域を確保す
る(ステップM13)。このような処理で、配置領域が
確保できれば、配置対象部品3101を最適配置位置3
111に配置し、処理を終了する(ステップM14)。
M14)、実装失敗を高解像度ディスプレィ2に表示さ
せる(図6に示したステップS214)。 <図38のサブフロ−チャ−トの説明>図38のサブフ
ロ−チャ−トは、障害配線を再配線し、最適配置領域に
配置対象部品を配置するようにしている。そのため、図
38のサブフロ−チャ−トは、重心法により配置済みの
部品が占める領域外、禁止域外に、配置対象部品の配置
位置(最適配置位置)を決めるステップM1と、決定し
た位置で、部品が配線済みの接続線と重合したかを判定
する判定ステップM2と、基板上の空き領域を探索し、
障害配線を空き領域に再配線するステップM23と、再
配線された接続線が配置済みの部品、配線済みの接続線
と重合したかステップM24と、重合すると、その再配
線先の周辺の部品、接続線の位置を少しずつずらし、障
害配線のため配線領域を確保するステップM25と、こ
のステップM25での処理で、配線領域が確保し得たか
を判定するステップM26と、現在の実装面で再配線が
行えない場合、当該再配線を引き出し配線で行うステッ
プM27とからなる。
子を表した図である。本図において、部品3101が配
置対象部品に設定されている。また、図中の破線は、張
力であり、これに基づいて、重心法が行われる。図39
(a)において接続線3214、3215が、障害配線
であり、図39(b)において、破線で部品の外形を描
いた領域が、最適配置位置である。
−チャ−トによる処理によって、基板の実装が行われて
ゆく過程を具体的に説明する。既に基板上に部品320
2〜3207が配置され、マイクロプロセッサ6は、配
置対象部品に部品3201を選択している。先ずマイク
ロプロセッサ6は、重心法により配置済みの部品が占め
る領域外、禁止域外に、配置対象部品3201の配置位
置を決定し(ステップM1)、決定した位置で、部品が
配線済みの接続線と重合したかを判定する(ステップM
2)。ここで、図39(a)の参照符号3211に示す
部分が配置位置に決定され、接続線3212〜3215
との重合が判定されると、これらを障害配線と設定する
(ステップM2)図39(b)に示すように、配置対象
部品3201を配置し、。設定後、基板上の空き領域を
探索し、接続線3212〜3215の再配線を空き領域
上に行う(ステップM23)。
置済みの部品、配線済みの接続線と重合したかを判定す
る(ステップM24)。この再配線によって部品、接続
線と重合すれば、図39(d)に示すように、その再配
線先の周辺の部品、接続線の位置を少しずつずらし、障
害配線のため配線領域を確保する(ステップM25)。
このような処理で配線領域が確保し得たかを判定し(ス
テップM26)、配置領域が確保できれば、処理を終了
する。
(c)に示すように、ビアを形成して、当該再配線を引
き出し配線で行う(ステップM27)。この引き出し配
線によって、ビアを介しての再配線が可能となる。以上
のように本実施例によれば、障害配線を迂回させるの
で、空き領域が確保できなかった場合の配置不可能に柔
軟に対応でき、実装成功となる可能性を高めることがで
きる。換言すれば、障害配線の迂回を試行した後に実装
失敗と判断するので、実装失敗の可能性を減らすことが
できる。
ので、空き領域が確保できなかった場合の配置不可能に
柔軟に対応でき、実装成功となる可能性を高めることが
できる。換言すれば、障害配線の迂回を試行した後に実
装失敗と判断するので、実装失敗の可能性を減らすこと
ができる。上記実施例は、第1実施例の構成に付加する
形で説明してきたが、本実施例は、その要旨を逸脱しな
い範囲で変更実施することができる。本実施例での配線
が行えたなら、第4実施例での配線長の短縮を行うよう
に構成してもよい。また、本実施例で基板の面積が不足
したら、第3実施例での基板面積の拡大処理を行うよう
に構成してもよい。
ロ−チャ−トのステップS407での配線が行えなかっ
た場合、その妨げとなる部品を移動して、配線のための
領域を確保するようにしている。そのため、第2実施例
では、図6のフロ−チャ−トのステップS207が、図
40あるいは図41に示すサブフロ−チャ−トで構成さ
れる。
40のサブフロ−チャ−トは、配置済みの部品の位置を
ずらしてゆくことで、配線を行うだけの領域を確保する
ように構成されている。そのため、図40のサブフロ−
チャ−トは、配線済みの接続線が占める領域外、禁止域
外にメーズ法、あるいは、ラインサーチアルゴリズムに
よって基板上に配線経路を作成するステップN1と、作
成した配線経路が配置済みの部品(障害部品)と重合し
たかを判定するステップN2と、障害部品を移動させ、
配線経路が占める領域から退避させるステップN23
と、障害部品が、退避先で配置済みの部品、配線済みの
接続線と重合したかを判定するステップN24と、重合
した場合、その退避先の周辺の部品、接続線の位置を少
しずつずらし、障害部品のため配置領域を確保するステ
ップN25と、配置領域が確保不可能か否かを判定する
ステップN26とからなる。
確保されてゆく様子を表した図である。本図において、
部品2702が配置対象部品に設定されている。また、
図中の破線は、ステップN1で生成された配線経路であ
る。図16(a)において網掛けが付された部品が、ス
テップN2で判定される障害部品2701であり、図1
6(b)において、網掛けが付された領域2712が、
ステップN1で決定された配線経路が占める領域であ
る。
−チャ−トによる処理によって、基板の実装が行われて
ゆく過程を具体的に説明する。マイクロプロセッサ6
は、部品2701、2704〜2708を、基板上に既
に配置しており、また、配置対象部品2702を既に図
16(a)に示すように配置している。ここでマイクロ
プロセッサ6は、配線済みの接続線が占める領域外、禁
止域外にメーズ法、あるいは、ラインサーチアルゴリズ
ムによって基板上に配線経路2711を作成し(ステッ
プN1)、作成した配線経路が配置済みの部品を重合し
たかを判定する(ステップN2)。
される(ステップN2)。部品が障害となっているの
で、マイクロプロセッサ6は、障害部品2701を移動
させ、最適配線経路が占める領域から退避させる(ステ
ップN23)。退避後、障害部品が、退避先で配置済み
の部品、配線済みの接続線と重合したかを判定する(ス
テップN24)。もし重合していなければ処理を終了す
る。
うに、その退避先の周辺の部品、接続線の位置を少しず
つずらし、障害部品のため配置領域を確保する(ステッ
プN25)。このような処理で、配置領域が確保できれ
ば(ステップN26)、処理を終了する。確保不可能で
あれば、実装失敗を高解像度ディスプレィ2に表示させ
る(図6に示したステップS214)。
41のサブフロ−チャ−トは、配線を行うだけの領域を
確保するため、障害部品を再配置するように構成されて
いる。そのため、図41のサブフロ−チャ−トは、配線
済みの接続線が占める領域外、禁止域外にメーズ法、あ
るいは、ラインサーチアルゴリズムによって基板上に配
線経路を作成するステップN1と、作成した配線経路が
配置済みの部品(障害部品)と重合したかを判定するス
テップN2と、障害部品と、それに接続されている接続
線の退避先となる基板上の空き領域を探索するステップ
N13と、障害部品が、退避先で配置済みの部品、配線
済みの接続線と重合したかを判定するステップN14
と、重合した場合、その退避先の周辺の部品、接続線の
位置を少しずつずらし、障害部品のため配置領域を確保
するステップN15と、配置領域が確保不可能か否かを
判定するステップN16とからなる。
再配置、再配線によって配線領域が確保されてゆく様子
を表した図である。本図において、部品2802が配置
対象部品に設定されている。また、図中の破線は、ステ
ップN1で生成された最適な配線経路2811である。
図42(a)において網掛けが付された部品がステップ
N2で判定される障害部品2801である。この障害部
品2801は、図42(a)では、基板上に位置してい
るが、図42(b)では、基板外に追いやられ、図42
(c)で、再び基板上に戻っているが、これは、障害部
品2801が一旦基板から剥ぎとられ、その配置位置を
探し出すための探索がステップN13によって行われ、
その探索によって、障害部品2801の再配置位置が決
定されたことを示している。
−チャ−トによる処理によって、基板の実装が行われて
ゆく過程を具体的に説明する。マイクロプロセッサ6
は、部品2801、2803〜2708を、基板上に既
に配置しており、また、配置対象部品2802を既に図
42(a)に示すように配置している。ここでマイクロ
プロセッサ6は、配線済みの接続線が占める領域外、禁
止域外にメーズ法、あるいは、ラインサーチアルゴリズ
ムによって基板上に配線経路2811を作成し(図41
のフロ−チャ−トのステップN1)、作成した配線経路
が配置済みの部品を重合したかを判定する(ステップN
2)。
サ6は、障害部品2801及び障害部品2801に接続
されている接続線の退避先となる基板上の空き領域を探
索する(ステップN13)。探索後、探索された領域で
は、配置済みの部品、配線済みの接続線と重合してしま
うかを判定する(ステップN14)。重合すれば、探索
された領域の周辺の部品、接続線の位置を少しずつずら
し、障害部品のため配置領域を確保する(ステップN1
5)。このような処理で、配置領域が確保できれば(ス
テップN16)、処理を終了する。
ップN16)、実装失敗を高解像度ディスプレィ2に表
示させる(図6に示したステップS214)。以上のよ
うに本実施例によれば、障害部品が退避可能かを判定
し、可能な場合は当該部品を退避させるので、空き領域
が確保できなかった場合の配線不可能に柔軟に対応で
き、実装成功となる可能性を高めることができる。換言
すれば、障害部品の退避を試行した後に実装失敗と判断
するので、実装失敗の可能性を減らすことができる。
る形で説明してきたが、本実施例は、その要旨を逸脱し
ない範囲で変更実施することができる。また第4実施例
での配線長の短縮を行うように構成してもよい。また、
本実施例で基板の面積が不足したら、第3実施例での基
板面積の拡大処理を行うように構成してもよい。 (第10実施例)第10実施例では、配置対象部品に選
択された部品が、回路図上においてどの機能ブロックに
属しているかを判定し、もし、その配置対象部品及び配
置対象部品と接続している接続線が機能ブロックからは
み出した場合、その機能ブロックに割り当てられている
基板上の領域を拡大するようにしているまた、拡大後、
その拡大された機能ブロックの配置及び配線のみを行う
ようにしている。そのため、第10実施例では、図6に
示したステップS206〜S208の1連のステップ
が、図43に示すステップT1〜T6の1連のステップ
に置き換えられる。
のメインフロ−は、図43に示すように、図6に示した
ステップS205あるいはS208での配置対象部品の
設定を終えた後、配置対象部品がどの機能ブロックに含
まれるかを判定するステップT1と、判定された機能ブ
ロックに割り当てられた領域に、配置対象部品を配置す
るステップT2と、配置できたか否かを判定するステッ
プT3と、判定された機能ブロック内に、配置された部
品と、それ以前に配置済みの部品のうち、設計対象であ
るものとの配線を行うステップT4と、配線できたか否
かを判定するステップT5と、配置対象部品が含まれる
機能ブロックに割り当てられた領域を拡大するステップ
T6とを有し、これを全ての部品について繰り返すルー
プ構造になっている。
まれるか、また、各機能ブロックには、基板上のどの領
域が割り当てられているかは、図44(b)に一例を示
す機能ブロック情報に示されている。機能ブロックに対
して、図44の説明図を参照しながら説明を行う。機能
ブロック情報は、図44(b)に示すように、機能ブロ
ック名と(図中の機能ブロック1、機能ブロック2、機
能ブロック3・・・)、回路図上でその機能ブロックに
含まれる部品の部品番号と(図中のIC11、IC1
2、IC13、IC14)と、各機能ブロックが、基板
上のどの領域を割り当てられているかを示す割当情報と
(図中の(0、0)、(0、40)、(70、40)
(70、40)・・・)からなる。
横の並びは、「回路図において左上段に位置する機能ブ
ロック1は、IC11、IC12、IC13、IC14
から構成され、その機能ブロック1は、基板上の(0、
0)、(0、40)、(70、40)(70、40)か
らなる左上段の領域が割り当てられている」といった内
容を示し、機能ブロック2の横の並びは、「回路図にお
いて左下段に位置する機能ブロック2は、IC21、I
C22、IC23、IC24から構成され、その機能ブ
ロック2は、基板上の(70、0)、(140、4
0)、(70、40)(140、40)からなる右上段
の領域が割り当てられている」といった内容を示してい
る。
に対話編集モードを起動することで入力され、ファイル
の形態で記憶装置1に記憶されており、適宜、各種作業
用バッファ領域へと読み出されて使用される。以降、こ
れらの図を参照しながら、上記機能ブロック情報及びフ
ロ−チャ−トによる処理によって、基板の実装が行われ
てゆく過程を具体的に説明する。
のメインフロ−は、図44に示すように、図6に示した
ステップS205あるいはS208での配置対象部品の
設定を終えた後、マイクロプロセッサ6は、配置対象部
品がどの機能ブロックに含まれるかを判定し(図43の
フロ−チャ−トのステップT1)、判定された機能ブロ
ックに割り当てられた領域に、配置対象部品を配置する
(ステップT2)、配置できたか否かを判定する(ステ
ップT3)。拡大後、IC11、IC12、IC13が
順序配置され、機能ブロック1の最後の部品、IC14
が配置されようとしている。そのため、マイクロプロセ
ッサ6は、IC14がどの機能ブロックに含まれるかを
判定し、機能ブロック1を判定する。判定後、この機能
ブロック1に割り当てられた基板上の(0、0)、
(0、40)、(70、40)(70、40)からなる
左上段の領域に部品IC14を配置し、この部品IC1
4の配線を行おうとする。マイクロプロセッサ6は、配
置された部品と、それ以前に配置済みの部品のうち、設
計対象であるものとの配線を機能ブロック1内に行い
(ステップT4)、配線できたか否かを判定する(ステ
ップT5)。配線できたので、次の部品を配置対象部品
に設定する。
ク1〜4に対しての配置、配線を終え、最後のブロッ
ク、機能ブロック5のIC51、IC52、IC53の
配置、配線を終えたものとする。機能ブロック5の最後
の部品、IC54が配置されようとしている。そのた
め、マイクロプロセッサ6は、IC54がどの機能ブロ
ックに含まれるかを判定し、機能ブロック5を判定す
る。判定後、この機能ブロック5に割り当てられた基板
上の(0、80)、(0、120)、(70、80)
(70、120)からなる左下段の領域に部品IC54
を配置する。配置後、マイクロプロセッサ6は、この部
品IC54の配線を行おうとしている。マイクロプロセ
ッサ6は、機能ブロック5内に、配置された部品と、そ
れ以前に配置済みの部品のうち、設計対象であるものと
の配線を行うが(ステップT4)、この機能ブロック5
に割り当てられた領域から、機能ブロック5についての
接続線がはみでたとする。この場合、マイクロプロセッ
サ6は、配置対象部品が含まれる機能ブロックに割り当
てられた領域を、図43の(c)のk100に示すよう
に拡大し、この機能ブロック5から、部品配置、及び接
続線の配線をやり直す。
ロック単位で部品の配置、接続線の配線を行うため、た
とえ配置できない部品や、配線できない接続線が生じて
も、実装のやり直しが、その機能ブロックのみのやり直
しで済み、実装設計の設計効率を大きく向上することが
できる。上記実施例は、第1実施例の構成に付加する形
で説明してきたが、本実施例は、その要旨を逸脱しない
範囲で変更実施することができる。例えば、第2実施例
での障害配線、障害部品の退避を終えた後に、本実施例
での処理を行うよう構成したり、本実施例での配線が行
えたなら、第4実施例での配線長の短縮を行うように構
成してもよい。
設計を行うにあたって、基板の辺を、筐体へと収納する
ため固定しておく辺(固定辺)と、基板面積の拡縮のた
め、その長さを変更できる辺(可動辺)とに分類してお
き、基板から部品、接続線がはみ出したら、そのはみ出
し分だけ、可動辺を拡大するようにしている。
メインフロ−は、図45に示すように、図6に示したス
テップS205あるいはS208での配置対象部品の設
定を終えた後、基板上の固定辺がなす領域内に、配置対
象部品を配置するステップV1と、配置された部品と、
それ以前に配置済みの部品のうち、設計対象であるもの
との配線を行うステップV2とを、全ての部品について
繰り返すループ構造になっており、部品の配置、各部品
が有する端子間の配線を終えた後、配置対象部品の配置
位置、当該部品に接続されている接続線が可動辺からは
み出したかを判定するステップV3と、基板内に収まっ
ている部分から、はみ出している部分に向けて探索を行
い、基板外枠がどれだけ不足していたかを算出するステ
ップV4と、不足分だけ、可動辺を拡大するステップV
5とを有している。
設計時あるいは実装設計時に対話編集モードを起動する
ことで設定され、ファイルの形態で記憶装置1に記憶さ
れており、適宜、各種作業用バッファ領域へと読み出さ
れて使用される。図46は、この応用例を説明するため
の説明図である。図中(1)は、配置配線が終了した図
を示している。
ち、辺4001、4002が可動辺に設定され、部品、
接続線のはみ出しが許されている。マイクロプロセッサ
6は、基板上の固定辺がなす領域内に、配置対象部品を
配置し(ステップV1)、配置された部品と、それ以前
に配置済みの部品のうち、設計対象であるものとの配線
を行う(ステップV2)。以上の処理を全ての部品につ
いて行い、部品の配置、各部品が有する端子間の配線を
終えた後、部品の配置位置、当該部品に接続されている
接続線が可動辺からはみ出したかを判定する(ステップ
V3)。この場合、部品4003、4004がはみ出て
いるため、基板内に収まっている部分から、はみ出して
いる部分に向けて検索を行い、基板外枠がどれだけ不足
していたか(これは不足距離LW1、LW2で与えられ
る。)を算出する。基板内に収まっている部分から、は
み出している部分に向けて探索を行い、基板外枠がどれ
だけ不足していたかを算出する(ステップV4)、マイ
クロプロセッサ6は、辺4001と部品4003の設計
情報との距離LW1を辺4001の拡大距離とし、辺4
001、4002と部品4004の設計情報との距離L
W2を基板外形4002の拡大距離とする。拡大距離を
算出した後、図中(2)のように基板外形を拡大する
(ステップV5)。
を設定して、もし、部品、接続線がはみでたら設計後に
基板外形を拡大を行なうため、最適な基板サイズを求め
ることができる。上記実施例は、第1実施例の構成に付
加する形で説明してきたが、本実施例は、その要旨を逸
脱しない範囲で変更実施することができる。例えば、第
2実施例での障害配線、障害部品の退避を終えた後に、
本実施例での処理を行うよう構成したり、本実施例での
配線が行えたなら、第4実施例での配線長の短縮を行う
ように構成してもよい。
明に係るプリント基板CAD装置によれば、部品の配置
位置の決定と、接続線の配線経路の作成を交互に行うた
め、基板上のレイアウトが、部分的に確実になってゆ
き、そのため、設定された大きさで、基板から部品、接
続線があぶれても、基板から一部の部品、接続線を除去
して配置、配線をやり直すことで最適レイアウトを探究
することができる。
た無駄がなくなり、実装設計が大きく効率化される。ま
た回路図上の重要なもののみに自動配置を行い、残余の
ものを対話編集にて配置、配線することで、めりはりの
あるレイアウトが作成でき、基板の電気的特性を良くす
ることができる。また請求項1の発明に係るプリント基
板CAD装置によれば、部品の大きさを予め大きめに設
定しなくてもよいので、この設定分の余白を切り詰める
ことができ、高密度化を図ることができる。
正が少なくなるため、設計効率が大きく向上する。ま
た、請求項2記載のプリント基板CAD装置によれば、
請求項1の効果に加えて、接続線の退避によって実装成
功となる可能性を高めることができ、実装設計をより高
効率にすることができる。
装置によれば、請求項1の効果に加えて、障害配線が空
き領域に隣接している場合、その空き領域を通るよう
に、配線経路を変更するので、その周辺に位置する空き
領域を柔軟に利用することができ、実装成功となる可能
性を高めることができる。従って、実装設計をより高効
率にすることができる。
装置によれば、請求項1の効果に加えて、多くの部品が
配置され、第1の移動手段によってその周辺の部品を僅
かずつ移動することで空き経路を確保しようとするため
多くの接続線が配線されて、基板上の空き経路が極めて
少なくなった状態でも最後まで空き経路の確保が試みら
れることになる。またその移動によって空けられた領域
を通るように、算出された領域中の障害配線の配線経路
が変更されるので、より高密度なレイアウトが作成され
ることになる。
装置によれば、請求項1の効果に加えて、取出手段によ
って取り出されたネット情報に示された端子間を結ぶ配
線経路が経路形成手段によって、基板上の配線経路決定
済みの接続線で占められる領域外及び禁止域外に形成さ
れるので、最適な配線経路を形成してゆくことができ
る。
装置によれば、請求項1の効果に加えて、第2の退避手
段によって当該配線経路から、障害部品の配置位置及び
その障害部品と接続している接続線の配線経路が退避さ
せられるので、部品配置、接続線の配線が進み、空き領
域が少ない場合に柔軟に対応でき、実装成功となる可能
性を高めることができる。換言すれば、障害部品の退避
を試行した後に実装失敗と判断するので、実装失敗の可
能性を減らすことができる。従って、実装設計を大きく
効率化することができる。
装置によれば、請求項1の効果に加えて、第2の変更手
段によって障害部品の配置位置がその空き領域内に変更
され、その障害部品と接続している接続線の配線経路
が、退避先に決定された空き領域を通るように変更され
るので、障害部品の周辺に位置する空き領域を柔軟に利
用することができ、実装成功となる可能性を高めること
ができる。従って、実装設計をより高密度にすることが
できる。
装置によれば、請求項1の効果に加えて、多くの部品が
配置され、第2の移動手段によってその周辺の部品を僅
かずつ移動することで空き経路を確保しようとするた
め、多くの接続線が配線されて、基板上の空き経路が極
めて少なくなった状態でも、最後まで空き経路の確保が
試みられることになる。またその移動によって空けられ
た領域を通るように、算出された領域中の障害部品の配
置位置が変更されるので、より高密度なレイアウトが作
成されることになる。
装置によれば、請求項1の効果に加えて、クリティカル
パスが判定されると、位置寄せ手段によって、当該部品
の配置位置が、判定されたクリティカルパスが介して接
続されている部品側に寄せられ、クリティカルパスの長
さが切り詰められるので、配線中のインダクタンス成分
が信号の周波数及び経路長に比例して増大することで生
じる位相遅延を低減することができる。
続線長が切り詰められることで、映像信号は基板上の部
品のノイズを受けにくくなる。更にクリティカルパスで
あるクロック信号の接続線長が切り詰められることで、
基板上の部品に与えるノイズを最も小さくすることがで
きる。また、請求項10記載のプリント基板CAD装置
によれば、請求項1の効果に加えて、経路形成手段によ
って、当該折れ線の端点と節目との間隔、節目と節目と
の間隔が等縮することでクリティカルパスの長さが切り
詰められるので、直前の配線を継承することができ、メ
ーズ法、ラインサーチ法等の配線アルゴリズムの実行時
間を極めて短くすることができる。
D装置によれば、請求項1の効果に加えて、バスと判定
されると、当該部品の配置位置が、位置寄せ手段によっ
て、判定されたバス群が介して接続されている部品側に
寄せられ、バス群の長さが切り詰められるので、配線に
要する箔長を少なくすることができ、配線中のインダク
タンス成分が信号の周波数及び経路長に比例して増大す
ることで生じる位相遅延を低減することができる。
D装置によれば、請求項1の効果に加えて、当該折れ線
の端点と節目との間隔、節目と節目との間隔の長さが等
縮され、バス群の長さが切り詰められるので、直前の配
線を継承することができ、メーズ法、ラインサーチ法等
の配線アルゴリズムの実行時間を極めて短くすることが
できる。
D装置によれば、請求項1の効果に加えて、比率算出手
段によって算出された比率に基づいて、拡大幅算出手段
によって、面積SPと面積SRとの合計値分だけ基板の
面積が拡大する基板の拡大幅が算出され、配置できなか
った部品によってその部品の後順の部品群の配置位置の
決定を行うよう、再配置制御手段は、配置位置決定手段
を制御するので、たとえ、部品の配置位置が基板上に決
定できなくても、実装設計のやり直しが、その部品から
のやり直しになり、従来の仮実装の繰り返しに比べて、
作業効率が大きく向上する。
D装置によれば、請求項1の効果に加えて、配線が行え
なかった場合、拡大幅算出手段によって算出された拡大
幅だけ、拡大された基板に対して配置位置の決定を行う
よう配置位置決定手段が制御されるので、たとえ、接続
線の配線経路が基板上に決定できなくても、実装設計の
やり直しが、その部品からのやり直しで済み、従来から
行われてきた仮実装の繰り返しに比べて、作業効率が大
きく向上する。
D装置によれば、請求項1の効果に加えて、機能ブロッ
クに割り当てられた領域内に配置位置を決定し、配線経
路決定手段は、その部品が含まれる機能ブロックに割り
当てられた領域内に、配線経路を決定するので、基板レ
イアウトが機能ブロック毎に確実になってゆき、作業効
率を大きく向上できる。
D装置によれば、請求項1の効果に加えて、配置位置決
定手段が部品の配置位置が決定できなかった場合、その
部品が属していた機能ブロックに割り当てられた領域が
領域拡大手段によって拡大され、拡大後の基板に対し
て、配置処理が行われるので、たとえ配置できない部品
や、配線できない接続線が生じても、実装のやり直し
が、その機能ブロックのみのやり直しで済み、実装設計
の設計効率を大きく向上することができる。
D装置によれば、請求項1の効果に加えて、配置位置が
決定された部品によって占められる領域の枠組みのみか
らなる基板外形上に部品群の配置位置の決定が行われる
ので、最も高密度になる基板面積を算出でき、基板レイ
アウトの高密度化を図ることができる。
D装置によれば、請求項1の効果に加えて、引き出し手
段によって、当該部品が有する端子のうち、更に後順の
部品が有する端子と接続する端子から、所定長の接続線
が引き出されるので、後順の部品のために引き出し配線
によって配置位置を確保するので、自身と接続とある部
品の配置位置が、他の部品によって占有されてしまうこ
とを防止できる。
D装置によれば、請求項1の効果に加えて、配置順序が
次順の部品が有する端子と、それ以前に配置済みの部品
が有する端子とを含むネット情報が占有端子記憶手段に
記憶されているかが判定され、判定されたネット情報に
含まれる一対の端子が重合が許すよう次順の部品が配置
位置が決定されるので、電源回路等、抵抗、コンデンサ
のチップ部品が密集した部分の実装設計を高密度に行
え、また、部品間の接続線長を短くすることができる。
D装置によれば、請求項1の効果に加えて、配線済みの
接続線と重合した場合、第1の退避手段によって、当該
接続線である障害配線の配線経路が当該配置位置から退
避させられ、配線経路が配置位置決定済みの部品と重合
した場合、第2の退避手段によって、当該配線経路か
ら、当該部品である障害部品の配置位置及びその障害部
品と接続している接続線の配線経路が退避させられるの
で、基板レイアウトが柔軟に作成されてゆき、実装設計
を高密度に行うことができる。
D装置によれば、部品及び接続線が基板からはみ出した
ら、辺拡大手段によって拡大可能な辺が拡大されてはみ
出した分の面積が補われ、基板の面積が補われた基板上
に、配置位置決定手段は、部品群の配置位置の決定が行
うので、実装設計の一度のやり直しで、最適レイアウト
を得ることができる。
へと収納するため固定しておく辺(固定辺)と、基板面
積の拡縮のため、その長さを変更できる辺(可動辺)と
に分類されている場合に、特に効果を奏する。
示す図である。
る。
グラムのメインフロ−チャ−トである。
ブフロ−チャ−トである。
子を表している。
明図である。
の様子を表した説明図である。
実装の様子を表した説明図である。
サブフロ−チャ−トである。
サブフロ−チャ−トである。
確保されてゆく様子を表した図である。
のための退避領域が確保されてゆく様子を表した図であ
る。
確保されてゆく様子を表した図である。
のための退避領域が確保されてゆく様子を表した図であ
る。
だけにすればよいかを算出するフロ−チャ−トである。
た説明図である。
サブフロ−チャ−トである。
図である。
ある。
る。
表した説明図である。
サブフロ−チャ−トである。
ャ−トである。
を示した説明図である。
サブフロ−チャ−トである。
サブフロ−チャ−トである。
様子を示した説明図である。
サブフロ−チャ−トである。
1のサブフロ−チャ−トである。
禁止域情報の一例を示す図である。
禁止域が切り詰められる様子を示す説明図である。
サブフロ−チャ−トである。
サブフロ−チャ−トである。
く様子を表した図である。
サブフロ−チャ−トである。
サブフロ−チャ−トである。
れてゆく様子を表した説明図である。
テップを示した図である。
テップを示した図である。
である。
の説明図である。
するための説明図である。
示した図である。
Claims (21)
- 【請求項1】回路図上の部品群を、部品毎に配置位置を
決定し、配線経路を決定するプリント基板CAD装置で
あって、 上記部品群に含まれる各部品の配置順序を記憶する配置
順序記憶手段と、 配置位置が決定済みの部品及び配線経路が決定済みの接
続線が基板上で占める領域を示す領域情報を記憶する占
有領域記憶手段と、 基板上の領域のうち、配置位置が決定済みの部品及び配
線経路が決定済みの接続線を避けて、上記部品群の部品
の配置位置を1つずつ決定する配置位置決定手段と、 1つの部品の配置位置が決定されると、その部品が基板
上で占める領域を示す領域情報を占有領域記憶手段に書
き込む第1の書き込み手段と、 1つの部品の配置位置が決定されると、配置位置が決定
済みの部品及び配線経路が決定済みの接続線を避けて、
配置位置が決定された部品が有する端子と、それ以前に
配置位置が決定済みの部品が有する端子との間の接続線
の配線経路を決定する配線経路決定手段と、 接続線の配線経路が決定されると、その接続線が基板上
で占める領域を示す領域情報を占有領域記憶手段に書き
込む第2の書き込み手段とを備えることを特徴とするプ
リント基板CAD装置。 - 【請求項2】配置位置決定手段は、 重心法等の配置位置決定アルゴリズムによって、次順の
部品の配置位置を、配置済みの部品で占められる領域外
及び禁止域外に算出する第1の算出手段と、 算出された配置位置で次順の部品が配線済みの接続線と
重合した場合、当該接続線である障害接続線の配線経路
を当該配置位置から退避させる第1の退避手段とを備え
ることを特徴とする請求項1記載のプリント基板CAD
装置。 - 【請求項3】配置位置決定手段は、 障害接続線が占める領域が空き領域と隣接しているかを
判定する空き領域判定手段と、 空き領域が隣接していれば、その空き領域を、算出され
た障害接続線の配線経路の退避先とする第1の退避先決
定手段とを備え、 第1の退避手段は、 障害接続線の配線経路を、退避先に決定された空き領域
を通るように変更する第1の変更手段を備えることを特
徴とする請求項2記載のプリント基板CAD装置 - 【請求項4】配置位置決定手段は、 障害接続線が占める領域に空き領域が隣接していない場
合、当該障害接続線が占める領域の周辺に位置する配置
済みの部品及び配線済みの接続線を移動する第1の移動
手段と、 第1の変更手段は、移動によって空いた領域を通るよう
に、算出された領域中の障害接続線の配線経路を変更す
ることを特徴とする請求項3記載のプリント基板CAD
装置 - 【請求項5】プリント基板CAD装置は、回路図におけ
る全ての接続線と、各接続線につながる全ての端子を示
す情報であるネット情報を記憶するネット情報記憶手段
を備え、 配線経路決定手段は、 配置位置決定手段によって1つの部品の配置位置が決定
されると、ネット情報記憶手段が記憶するネット情報の
うち、当該部品が有する端子と、それ以前に配置位置が
決定済みの部品が有する端子との接続関係を示すものを
取り出す取出手段と、 取り出されたネット情報に示された端子間を結ぶ経路
を、基板上の配線経路決定済みの接続線で占められる領
域外及び禁止域外に形成し、形成した経路を配線経路と
する経路形成手段とを備えることを特徴とする請求項1
〜4記載の何れかのプリント基板CAD装置。 - 【請求項6】配線経路決定手段は、 経路形成手段によって形成された配線経路が配置位置決
定済みの部品と重合した場合、当該配線経路から、当該
部品である障害部品の配置位置及びその障害部品と接続
している接続線の配線経路を退避させる第2の退避手段
を備えることを特徴とする請求項5記載のプリント基板
CAD装置。 - 【請求項7】配線経路決定手段は、 障害部品及びその障害部品の接続線が占める領域が空き
領域と隣接しているかを判定する第2の空き領域判定手
段と、 空き領域と隣接していれば、その空き領域を、障害部品
の配置位置及びその障害部品と接続している接続線の配
線経路の退避先とする第2の退避先決定手段とを備え、 第2の退避手段は、 障害部品の配置位置をその空き領域内に変更し、及びそ
の障害部品と接続している接続線の配線経路を、退避先
に決定された空き領域を通るように変更する第2の変更
手段を備えることを特徴とする請求項6記載のプリント
基板CAD装置 - 【請求項8】配置位置決定手段は、 障害部品及びその障害部品と接続している接続線が占め
る領域に空き領域が隣接していない場合、当該障害接続
線が占める領域の周辺に位置する配置済みの部品及び配
線済みの接続線を移動する第2の移動手段と、 第2の変更手段は、移動によって空いた領域内に障害部
品の配置位置を変更し、当該領域を通るように障害部品
と接続している接続線の配線経路を変更することを特徴
とする請求項7記載のプリント基板CAD装置 - 【請求項9】ネット情報記憶手段が記憶するネット情報
には、接続線がクリティカルパスか否かを示す情報が、
個々の接続線毎に付加されており、 プリント基板CAD装置は更に、 経路形成手段によって部品についての配線経路が形成さ
れると、ネット情報記憶手段の記憶内容を参照して、取
り出し手段によって取り出されたネット情報のうち、ク
リティカルパスのネット情報であるものを判定し、判定
されたネット情報に対応する接続線をクリティカルパス
と判定する第1の判定手段と、 クリティカルパスが判定されると、当該部品の配置位置
を、判定されたクリティカルパスを介して接続されてい
る部品側に寄せ、クリティカルパスの長さを切り詰める
位置寄せ手段とを備えることを特徴とする請求項5記載
のプリント基板CAD装置。 - 【請求項10】位置寄せ手段は、 経路形成手段によって、クリティカルパスの経路が折れ
線状に形成された場合、経路形成手段によって経路が形
成された部品の配置位置をクリティカルパスを介して接
続されている部品側に寄せると共に、当該折れ線の端点
と節目との間隔、節目と節目との間隔を等縮して、クリ
ティカルパスの長さを切り詰めることを特徴とする請求
項9記載のプリント基板CAD装置。 - 【請求項11】ネット情報記憶手段が記憶するネット情
報には、接続線がバス群に含まれているか否かを示す情
報が個々のネット情報に付加され、 プリント基板CAD装置は更に、 経路形成手段によって部品についての配線経路が形成さ
れると、ネット情報記憶手段の記憶内容を参照して、取
り出し手段によって取り出されたネット情報のうち、バ
ス群のネット情報であるものを判定し、判定されたネッ
ト情報に対応する一連の接続線をバス群と判定する第2
の判定手段と、 バス群と判定されると、当該部品の配置位置を、判定さ
れたバス群を介して接続されている部品側に寄せ、バス
群の長さを切り詰める位置寄せ手段とを備えることを特
徴とする請求項5記載のプリント基板CAD装置。 - 【請求項12】位置寄せ手段は、 経路形成手段によってバス群の経路が折れ線状に形成さ
れた場合、経路形成手段によって経路が形成された部品
の配置位置をバス群を介して接続されている部品側に寄
せると共に、当該折れ線の端点と節目との間隔、節目と
節目との間隔の長さを等縮して、バス群の長さを切り詰
めることを特徴とする請求項11記載のプリント基板C
AD装置。 - 【請求項13】プリント基板CAD装置は更に、 配置位置決定手段が部品の配置位置を基板上に決定でき
なかった場合、その部品及びその部品の後順の部品群が
基板上で占める面積SPを算出する部品面積算出手段
と、 配置位置が決定できなかった部品及びその部品の後順の
部品群が有する端子と既に配置された部品が有する端子
との間の接続線が基板上で占める面積SRを推定する接
続線面積推定手段と、 面積SPと面積SRとの合計値と、基板の面積Sとの比
率を算出する比率算出手段と、 算出された比率に基づいて、面積SPと面積SRとの合
計値分だけ、基板の面積を拡大する基板の拡大幅を算出
する拡大幅算出手段と、 算出された拡大幅だけ、基板の大きさを拡大する基板拡
大手段と、 算出された拡大幅だけ拡大された基板上に、配置できな
かった部品及びその部品の後順の部品群の配置位置の決
定を、配置位置決定手段に行わせる再配置制御手段とを
備えることを特徴とする請求項1記載のプリント基板C
AD装置。 - 【請求項14】部品面積算出手段は、 配置位置が決定された部品についての接続線の配線経路
が基板上に決定できなかった場合、その部品の後順の部
品群が基板上で占める面積SPを算出し、 前記接続線面積推定手段は、 配置位置が決定できなかった部品及びその部品の後順の
部品群が有する端子と、既に配置された部品が有する端
子との間の接続線が基板上で占める面積SRを推定し、 比率算出手段手段は、 面積SPと面積SRとの合計値と、基板の面積Sとの比
率を算出し、 拡大幅算出手段は、 算出された比率に基づいて、面積SPと面積SRとの合
計値分だけ、基板の面積を拡大する基板の拡大幅を算出
し、 基板拡大手段は、 算出された拡大幅だけ、基板の大きさを拡大し、 再配置制御手段は、 配置位置決定手段に算出された拡大幅だけ拡大された基
板上に、接続線が配線できなかった部品及びその部品の
後順の部品群の配置位置の決定を行わせることを特徴と
する請求項13記載のプリント基板CAD装置。 - 【請求項15】プリント基板CAD装置は更に、 回路図上の全ての機能ブロックと、各機能ブロックに含
まれる部品群とを記憶する機能ブロック記憶手段と、 回路図上の全ての機能ブロックと、各機能ブロックに割
り当てられた基板上の領域を記憶する領域記憶手段とを
備え、 配置位置決定手段は、領域記憶手段に記憶されている記
憶内容を参照して、各機能ブロックに含まれる部品群の
配置位置を、その機能ブロックに割り当てられた領域内
に決定し、 配線経路決定手段は、1つの部品の配置位置が決定され
ると、その部品が含まれる機能ブロック内に、配置位置
が決定された部品が有する端子と、それ以前に配置位置
が決定済みの部品が有する端子との間の接続線の配線経
路を決定することを特徴とする請求項1記載のプリント
基板CAD装置。 - 【請求項16】プリント基板CAD装置は更に、 配置位置決定手段が部品の配置位置が決定できなかった
場合、その部品がどの機能ブロックに属していたかを判
定する機能ブロック判定手段と、 基板上の領域のうち、判定された機能ブロックに割り当
てられた領域を拡大する領域拡大手段と、 領域が拡大されると、配置位置決定手段に、拡大後の基
板に対して、配置できなかった部品と、その部品の後順
の部品の配置位置の決定を行わせる再配置制御手段と、 を備えることを特徴とする請求項15記載のプリント基
板CAD装置 - 【請求項17】プリント基板CAD装置は更に、 回路図上の一連の部品の配置位置が決定され、当該部品
が有する端子間の配線経路が全て決定されると、配置位
置が決定された部品によって占められる領域の枠組みを
基板上に生成する枠組み生成手段を備え、 生成された枠組みのみからなる基板外形を作成する基板
作成手段と、 作成された基板外形上に、配置位置決定手段に、部品群
の配置位置の決定を行わせる配置制御手段とを備えるこ
とを特徴とする請求項1記載のプリント基板CAD装
置。 - 【請求項18】プリント基板CAD装置は更に、 配線経路決定手段によって1つの部品の配線経路が決定
されると、当該部品が有する端子のうち、更に後順の部
品が有する端子と接続する端子から、所定長の接続線を
引き出しておく引き出し手段を備えることを特徴とする
請求項1〜17記載の何れかのプリント基板CAD装
置。 - 【請求項19】基板上の配置位置が決定済みの部品が占
める領域のうち、チップ部品の端子の周辺の禁止域分
を、その端子についてのネット情報に対応づけて記憶す
る占有端子記憶手段と、 配置順序が次順の部品が有する端子と、それ以前に配置
済みの部品が有する端子とを含むネット情報が、占有端
子記憶手段に記憶されているかを判定する端子有無判定
手段と、 配置位置決定手段は、記憶されていることが判定される
と、判定されたネット情報に含まれる一対の端子を重合
を許すよう、次順の部品を配置位置を決定することを特
徴とする請求項1〜18記載の何れかのプリント基板C
AD装置。 - 【請求項20】配置位置決定手段は、 重心法等の配置位置決定アルゴリズムによって、次順の
部品の配置位置を、配置済みの部品で占められる領域外
及び禁止域外に算出する第1の算出手段と、 算出された配置位置で次順の部品が配線済みの接続線と
重合した場合、当該接続線である障害接続線の配線経路
を当該配置位置から退避させる第1の退避手段とを備
え、 配線経路決定手段は、 配置位置決定手段によって1つの部品の配置位置が決定
されると、当該部品が有する端子と、それ以前に配置位
置が決定済みの部品が有する端子とを結ぶ経路を、基板
上の配線経路決定済みの接続線で占められる領域外及び
禁止域外に形成し、形成した経路を配線経路とする経路
形成手段と経路形成手段によって形成された配線経路が
配置位置決定済みの部品と重合した場合、当該配線経路
から、当該部品である障害部品の配置位置及びその障害
部品と接続している接続線の配線経路を退避させる第2
の退避手段とを備えることを特徴とする請求項1記載の
プリント基板CAD装置。 - 【請求項21】回路図上の部品群、接続線群の基板上で
のレイアウトを決定するプリント基板CAD装置であっ
て、 基板の全ての辺と、そのうち拡大可能な辺を記憶する辺
記憶手段と、 基板上に上記部品群の配置位置を決定する配置位置決定
手段と、 上記部品群の配置位置が決定されると、部品群中の各部
品が有する端子との間の接続線の配線経路を決定する配
線経路決定手段と、 配置された配置位置及び配線経路で、部品及び接続線が
基板からはみ出したら、拡大可能な辺を拡大し、はみ出
した分の面積を補う辺拡大手段と、 拡大された基板上に、配置位置決定手段に、部品群の配
置位置の決定を行わせる配置制御手段とを備えることを
特徴とするプリント基板CAD装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7031175A JPH08227428A (ja) | 1995-02-20 | 1995-02-20 | プリント基板cad装置 |
US08/605,540 US5847968A (en) | 1995-02-20 | 1996-02-16 | Printed circuit board CAD device which alternates placing components and routing connectors between them |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7031175A JPH08227428A (ja) | 1995-02-20 | 1995-02-20 | プリント基板cad装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08227428A true JPH08227428A (ja) | 1996-09-03 |
Family
ID=12324116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7031175A Pending JPH08227428A (ja) | 1995-02-20 | 1995-02-20 | プリント基板cad装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5847968A (ja) |
JP (1) | JPH08227428A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240318B2 (en) | 2000-10-03 | 2007-07-03 | Fujitsu Limited | Placement/net wiring processing system |
US8484840B2 (en) | 2007-09-18 | 2013-07-16 | Fujitsu Limited | Leading wiring method, leading wiring program, and leading wiring apparatus |
US9261875B2 (en) | 2011-10-07 | 2016-02-16 | Fujitsu Limited | Support apparatus, design support program, and design support method |
JP2017225753A (ja) * | 2016-06-24 | 2017-12-28 | 山佐株式会社 | 遊技機 |
WO2020243355A1 (en) * | 2019-05-30 | 2020-12-03 | Celera, Inc. | Automated circuit generation |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6691296B1 (en) * | 1998-02-02 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Circuit board design aiding |
JP4107739B2 (ja) * | 1998-12-15 | 2008-06-25 | 富士通株式会社 | プリント配線板の改造パターン接続認識方法 |
JP3196894B2 (ja) * | 1999-07-08 | 2001-08-06 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | プリント配線基板設計装置及び設計方法 |
US6256769B1 (en) | 1999-09-30 | 2001-07-03 | Unisys Corporation | Printed circuit board routing techniques |
US6446246B1 (en) * | 1999-12-28 | 2002-09-03 | Intel Corporation | Method and apparatus for detail routing using obstacle carving around terminals |
TW530229B (en) * | 2000-01-27 | 2003-05-01 | Matsushita Electric Ind Co Ltd | A computer aided design apparatus for aiding design of a printed wiring board to effectively reduce noise |
US6910199B2 (en) * | 2001-04-23 | 2005-06-21 | Telairity Semiconductor, Inc. | Circuit group design methodologies |
US6931369B1 (en) | 2001-05-01 | 2005-08-16 | National Semiconductor Corporation | Method to perform thermal simulation of an electronic circuit on a network |
JP4451575B2 (ja) * | 2001-05-22 | 2010-04-14 | パナソニック株式会社 | 配線基板の設計支援装置、設計支援方法、プログラム記録媒体、及びプログラム |
JP3963668B2 (ja) * | 2001-07-05 | 2007-08-22 | 富士通株式会社 | 論理図エントリ装置 |
US6678877B1 (en) * | 2001-08-15 | 2004-01-13 | National Semiconductor Corporation | Creating a PC board (PCB) layout for a circuit in which the components of the circuit are placed in the determined PCB landing areas |
US6978433B1 (en) * | 2002-09-16 | 2005-12-20 | Xilinx, Inc. | Method and apparatus for placement of vias |
JP4275032B2 (ja) * | 2004-08-18 | 2009-06-10 | 富士通マイクロエレクトロニクス株式会社 | 回路基板の設計方法 |
TWI252067B (en) * | 2005-02-14 | 2006-03-21 | Benq Corp | Labeling method and software utilizing the same, and PCB and electronic device utilizing the same |
JP2007114822A (ja) * | 2005-10-18 | 2007-05-10 | Yokogawa Electric Corp | 自動レイアウト方法および装置 |
JP2008171977A (ja) * | 2007-01-11 | 2008-07-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト構造 |
JP5264388B2 (ja) * | 2007-09-26 | 2013-08-14 | キヤノン株式会社 | プログラム及びプリント基板設計支援方法 |
US7904865B2 (en) * | 2008-01-23 | 2011-03-08 | International Business Machines Corporation | Placement driven routing |
US8060849B2 (en) * | 2008-02-26 | 2011-11-15 | Mentor Graphics Corporation | Automatic bus routing |
AU2009277036B2 (en) * | 2008-08-01 | 2016-03-03 | Spr Therapeutics, Inc. | Portable assemblies, systems, and methods for providing functional or therapeutic neurostimulation |
EP2200412A1 (en) * | 2008-12-17 | 2010-06-23 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | Flexible electronic product and method for manufacturing the same |
JP5989655B2 (ja) * | 2011-10-20 | 2016-09-07 | 株式会社図研 | マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
US8726218B2 (en) | 2011-12-19 | 2014-05-13 | Freescale Semiconductor, Inc. | Transistor-level layout synthesis |
US8839174B2 (en) * | 2012-01-31 | 2014-09-16 | Mentor Graphics Corporation | Placement and area adjustment for hierarchical groups in printed circuit board design |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH087759B2 (ja) * | 1989-06-13 | 1996-01-29 | 富士通株式会社 | 部品の自動配置処理方式 |
EP0431532B1 (en) * | 1989-12-04 | 2001-04-18 | Matsushita Electric Industrial Co., Ltd. | Placement optimization system aided by CAD |
JPH03238556A (ja) * | 1990-02-15 | 1991-10-24 | Fuji Photo Film Co Ltd | Cadシステム |
US5513124A (en) * | 1991-10-30 | 1996-04-30 | Xilinx, Inc. | Logic placement using positionally asymmetrical partitioning method |
US5493510A (en) * | 1992-11-10 | 1996-02-20 | Kawasaki Steel Corporation | Method of and apparatus for placing blocks in semiconductor integrated circuit |
US5535134A (en) * | 1994-06-03 | 1996-07-09 | International Business Machines Corporation | Object placement aid |
-
1995
- 1995-02-20 JP JP7031175A patent/JPH08227428A/ja active Pending
-
1996
- 1996-02-16 US US08/605,540 patent/US5847968A/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240318B2 (en) | 2000-10-03 | 2007-07-03 | Fujitsu Limited | Placement/net wiring processing system |
US7240317B2 (en) | 2000-10-03 | 2007-07-03 | Fujitsu Limited | Placement/net wiring processing system |
US8484840B2 (en) | 2007-09-18 | 2013-07-16 | Fujitsu Limited | Leading wiring method, leading wiring program, and leading wiring apparatus |
US9261875B2 (en) | 2011-10-07 | 2016-02-16 | Fujitsu Limited | Support apparatus, design support program, and design support method |
JP2017225753A (ja) * | 2016-06-24 | 2017-12-28 | 山佐株式会社 | 遊技機 |
WO2020243355A1 (en) * | 2019-05-30 | 2020-12-03 | Celera, Inc. | Automated circuit generation |
Also Published As
Publication number | Publication date |
---|---|
US5847968A (en) | 1998-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08227428A (ja) | プリント基板cad装置 | |
US6301686B1 (en) | Graphic layout compaction system capable of compacting a layout at once | |
CN101980216B (zh) | 基于网块的快速多层布线方法 | |
US6507941B1 (en) | Subgrid detailed routing | |
JP3070678B2 (ja) | 図形レイアウト変更システム及び図形レイアウト変更方法 | |
CN112685991B (zh) | 一种满足约束的布线方法 | |
JP2008147217A (ja) | 半導体集積回路のレイアウト方法、レイアウトプログラム | |
US5729469A (en) | Wiring method and system for integrated circuit | |
CN114386356A (zh) | 芯片设计的布线方法及装置、设备、存储介质 | |
US7530038B2 (en) | Method and placement tool for designing the layout of an electronic circuit | |
JP6488911B2 (ja) | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 | |
JP2012243791A (ja) | レイアウト設計方法、および、レイアウト設計プログラム | |
JP3898787B2 (ja) | 実装設計装置 | |
JPH10198722A (ja) | 対話型配線パターン作成システム | |
WO1998055950A1 (en) | Integrated circuit layout synthesis tool | |
JP3140869B2 (ja) | プリント配線板設計支援システム | |
JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
JP3343047B2 (ja) | フロアプラン方法及びその装置 | |
JP3293640B2 (ja) | 回路データ接続追跡システム | |
Kessenich et al. | Global forced hierarchical router | |
JPH04293170A (ja) | 多層プリント配線板自動設計装置の配線処理装置 | |
JP2004311587A (ja) | ダミー配線作成方法及びダミー配線作成装置 | |
JPH11272731A (ja) | プリント板配線設計システム及びプリント板配線設計方法並びに記録媒体 | |
JPH01305474A (ja) | 未配線区間配線支援方法 | |
JP2000250948A (ja) | 配線引き出し設計装置及び配線引き出しが施された多層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050712 |