CN100399867C - 以软件自动执行电路布局的方法 - Google Patents
以软件自动执行电路布局的方法 Download PDFInfo
- Publication number
- CN100399867C CN100399867C CNB031348742A CN03134874A CN100399867C CN 100399867 C CN100399867 C CN 100399867C CN B031348742 A CNB031348742 A CN B031348742A CN 03134874 A CN03134874 A CN 03134874A CN 100399867 C CN100399867 C CN 100399867C
- Authority
- CN
- China
- Prior art keywords
- hole
- rectangular lines
- coordinate
- circuit layout
- range value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种以软件自动执行电路布局的方法,该方法是利用一电路布局软件,依照预先设定的参数,自动地将一电路布局图分割成复数个布线区(area fill)并依照排定的优先级,对各该布线内的所有通孔(via)进行导线通(powernet)的连结。
Description
技术领域
本发明涉及一种利用一电路布局软件,按照其预设的参数值,自动地分割一电路布局图内的所有布线区(area fill),使各该布线区内的各个通孔间能形成导通连结,具体的讲是一种以软件自动执行电路布局的方法。
背景技术
布线(layout)工程师在分割一个电路设计图上的电源分布区时,必须先将供电来源相同的导通线(power net)归纳为同一电源分布区,因此,整个电路设计图上被分割成许多块的布线区(area fill)然而所有的处理过程,必须完全仰赖手动的方式来进行,因而产生了如下的缺点:
(1)因电源通孔(power via)散布于电路板各处,布线工程师必须目视去完成各个导通线(power net)的编排,因而通常会修修改改,所以非常耗费时间。
(2)所分割出来的布线区(area fill)的宽度无法控制,造成过窄的地区其电流量受限。
因此,我们急需一种新发明,以软件来自动规划与分割出布线(area fill),此举对于广大的消费大众而言,实为一大贡献。
发明内容
有鉴于前述的诸多缺失,发明人于经过长久的研究与实验后,终于开发设计出本发明的一种以软件自动执行电路布局的方法,以期通过本发明的巧思,能对社会大众作出贡献。
本发明之一目的,是希望利用一电路布局软件,将一电路设计图于计算机上配置成一电路布局图,其中该电路布局图内设有至少一个布线区(area fill),各该布线区内乃设有复数个通孔(via),而该电路布局软件则可查找出该等通孔的坐标值,依序各该布线区的先后顺序,逐一令各该布线区内的所有通孔间形成导通线的布设。
为达到上述目的,本发明的技术方案为:一种以软件自动执行电路布局的方法,该方法是利用一电路布局软件将一电路设计图于计算机上配置成一电路布局图,其中该电路布局图内设有至少一个布线区,各该布线区内乃设有复数个通孔,而该电路布局软件可查找出所述通孔的水平坐标,并将其最大水平坐标减去最小水平坐标而求出一水平距离值,此外,查找出所有通孔的垂直坐标,并将最大垂直坐标减去最小垂直坐标而求出一垂直距离值;
比较该水平距离值与该垂直距离值的大小,以决定出该布线区的走向后,若该水平距离值大于该垂直距离值,则令该布线区为一水平走向,并以所述通孔的水平坐标值,由左至右依序排列出各该通孔间连接一导通线的优先级,若该水平距离值小于该垂直距离值,则令该电路布线区为一垂直走向,并以所述通孔的垂直坐标值,由下至上依序排列出各该通孔间连接导通线的优先级,最后,令依序排定的前一个通孔与后一个通孔间,利用接续的方式逐一画出面积大小预定的矩形线,以形成所述通孔间的导通线,其实施步骤如下:
首先,以第一个通孔为一基准坐标,计算出朝向第二个通孔方向绘制第一个矩形线所需的四个点坐标;
以该第一个通孔为起点,朝向该第二个通孔的直线延伸方向画出第一个矩形线;
利用该第一个矩形线的坐标为一基准坐标,于第一个矩形线朝向该第二个通孔的直线延伸方向,计算出绘制第二个矩形线所需的四个点坐标;
接续该第一个矩形线而绘制出第二个矩形线,并依此类推,当最后一个接续的矩形线其长度已超出于该第二个通孔外,则除去超出的部分以形成一矩形线段,并于计算出绘制短矩形线所需的四个点坐标后,即可绘制出连接至该第二通孔的该短矩形线段,完成该第一通孔与该第二通孔间的导通线连接;
其它各通孔之间,乃依照以上步骤实施,直到该布线区内的所有通孔间皆完成导通线的绘制为止。
因此,布线工程师将可不必耗费太多时间去规划及制作布线区(area fill),即使电子元件或机构有所修改,可迅速反应与配合,而该电路布局软件并可自动设定各个布线区(area fill)的宽度,布线工程师无须担心电流问题,此外,若更改各个导通线(power net)的处理顺序,即可获得不同的布线区(area fill)布置,以供布线工程师参考,而自动化的设计理念,可减少布线时的错误,藉以节省宝贵的时间。
为了方便贵审查委员能对本发明的目的、形状、构造装置特征及其功效,做更进一步的认识与了解,特举实例配合附图,其实施方式如下:
附图说明
图1是本发明的电路布局图内有至少一个布线区;
图2A是本发明中求出一水平距离值大于一垂直距离值的示意图;
图2B是本发明中求出一水平距离值小于一垂直距离值的示意图;
图3A是本发明的电路布局软件决定该布线区为水平走向的示意图;
图3B是本发明的电路布局软件决定该布线区为垂直走向的示意图;
图4是本发明的电路布局软件计算出VIA1与VIA2其坐标的示意图;
图5A是本发明中求出该矩形线四个点r1、r2、r3、r4其坐标的步骤之一;
图5B是本发明中求出该矩形线四个点r1、r2、r3、r4其坐标的步骤之二;
图5C是本发明中求出该矩形线四个点r1、r2、r3、r4其坐标的步骤之三;
图5D是本发明中求出该矩形线四个点r1、r2、r3、r4其坐标的步骤之四;
图6A是本发明中求出第二个矩形线的步骤之一;
图6B是本发明中求出第二个矩形线的步骤之二;
图7是本发明二通孔间的导通连结示意图;
图8是本发明中该矩形线于碰到障碍时的绘制方法示意图;
图9是本发明中采用缺补矩形的示意图。
主要部分的代表符号:
电路布局图 ............1; 第一矩形线 ............2;
第二矩形区 ............3; 短矩形线段 ............4;
缺补矩形 ............5; 布线区 ............10;
通孔 ............VIA1、VIA2、VIA3、VIA4、VIA5及VIA6;
矩形线的作标点 ............r1、r2、r3、r4;
矩形线长度 ............Z; 矩形线段的长度 ............Z’。
具体实施方式
本发明是一种以软件自动执行电路布局的方法,如图1、图2A以及图2B所示,该方法是利用一电路布局软件,将一电路设计图于计算机上配置成一电路布局图1,其中该电路布局图1内设有至少一个布线区10(area fill),各该布线区10内乃设有复数个通孔(via),而该电路布局软件则可查找出该等通孔(如:VIA1、VIA2、VIA3、VIA4、VIA5以及VIA6)的水平坐标(X),且找出该等水平坐标中的最大水平坐标与最小水平坐标值,并将该最大水平坐标值减去该最小水平坐标值以求出一水平距离值(ΔX),此外,可找出该等通孔(VIA1、VIA2、VIA3、VIA4、VIA5、VIA6)的垂直坐标值(Y),且自该等垂直坐标中找出最大垂直坐标值与最小垂直坐标值,并将该最大垂直坐标值减去该最小垂直坐标值,藉以求出一垂直距离值(ΔY)。
比较(ΔX)与该垂直距离值(ΔY)的大小,以决定出该布线区10的走向;若该水平距离值(ΔX)大于该垂直距离值(ΔY),则令该布线区10采水平走向的布线,如图3A所示,并以该等通孔(VIA1、VIA2、VIA3、VIA4、VIA5、VIA6)的水平坐标值(X)的大小,由小至大依序排列出各该通孔(VIA1、VIA2、VIA3、VIA4、VIA5、VIA6)间连接一导通线的优先级(由于X1<X2<X3<X4<X5<X6,各导通线的连结顺序为:VIA1→VIA2→VIA3→VIA4→VIA5→VIA6)若该水平距离值(ΔX)小于该垂直距离值(ΔY),则令该布线区10则采垂直走向的布线,如图3B所示,并以该等通孔(VIA1、VIA2、VIA3、VIA4、VIA5、VIA6)的垂直坐标值,由小至大依序排列出各该通孔(VIA1、VIA2、VIA3、VIA4、VIA5、VIA6)间连接导通的优先级(由于Y1<Y2<Y3<Y4<Y5<Y6,所以各导通线的连结顺序为:VIA1→VIA2→VIA3→VIA4→VIA5→VIA6)最后,令依序排定的前一个通孔与后一个通孔之间,利用接续的方式逐一画出面积大小事先预定的矩形线,以形成各该通孔间的一导通线,如图4、图5、图6、图7所示,其实施步骤如下:
首先,以第一个通孔(VIA1)为基准坐标,计算出朝向第二个通孔(VIA2)方向画出一个矩形线所需的四个点坐标;
以该第一个通孔(VIA1)为起始点,朝向该第二个通孔(VIA2)的直线延伸方向画出第一个矩形线2;
以该第一个矩形线2的坐标值为基准坐标,计算出接续于该第一个矩形线2后的下一个矩形线其四个点的坐标值;
以该第一个矩形线2为起始点朝向该第2个通孔(VIA2)方向,接续地画出该第二个矩形线3,并依此类推,藉以接续复数个矩形线;
当接续的矩形线其长度超出于该第二个通孔外时,则就前一个矩形线的坐标值为基准坐标,计算出最后一个接续至该第二通孔时的一短矩形线段4所需的四个点坐标;
画出连接至该第二通孔的该短矩形线段4,以完成该第一通孔与该第二通孔间的导通线连接;
该第二个通孔与第三个通孔之间、该第三个通孔与第四个通孔之间、.........依照以上步骤类推,直到该布线区10内所有通孔间完成导通线的连结为止。
通过以上详细的介绍,深信贵审查委员对于本发明已有相当的认识,为使得贵审查委员对于本发明的技术内容更加明了,以下特举一例以明之:
如图4所示,今假设该第一个通孔(VIA1)的坐标值为(X1,Y1),该二个通孔(VIA2)的坐标值为(X2,Y2),该第一个通孔(VIA1)至该二个通孔(VIA2)间的直线距离为Z,其所形成的直角三角形其夹角为θ,其相关的计算过程如下所示:
(X2-X1)=ΔX;
(Y2-Y1)=ΔY ;
Z=(ΔX2-ΔY2)1/2;
cosθ=ΔX/Z;
θ=cos-1×ΔX/Z;
如图5A、5B、5C以及图5D所示,该矩形线的长度为5单位,宽度为r,其四个点分别为r1、r2、r3、r4,其中该r1至该r2的中心点为S(即为VIA1),其坐标则为(X1,Y1);r1至r2间的连接线,以及一穿过S点的中心线,是共同与水平轴(X轴)形成θ度角、90度角以及θ’度角;该中心点S至该r1的水平距离值为ΔXr1,垂直距离为ΔYr1;该中心点S至该r2的水平距离为ΔXr2,垂直距离为ΔYr2;该r1、r2、r3、r4的座标分别为(Xr1,Yr1)、(Xr2,Yr2)、(Xr4,Yr4),是可由如下的计算过程求出:
Xr1=X1+ΔXr1=X1+(r/2)×cosθ’=X1+(r/2)×cos(90-θ);
Yr1=Y1-ΔYr1=Y1+(r/2)×sinθ’=Y1-(r/2)×sin(90-θ);
Xr2=X1-ΔXr2=X1-(r/2)×cosθ’=X1-(r/2)×cos(90-θ);
Yr2=Y1+ΔYr2=Y1+(r/2)×sinθ’=Y1+(r/2)×sin(90-θ);
Xr3=5×cosθ+Xr1;
Yr3=5×cosθ+Yr1;
Xr4=5×cosθ+Xr2;
Yr4=5×cosθ+Yr2;
因此,通过以上的计算过程,该电路布局软件可于该第一个通孔(VIA1)朝向该第2个通孔(VIA2)的延伸路径上绘制出一个矩形线2。
于本发明中,如图6A、图6B所示,该第一个通孔(VIA1)与该第二个通孔(VIA2)间所形成的导通线,乃由复数个矩形线相接所形成,因此,前一个矩形线既然已经被画出,即可利用r3至r4的直线距离的中心点S’(Xstart;Ystart)作为开始绘制下一矩形线的起点,即,该S’如同前一矩形线的S,而Xstart如同前一矩形线的X1,
且Ystart如同前一矩形线的Y1,其中该Xstart与Ystart;可由以下的公式求出:
Xstart=5×cosθ+X1;
Ystart=5×cosθ+Y2;
此外,由于前一个矩形线的r3(Xr3,Yr3)相当于下一个矩形线的r1(Xr1,Yr1);且前一个矩形线的r4(Xr4,Yr4)相等于下一个矩形线的r2(Xr2,Yr2),因此,如同前一个矩形的计算方式,该电路布局软件可轻易地计算出下一个矩形的r3(Xr3,Yr3)与r4(Xr3,Yr3),依此类推,即可求出该第一个通孔(VIA1)与该第二个通孔(VIA2)间相接续的所有矩形线其r1、r2、r3、r4的坐标,故,在此不多加描述。
如图7所示,该第一个通孔(VIA1)与该第二个通孔(VIA2)间所形成的导通线,是由至少一个矩形线(如:第一个矩形线2与第二个矩形线3)所组成,惟,最后一个连接至该第二通孔间(VIA2)的矩形线,肯定会超出于该第二个通孔(VIA2)外,而超出的部分将不被画出而形成一个短矩形线段4,换言之,该短矩形线段4的长度(Z’)一定比其它矩形线的长度(Z)较短,至于该短矩形线段其r1、r2、r3、r4的坐标(Xr1,Yr1)、(Xr2,Yr2)、(Xr3,Yr3)、(Xr4,Yr4)如何求出?由于该短矩形线段的r1、r2的坐标为已知(即前一个矩形线的r3与r4),所以,其该短矩形线段r3的坐标(Xr3,Yr3)与r4的坐标(Xr4,Yr4)可依下列公式计算求出:
Xr3=X2+(r/2)×cos(90-θ);
Yr3=Y2-(r/2)×sin(90-θ);
Xr4=X4-(r/2)×cos(90-θ);
Yr4=Y2+(r/2)×sin(90-θ);
如此,即可完成该第一个通孔(VIA1)与该第二个通孔(VIA2)间导通线的绘制(即该导通线包含复数个预定长度的矩形线与一个短矩形线段)。
在本发明中,如图8所示。由该第一个通孔(VIA1)朝向该第二个通孔(VIA2)画出矩形线时,若碰到障碍物时,该电路布局软件将令该θ值(即初始定义的角度)加上某一固定角(例如:θ+10度),并重新计算r1、r2、r3、r4的坐标值后才绘出一矩形线,如果仍碰到障碍物,则再次加上一固定角(例如:θ+20度),依此类推,直到完成矩形线的绘制后,下一个矩形线仍以朝向该第二个通孔(VIA2)的直线方向继续进行绘制,但如又碰到障碍物时,则仍依以上的方法进行处理,并依此类推,直到该第一个通孔(VIA1)与该第二个通孔(VIA2)间完成导通线的绘制为止。
如图9所示,如前文所述,由于矩形线的绘制若碰到障碍物时,该电路布局软件将令θ角度加上某一固定角度后重新绘制出一个矩形线,但此种情形,将使得二个相邻矩形线的间于其弯曲处产生间隙,因而影响了导通的效果,所以,针对此种状况,该电路布局软件将令后一个绘制的矩形线,由其起始点向后延伸(即朝向通孔的反方向)绘制出一个缺补矩形5(例如:其长度可为r,宽度为r/2),如此,即可填补二个相邻矩形线之间所产生的间隙。
在本发明中,该电路布局软件是设有一个参数定义档,每一个布线区10的优先处理顺序,以及相关的参数皆可被储存于该参数定义档内。
以上所述,仅为本发明最佳的一具体实施例,但本发明的构造特征并不局限于此,任何熟悉该项技艺者在本发明领域内,可轻易思考到的变化或修饰,皆可涵盖在以下本案的权利要求。
Claims (5)
1.一种以软件自动执行电路布局的方法,该方法是利用一电路布局软件将一电路设计图于计算机上配置成一电路布局图,其中该电路布局图内设有至少一个布线区,各该布线区内设有复数个通孔,而该电路布局软件可查找出所述通孔的水平坐标,并将其最大水平坐标减去最小水平坐标而求出一水平距离值,此外,查找出所有通孔的垂直坐标,并将最大垂直坐标减去最小垂直坐标而求出一垂直距离值;
俟比较该水平距离值与该垂直距离值的大小,以决定出该布线区的走向后,若该水平距离值大于该垂直距离值,则令该布线区为一水平走向,并以所述通孔的水平坐标值,由左至右依序排列出各该通孔间连接一导通线的优先级,若该水平距离值小于该垂直距离值,则令该电路布线区为一垂直走向,并以所述通孔的垂直坐标值,由下至上依序排列出各该通孔间连接导通线的优先级,最后,令依序排定的前一个通孔与后一个通孔间,利用接续的方式逐一画出面积大小预定的矩形线,以形成所述通孔间的导通线,其实施步骤如下:
首先,以第一个通孔为一基准坐标,计算出朝向第二个通孔方向绘制第一个矩形线所需的四个点坐标;
然后,以该第一个通孔为起点,朝向该第二个通孔的直线延伸方向画出第一个矩形线;
然后,利用该第一个矩形线的坐标为一基准坐标,于第一个矩形线朝向该第二个通孔的直线延伸方向,计算出绘制第二个矩形线所需的四个点坐标;
然后,接续该第一个矩形线而绘制出第二个矩形线,并依此类推,当最后一个接续的矩形线其长度已超出于该第二个通孔外,则除去超出的部分以形成一矩形线段,并于计算出绘制短矩形线所需的四个点坐标后,即可绘制出连接至该第二通孔的该短矩形线段,完成该第一通孔与该第二通孔间的导通线连接;
然后,其它各通孔之间,依照以上步骤实施,直到该布线区内的所有通孔间皆完成导通线的绘制为止。
2.如权利要求1所述的方法,其中该第一个通孔朝向该第二个通孔画出矩形线时,若碰到障碍物时,该电路布局软件将令该第一个通孔的初始定义角度加上某一固定角度,并重新计算该矩形线的四个点坐标后,再次绘出该矩形线,如果仍碰到障碍物,则再加上一固定角度,并依此类推,直到绘制该矩形线时不再碰到障碍物为止。
3.如权利要求2所述的方法,其中该电路布局软件于完成前一个矩形线时,其后一个矩形线的绘制方向,仍以朝向该第二个孔的所在位置进行绘制。
4.如权利要求3所述的方法,其中该电路布局软件令该前一个矩形线与该后一个矩形线的接缝处,绘制出一个缺补矩形,以填补该二矩形线间所产生的间隙。
5.如权利要求1所述的方法,其中该电路布局软件设有一个参数定义档,每一个布线区的优先处理顺序,以及相关的参数皆被储存于该参数定义档内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031348742A CN100399867C (zh) | 2003-09-26 | 2003-09-26 | 以软件自动执行电路布局的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031348742A CN100399867C (zh) | 2003-09-26 | 2003-09-26 | 以软件自动执行电路布局的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1602140A CN1602140A (zh) | 2005-03-30 |
CN100399867C true CN100399867C (zh) | 2008-07-02 |
Family
ID=34659130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031348742A Expired - Fee Related CN100399867C (zh) | 2003-09-26 | 2003-09-26 | 以软件自动执行电路布局的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100399867C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100454289C (zh) * | 2005-09-29 | 2009-01-21 | 鸿富锦精密工业(深圳)有限公司 | 合并零件图档中同类孔的系统及方法 |
CN100421117C (zh) * | 2005-12-05 | 2008-09-24 | 英业达股份有限公司 | 计算机辅助波状线路电路布局图绘制方法及系统 |
CN101051327B (zh) * | 2006-04-07 | 2010-08-25 | 鸿富锦精密工业(深圳)有限公司 | 零件装配孔设计系统及方法 |
CN102479273A (zh) * | 2010-11-26 | 2012-05-30 | 英业达股份有限公司 | 布局侦错方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184980A (zh) * | 1996-12-12 | 1998-06-17 | 日本电气株式会社 | 用于半导体集成电路的设置及布线方法 |
JPH10256386A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | マスクパターンデータの作成方法 |
CN1421806A (zh) * | 2001-11-27 | 2003-06-04 | 英业达股份有限公司 | 计算机辅助电路设计及布局的方法 |
-
2003
- 2003-09-26 CN CNB031348742A patent/CN100399867C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184980A (zh) * | 1996-12-12 | 1998-06-17 | 日本电气株式会社 | 用于半导体集成电路的设置及布线方法 |
JPH10256386A (ja) * | 1997-03-14 | 1998-09-25 | Nec Corp | マスクパターンデータの作成方法 |
CN1421806A (zh) * | 2001-11-27 | 2003-06-04 | 英业达股份有限公司 | 计算机辅助电路设计及布局的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1602140A (zh) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107239617B (zh) | 一种异形版图中基于轨道的紧凑布线方法 | |
CN100399867C (zh) | 以软件自动执行电路布局的方法 | |
CN100428250C (zh) | 印刷电路板的过孔和焊盘间导线长度控制的方法 | |
JPH08153134A (ja) | 配線cad装置 | |
CN101452496B (zh) | 获取信号线的布设路径的方法 | |
CN105260576A (zh) | 一种基于cadence软件的结构器件摆放工具 | |
JP2005267302A (ja) | 配線経路決定方法及びシステム | |
CN105760584A (zh) | 一种芯片的内部走线方法及系统 | |
US20030014722A1 (en) | Automatic layout design method of wirings in semiconductor integrated circuit | |
CN117910423B (zh) | Pcb自动布线方法、装置、设备及介质 | |
US20040153987A1 (en) | Method and system for connecting computer-generated rectangles | |
CN101645097A (zh) | 信号线布设方法 | |
TW200521754A (en) | Method for preventing short circuit during circuit layout | |
JP7340494B2 (ja) | 制御コントローラのプログラム作成装置並びに方法 | |
KR0173519B1 (ko) | 인쇄회로기판의 최적거리 추적방법 | |
KR101862949B1 (ko) | 가이드 선을 제공하는 도면 설계 장치 및 선 연결 방법 | |
Aranoff et al. | Routing of printed circuit boards | |
JPH02132561A (ja) | 自動配線方式 | |
JPH04205606A (ja) | 実装工程管理システム | |
JPH0365765A (ja) | 外形認識方法 | |
JPH02307290A (ja) | 直接描画装置及び方法 | |
CN104540336A (zh) | 金手指斜边机控制方法 | |
CN117371388A (zh) | 一种两组引脚的快速布线方法 | |
JP2914025B2 (ja) | Lsiの自動配置配線処理方法 | |
Freeman et al. | Multilayer printed wiring—Computer aided design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080702 Termination date: 20100926 |