CN1421806A - 计算机辅助电路设计及布局的方法 - Google Patents
计算机辅助电路设计及布局的方法 Download PDFInfo
- Publication number
- CN1421806A CN1421806A CN 01140145 CN01140145A CN1421806A CN 1421806 A CN1421806 A CN 1421806A CN 01140145 CN01140145 CN 01140145 CN 01140145 A CN01140145 A CN 01140145A CN 1421806 A CN1421806 A CN 1421806A
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit design
- computer aided
- design drawing
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种计算机辅助电路设计及布局的方法,其可用以设计及产生制造电路板所需的电路设计图及电路布局图;并可在变更组件布局方式时,协助设计及布局人员核对变更后的电路设计图是否无误,藉此而确保最后完成的电路布局图为完全正确。此计算机辅助电路设计及布局的方法的特点在于计算机辅助电路设计工具完成电路设计图的设计工作之后,接着即将电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;若以后电路设计图有变更设计的情况,则将电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,以提供电路设计及布局人员作为人工核对的依据,藉此而确保最后完成的电路布局图为完全正确。
Description
技术领域
本发明涉及一种计算机辅助设计技术,特别是关于一种计算机辅助电路设计及布局的方法,其可用以设计及产生制造电路板所需的电路设计图及电路布局图;并可在变更组件布局方式时,协助设计及布局人员核对变更后的电路设计图是否无误,藉此而确保最后完成的电路布局图为完全正确。
背景技术
电路板的制造首先须进行电路设计及布局程序,以产生制造电路板所需的电路设计图及电路布局图。目前在业界均采用各式的计算机辅助工具来协助工程人员绘制电路设计图及产生所需的电路布局图。举例来说,目前常用的一种计算机辅助电路设计工具即为BoardArchitect;而常用的一种计算机辅助电路布局工具即为BoardStation。
Board Architect是一套印刷电路板的设计工具,它提供了一个以线路图为基础的完整作业环境,主要是用来支持印刷电路板的设计程序,并且提供各种先进的功能特色,以满足模拟电路与数字电路设计工程师的需求。Board Station则提供了广泛的分析与设计技术,因此可以满足目前印刷电路板以及多芯片模块产品的严格要求,包括高速度的数字设计、射频分析、以及产品的制造及测试。由于BoardArchitect和Board Station为业界所熟知的计算机辅助设计及布局工具,因此以下将不对其作进一步详细的说明。
图1即显示现有的计算机辅助电路设计及布局的方法的示意图。如图所示,此流程包括二个工作站:一电路设计工作站10和一电路布局工作站20;其中电路设计工作站10用以执行一计算机辅助电路设计工具11,例如为Board Architect;而电路布局工作站20则用以执行一计算机辅助电路布局工具21,例如为Board Station。
首先由电路设计人员,例如电子工程师,利用电路设计工作站10上的计算机辅助电路设计工具11,即Board Architect,来绘制出一电路设计图12。
完成之后,接着即将此电路设计图12导入至电路布局工作站20,以让电路布局人员利用计算机辅助电路布局工具21,即Board Station,依据电路设计图12而产生一电路布局图22。完成之后,接着即可将该电路布局图22交由电路板制造部门来制造所需的电路板。
然而上述的计算机辅助电路设计及布局的方法的一项缺点在于若原始设计方式有变更而导致电路设计图12上的电路组件需作一些增减时,则如何确认修改后的新版本电路设计图12为完全正确便成为令人苦恼的问题。换言之,若新版本的电路设计图12上因电路设计人员在绘制上的疏失而遗漏了一些组件,则将使得最后完成的电路布局图存在有错误的布局方式。
发明内容
鉴于以上所述现有技术的缺点,本发明的主要目的在于提供一种计算机辅助电路设计及布局的方法,其可确保所产生的电路设计图及电路布局图的正确性,不会因原始设计有变更而导致修改后的电路设计图有错误,藉此而确保最后完成的电路布局图为完全正确。
广义而言,本发明的计算机辅助电路设计及布局的方法至少包含以下的程序步骤:(1)利用一计算机辅助电路设计工具来绘制一电路设计图;(2)将该电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;(3)若该电路设计图为变更的新版本,则将该电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,其中详列出所有增减的电路组件的名称、布局位置、和属性,以作为人工核对该电路设计图的依据;以及(4)若该电路设计图经核对无误,则将该电路设计图导入至一计算机辅助电路布局工具,用以根据该电路设计图而产生一电路布局图。
本发明的计算机辅助电路设计及布局的方法的特点在于计算机辅助电路设计工具完成电路设计图的设计工作之后,接着即将该电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;若以后该电路设计图有变更设计的情况,则将电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,以提供电路设及布局人员作为人工核对的依据,藉此而确保最后完成的电路布局图为完全正确。
附图说明
本发明的实质技术内容及其实施例已用图解方式详细绘制于本说明书附图之中。此些附图的内容简述如下:
图1(现有技术)为一示意图,其中显示现有的计算机辅助电路设计及布局的方法所使用的各个计算机辅助设计及布局工具;
图2为一示意图,其中显示本发明的计算机辅助电路设计及布局的方法的各个作业阶段所使用的各个计算机辅助设计及布局工具;以及
图3为一流程图,其中显示本发明的计算机辅助电路设计及布局的方法中的各个主要程序步骤。
图中符号说明:
10电路设计工作站
11计算机辅助电路设计工具(Board Architect)
12电路设计图
13电路组件清单
14变更组件报表
20电路布局工作站
21计算机辅助电路布局工具(Board Station)
22电路布局图
具体实施方式
以下即配合附图的图2及图3,详细说明本发明的计算机辅助电路设计及布局的方法的一实施例。
图2即显示本发明的计算机辅助电路设计及布局的方法的示意图(此图式中,与图1所示的现有技术相同的部分以相同的标号表示)。如图所示,本发明的计算机辅助电路设计及布局的方法与图1所示的现有技术不同的主要特点在于电路设计工作站10在使用计算机辅助电路设计工具11完成电路设计图12的设计工作之后,接着即将该电路设计图12中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单13。此整理工作可自动由软件程序来达成。
图3为一流程图,其中显示本发明的计算机辅助电路设计及布局的方法中的各个主要程序步骤。
请同时参阅图3及图2,首先进行步骤S1,其中利用电路设计工作站10上的计算机辅助电路设计工具11,即Board Architect,来绘制出一电路设计图12。
接着进行步骤S2,将该电路设计图12中的每一个电路组件的名称、布局位置、和属性整理成一组件清单表13。此整理工作可自动由软件程序来达成。
接着进行步骤S3,若该电路设计图12为变更设计的新版本,则将该电路设计图12的前后版本的电路组件清单13作一比对(亦即将修改后的电路设计图的电路组件清单与前一版本的电路设计图的电路组件清单作一比对),藉此而产生一变更组件报表14,其中详列出所有增减的电路组件的名称、布局位置、和属性,以提供电路设人员作为人工核对的依据。
接着进行步骤S4,由电路设计人员依据该变更组件报表14来核对电路布局图22上的组件布局方式是否为完全正确。若否,则程序跳回至步骤S1,重新再利用计算机辅助电路设计工具11来修改电路设计图12,并再次进行步骤S2至步骤S4;若是,则程序跳至步骤S5。
在步骤S5中,将核对正确的电路设计图12转交至电路布局工作站20,并利用其中的计算机辅助电路布局工具21,即Board Station,依据该电路设计图12而产生一对应的电路布局图22。
接着可在步骤S6中,再此利用变更组件报表14来核对电路布局图22上的电路布局方式是否为完全正确。若否,则程序跳回至步骤S5,令电路设计人员重新再利用计算机辅助电路布局工具21来修改电路布局图22,直至电路布局图22与变更组件报表14上所列的数据项相符时,即可将电路布局图22转交至电路板制造部门,用以根据该电路布局图22来制造所需的电路板(未显示)。
综而言之,本发明提供了一种新颖的计算机辅助电路设计及布局的方法,其特点在于计算机辅助电路设计工具完成电路设计图的设计工作之后,接着即将该电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;若以后该电路设计图有变更设计的情况,则将电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,以提供电路设及布局人员作为人工核对的依据,藉此而确保最后完成的电路布局图完全正确。本发明因此较现有技术具有更佳的创造性及实用性。
以上所述仅为本发明的较佳实施例而已,并非用以限定本发明的实质技术内容的范围。本发明的实质技术内容广义地定义于权利要求书中。任何他人所完成的技术实体或方法,若与权利要求书所定义者为完全相同、或是为一种等效的变更,均将被视为涵盖于本专利范围之中。
Claims (8)
1.一种计算机辅助电路设计及布局的方法,其至少包含以下的程序步骤:
(1)利用一计算机辅助电路设计工具来绘制一电路设计图;
(2)将该电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;
(3)若该电路设计图为变更的新版本,则将该电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,其中详列出所有增减的电路组件的名称、布局位置、和属性,以作为人工核对该电路设计图的依据;以及
(4)若该电路设计图经核对无误,则将该电路设计图导入至一计算机辅助电路布局工具,用以根据该电路设计图而产生一电路布局图。
2.根据权利要求1所述计算机辅助电路设计及布局的方法,其特征在于:还进一步包含以下步骤:将该电路布局图依据该变更组件报表再核对一次。
3.根据权利要求1所述计算机辅助电路设计及布局的方法,其特征在于:步骤(1)中所述的计算机辅助电路设计工具为BoardArchitect。
4.根据权利要求1所述计算机辅助电路设计及布局的方法,其特征在于:步骤(4)中所述的计算机辅助电路布局工具为Board Station。
5.一种计算机辅助电路设计及布局的方法,其至少包含以下的程序步骤:
(1)利用一计算机辅助电路设计工具来绘制一电路设计图;
(2)将该电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;
(3)若该电路设计图为变更的新版本,则将该电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,其中详列出所有增减的电路组件的名称、布局位置、和属性,以作为人工核对该电路设计图的依据;
(4)若该电路设计图经核对无误,则将该电路设计图导入至一计算机辅助电路布局工具,用以根据该电路设计图而产生一电路布局图;以及
(5)将该电路布局图依据该变更组件报表再核对一次。
6.根据权利要求5所述计算机辅助电路设计及布局的方法,其特征在于:步骤(1)中所述的计算机辅助电路设计工具为BoardArchitect。
7.根据权利要求5所述计算机辅助电路设计及布局的方法,其特征在于:步骤(4)中所述的计算机辅助电路布局工具为Board Station。
8.一种计算机辅助电路设计及布局的方法,其至少包含以下的程序步骤:
(1)利用Board Architect来绘制一电路设计图;
(2)将该电路设计图中的每一个电路组件的名称、布局位置、和属性整理成一电路组件清单;
(3)若该电路设计图为变更的新版本,则将该电路设计图的前后版本的电路组件清单作一比对,藉此而产生一变更组件报表,其中详列出所有增减的电路组件的名称、布局位置、和属性,以作为人工核对该电路设计图的依据;
(4)若该电路设计图经核对无误,则将该电路设计图导入至BoardStation,用以根据该电路设计图而产生一电路布局图;以及
(5)将该电路布局图依据该变更组件报表再核对一次。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011401451A CN1173288C (zh) | 2001-11-27 | 2001-11-27 | 计算机辅助电路设计及布局的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011401451A CN1173288C (zh) | 2001-11-27 | 2001-11-27 | 计算机辅助电路设计及布局的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1421806A true CN1421806A (zh) | 2003-06-04 |
CN1173288C CN1173288C (zh) | 2004-10-27 |
Family
ID=4675686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011401451A Expired - Fee Related CN1173288C (zh) | 2001-11-27 | 2001-11-27 | 计算机辅助电路设计及布局的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1173288C (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100365634C (zh) * | 2003-11-13 | 2008-01-30 | 英业达股份有限公司 | 布线资料转换辅助生成系统及其方法 |
CN100378737C (zh) * | 2005-11-29 | 2008-04-02 | 知亿科技股份有限公司 | 电路设计辅助方法 |
CN100399867C (zh) * | 2003-09-26 | 2008-07-02 | 英业达股份有限公司 | 以软件自动执行电路布局的方法 |
CN100421117C (zh) * | 2005-12-05 | 2008-09-24 | 英业达股份有限公司 | 计算机辅助波状线路电路布局图绘制方法及系统 |
CN101131709B (zh) * | 2006-08-22 | 2010-05-12 | 英业达股份有限公司 | 分工式电路布局图文字面处理方法及系统 |
CN1658198B (zh) * | 2004-02-16 | 2011-06-01 | 和硕联合科技股份有限公司 | 检查电路布局的方法 |
CN101908081B (zh) * | 2009-06-05 | 2012-07-11 | 亚旭电脑股份有限公司 | 电路辅助设计方法及系统 |
US8307311B2 (en) | 2009-06-05 | 2012-11-06 | Askey Computer Corporation | System and method for assisting circuit design |
CN103823934A (zh) * | 2014-02-27 | 2014-05-28 | 北京数码大方科技股份有限公司 | 计算机图形绘制中的图纸比较方法和装置 |
CN113239651A (zh) * | 2021-07-12 | 2021-08-10 | 苏州贝克微电子有限公司 | 用于电路设计的人工智能实现方法及系统 |
-
2001
- 2001-11-27 CN CNB011401451A patent/CN1173288C/zh not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100399867C (zh) * | 2003-09-26 | 2008-07-02 | 英业达股份有限公司 | 以软件自动执行电路布局的方法 |
CN100365634C (zh) * | 2003-11-13 | 2008-01-30 | 英业达股份有限公司 | 布线资料转换辅助生成系统及其方法 |
CN1658198B (zh) * | 2004-02-16 | 2011-06-01 | 和硕联合科技股份有限公司 | 检查电路布局的方法 |
CN100378737C (zh) * | 2005-11-29 | 2008-04-02 | 知亿科技股份有限公司 | 电路设计辅助方法 |
CN100421117C (zh) * | 2005-12-05 | 2008-09-24 | 英业达股份有限公司 | 计算机辅助波状线路电路布局图绘制方法及系统 |
CN101131709B (zh) * | 2006-08-22 | 2010-05-12 | 英业达股份有限公司 | 分工式电路布局图文字面处理方法及系统 |
CN101908081B (zh) * | 2009-06-05 | 2012-07-11 | 亚旭电脑股份有限公司 | 电路辅助设计方法及系统 |
US8307311B2 (en) | 2009-06-05 | 2012-11-06 | Askey Computer Corporation | System and method for assisting circuit design |
CN103823934A (zh) * | 2014-02-27 | 2014-05-28 | 北京数码大方科技股份有限公司 | 计算机图形绘制中的图纸比较方法和装置 |
CN113239651A (zh) * | 2021-07-12 | 2021-08-10 | 苏州贝克微电子有限公司 | 用于电路设计的人工智能实现方法及系统 |
CN113239651B (zh) * | 2021-07-12 | 2021-09-17 | 苏州贝克微电子有限公司 | 用于电路设计的人工智能实现方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN1173288C (zh) | 2004-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6721614B2 (en) | Multi-discipline universal CAD library | |
CN102682166B (zh) | Smt设备快速制程系统及方法 | |
CN1173288C (zh) | 计算机辅助电路设计及布局的方法 | |
EP1930824A1 (en) | CAD apparatus, method and computer product for designing printed circuit board | |
US20080301600A1 (en) | CAD apparatus and check support apparatus | |
US7590963B2 (en) | Integrating multiple electronic design applications | |
CN101192247A (zh) | 电路连接校验系统及方法 | |
US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
CN110222381B (zh) | 用于pcb装配的动态安装指引文件生成方法、系统、介质及终端 | |
US20080141183A1 (en) | CAD apparatus, method, and computer product for designing printed circuit board | |
JPH08212241A (ja) | 半導体集積回路用マスクパターンまたはウエハ上への直接描画パターンの設計方法,及びそれらのデザインルール確認方法 | |
US20090070724A1 (en) | Information processing device, method of creating power supply system tree and program of the same | |
CN1959709A (zh) | 物料清单生成系统及方法 | |
CN101131709B (zh) | 分工式电路布局图文字面处理方法及系统 | |
CN101770527A (zh) | 修改电路组件数据的方法 | |
CN111241777B (zh) | 一种PCB Layout中更新放置封装pad的方法 | |
US5633804A (en) | Method for automatically producing printed wiring board fabrication drawings | |
CN100339858C (zh) | 以软件自动对比电路设计图其修改状况的比较方法 | |
CN111209717A (zh) | 分别输出表底层器件坐标的方法 | |
US7146579B2 (en) | VRML interface software for image and data compilation | |
CN1186738C (zh) | 电路组件料况信息系统 | |
US20110231807A1 (en) | Circuit design aiding apparatus and computer-readable recording medium storing circuit design aiding program | |
Yeh | An integrated information framework for multidisciplinary PWB design | |
CN1916908A (zh) | 资料分阶的方法 | |
CN110391199A (zh) | 芯片封装体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041027 Termination date: 20101127 |