JPH02119242A - セル配置システム - Google Patents
セル配置システムInfo
- Publication number
- JPH02119242A JPH02119242A JP63273420A JP27342088A JPH02119242A JP H02119242 A JPH02119242 A JP H02119242A JP 63273420 A JP63273420 A JP 63273420A JP 27342088 A JP27342088 A JP 27342088A JP H02119242 A JPH02119242 A JP H02119242A
- Authority
- JP
- Japan
- Prior art keywords
- wiring length
- signal line
- anticipated
- cell
- expected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 16
- 238000011156 evaluation Methods 0.000 abstract description 12
- 230000003466 anti-cipated effect Effects 0.000 abstract 12
- 238000010586 diagram Methods 0.000 description 3
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
- 238000002922 simulated annealing Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、スタンダードセル方式または、ゲートアレイ
方式ＬＳＩのセル配置システム、特に−部の信号線の方
向が縦方向または、横方向に伸びるようにセル配置する
ことによって効果的なセル配置を得ることができるよう
な回路に対するセル配置システムに関するものである。
方式ＬＳＩのセル配置システム、特に−部の信号線の方
向が縦方向または、横方向に伸びるようにセル配置する
ことによって効果的なセル配置を得ることができるよう
な回路に対するセル配置システムに関するものである。
従来の技術
従来より、自動設計でＬＳＩのセル配置を行う場合に、
総配線長の最小化や配線混雑度の局所的集中を避けると
いった目的のもとてセル配置の交換をくり返す方法がと
られている。
総配線長の最小化や配線混雑度の局所的集中を避けると
いった目的のもとてセル配置の交換をくり返す方法がと
られている。
一方、ＰＬＡやデータバス等の規則性の強い回路に対し
ては、データ線やアドレス線の配置される領域を固定し
、セルをアレイ状に配置する方法がとられている。ただ
し、後者の方法は、扱える回路の機能および構成が限定
されるため一般的な回路の設計には用いることができな
い。
ては、データ線やアドレス線の配置される領域を固定し
、セルをアレイ状に配置する方法がとられている。ただ
し、後者の方法は、扱える回路の機能および構成が限定
されるため一般的な回路の設計には用いることができな
い。
発明が解決しようとする課題
しかしなまがら、たとえばビットスライス回路と制御回
路を含む回路のように、ある程度規則性を持つ回路を、
スタンダードセルまたはゲートアレイ方式で効果的に配
置配線するのは非常に困難であった。
路を含む回路のように、ある程度規則性を持つ回路を、
スタンダードセルまたはゲートアレイ方式で効果的に配
置配線するのは非常に困難であった。
本発明は、上述のような回路の規則性を（１）一部の信
号線、たとえばデータ線またはアドレス線をその特徴に
応じて縦長または横長の領域に配置するといったレイア
ウト上の規則性や、Ｑ）一部の信号線をビットの並らび
等の特徴によって配置する順序やおおよその位置を与え
るといったレイアウト上の規制性に反映させることによ
って、効果的なセル配置を求めることを目的とする。
号線、たとえばデータ線またはアドレス線をその特徴に
応じて縦長または横長の領域に配置するといったレイア
ウト上の規則性や、Ｑ）一部の信号線をビットの並らび
等の特徴によって配置する順序やおおよその位置を与え
るといったレイアウト上の規制性に反映させることによ
って、効果的なセル配置を求めることを目的とする。
課題を解決するための手段
本発明は、スタンダードセル方式または、ゲートアレイ
方式ＬＳＩブロックまたは、チップのセル配置において
、個々の信号線の縦方向の予想配線長ＬＶと横方向の予
想配線長ＬＨを見積る手段と、信号線の予想配線長りを
前記縦方向の予想配線長ＬＶと前記横方向の予想配線長
ＬＨの重み付き和で表現し、前記重みを信号線の特徴に
応じて与える手段と、前記予想配線長りまたは、前記予
想配線長りを含めた関数をセル配置の評価関数として、
前記評価関数の値を改善する手段を備えたことを特徴と
するセル配置システムである。
方式ＬＳＩブロックまたは、チップのセル配置において
、個々の信号線の縦方向の予想配線長ＬＶと横方向の予
想配線長ＬＨを見積る手段と、信号線の予想配線長りを
前記縦方向の予想配線長ＬＶと前記横方向の予想配線長
ＬＨの重み付き和で表現し、前記重みを信号線の特徴に
応じて与える手段と、前記予想配線長りまたは、前記予
想配線長りを含めた関数をセル配置の評価関数として、
前記評価関数の値を改善する手段を備えたことを特徴と
するセル配置システムである。
作 用
本発明によれば、スタンダードセル方式あるいはゲート
アレイ方式ＬＳＩのブロックまたはチップのレイアウト
設計をより効率的、効果的に行なうことができ、ＣＡＤ
によるセル配置処理も容易となる。
アレイ方式ＬＳＩのブロックまたはチップのレイアウト
設計をより効率的、効果的に行なうことができ、ＣＡＤ
によるセル配置処理も容易となる。
実施例
（実施細工）
以下、本発明の一実施例を添付図面にもとづいて説明す
る。
る。
第１図は本発明の一実施例を示すものである。
第１図において、１は回路入力手段、２はパラメータ設
定手段、３は水平方向信号線特定手段、４は垂直方向信
号線特定手段、５は配置評価手段、６は配置改善手段で
ある。
定手段、３は水平方向信号線特定手段、４は垂直方向信
号線特定手段、５は配置評価手段、６は配置改善手段で
ある。
第２図はスタンダードセル方式ＬＳＩの配置配線例を示
すものである。第２図において８はスタンダードセル、
９はセル行、１０は配線である。
すものである。第２図において８はスタンダードセル、
９はセル行、１０は配線である。
スタンダードセル方式ＬＳＩはこの図で示すようにセル
８を数行に分けて配置し、セル行９間の配線領域（チャ
ネル）を用いて配線を行う。
８を数行に分けて配置し、セル行９間の配線領域（チャ
ネル）を用いて配線を行う。
本実施例では、セル配置領域を第３図に示す格子グラフ
でモデル化する。第３図において、１１はセル列、１２
は格子点である。各セルは格子点１２のいづれかに配置
される。各信号線の配線は仮想スタイナ木１３又は信号
線に接続するセルを囲む矩形１４の半周によって予想す
る。仮想スタイナ木１３で配線長を予想する場合は、縦
方向の予想配線長ＬＶを前記仮想スタイナ木１３の縦方
向成分の総和とし、横方向の予想配線長ＬＨを前記仮想
スタイナ木１３の横方向成分の総和とする。信号線に接
続するセルを囲む矩形１４の半周で配線長を予想する場
合は、縦方向の予想配線長ＬＶを前記矩形１４の縦辺の
長さとし、横方向の予想配線長ＬＨを前記矩形１４の横
辺の長さとする。
でモデル化する。第３図において、１１はセル列、１２
は格子点である。各セルは格子点１２のいづれかに配置
される。各信号線の配線は仮想スタイナ木１３又は信号
線に接続するセルを囲む矩形１４の半周によって予想す
る。仮想スタイナ木１３で配線長を予想する場合は、縦
方向の予想配線長ＬＶを前記仮想スタイナ木１３の縦方
向成分の総和とし、横方向の予想配線長ＬＨを前記仮想
スタイナ木１３の横方向成分の総和とする。信号線に接
続するセルを囲む矩形１４の半周で配線長を予想する場
合は、縦方向の予想配線長ＬＶを前記矩形１４の縦辺の
長さとし、横方向の予想配線長ＬＨを前記矩形１４の横
辺の長さとする。
各信号線の配線長しは前記縦方向予想配線長し■と前記
横方向の予想配線長ＬＨの重み付き和で次式のように表
現する。
横方向の予想配線長ＬＨの重み付き和で次式のように表
現する。
Ｌ＝Ｗ ＊ＬＶ＋ＷＨ＊Ｌ）ｌ・−・ （式ｌ）■
式１において、Ｗ、、ＷＨが縦横それぞれの方向におけ
る重みである。セル配置改善時には、全信号線の予想配
線長しの総和を最小化するようにセルの配置を移動又は
交換する。その為、特定の信号線Ｎに対してＷ＞＞ＷＨ
となるように重みＷ、、ＷＨを与えれば前記信号線Ｎが
配置される領域は横方向に伸びた形となり、逆にＷ、＞
＞ＷＨとなるように重みＷ、、ＷＨを与えれば、前記信
号線が配置される領域は縦方向に伸びた形となる。この
特性を利用して、各信号線に与える重みを制御すること
で良好な配置を得ることができる。
る重みである。セル配置改善時には、全信号線の予想配
線長しの総和を最小化するようにセルの配置を移動又は
交換する。その為、特定の信号線Ｎに対してＷ＞＞ＷＨ
となるように重みＷ、、ＷＨを与えれば前記信号線Ｎが
配置される領域は横方向に伸びた形となり、逆にＷ、＞
＞ＷＨとなるように重みＷ、、ＷＨを与えれば、前記信
号線が配置される領域は縦方向に伸びた形となる。この
特性を利用して、各信号線に与える重みを制御すること
で良好な配置を得ることができる。
以下に本実施例におけるセル配置の手順を示す。まず、
回路入力手段１を用いて回路接続データを入力する。次
にパラメータ設定手段２により、セル行数の入力を行い
、格子グラフを構成する。次に水平方向信号線特定手段
３では水平方向に配線すべき信号線ｈｉ（ｉ＝１．２．
・・・、Ａ）を特定化する。これは、あらかじめデータ
ファイルによって名前が与えられている信号線名を入力
するか、また、同データが与えられない場合には、デー
タバスバッファに接続する信号線名を水平方向信号線と
して特定化する。
回路入力手段１を用いて回路接続データを入力する。次
にパラメータ設定手段２により、セル行数の入力を行い
、格子グラフを構成する。次に水平方向信号線特定手段
３では水平方向に配線すべき信号線ｈｉ（ｉ＝１．２．
・・・、Ａ）を特定化する。これは、あらかじめデータ
ファイルによって名前が与えられている信号線名を入力
するか、また、同データが与えられない場合には、デー
タバスバッファに接続する信号線名を水平方向信号線と
して特定化する。
同様の処理を垂直方向に対しても行う。まず垂直方向信
号線特定手段４では、垂直方向に配線すべ（信号線ｖｊ
（ｊ＝１．２．・・・、Ｂ）を特徴とする特定化は、
あらかじめデータファイルによって記述された信号線名
によってするか、または、コントロール線をパターン認
識することによって行う。
号線特定手段４では、垂直方向に配線すべ（信号線ｖｊ
（ｊ＝１．２．・・・、Ｂ）を特徴とする特定化は、
あらかじめデータファイルによって記述された信号線名
によってするか、または、コントロール線をパターン認
識することによって行う。
次に配置評価手段５では前段階で水平方向信号線と判定
された信号線に対して前記重みＷ、、ＷＨをそれぞれ、
Ｗ、＝１００．ＷＨ＝１を与える、上述の水平方向信号
線以外の信号線の内、前段階で垂直方向信号線と判定さ
れた信号線に対して、前Ｊ８重みＷ、、ＷＨをそれぞれ
、Ｗ、＝１．ＷＩ（＝１００を与える。更に、上述の水
平方向信号線にも垂直方向信号線にも属さない信号線に
対して前記重みＷｖ、ＷＨをそれぞれＷｖ＝ １０．Ｗ
Ｈ＝１．Ｏとする。
された信号線に対して前記重みＷ、、ＷＨをそれぞれ、
Ｗ、＝１００．ＷＨ＝１を与える、上述の水平方向信号
線以外の信号線の内、前段階で垂直方向信号線と判定さ
れた信号線に対して、前Ｊ８重みＷ、、ＷＨをそれぞれ
、Ｗ、＝１．ＷＩ（＝１００を与える。更に、上述の水
平方向信号線にも垂直方向信号線にも属さない信号線に
対して前記重みＷｖ、ＷＨをそれぞれＷｖ＝ １０．Ｗ
Ｈ＝１．Ｏとする。
各信号線の予想配線長りを上述の重みＷｖ、ＷＩ（の条
件下で計算し、全信号線の予想配線長しの総和Ｌ＊と最
大セル行長Ｘの重み付き和Ｅ（式２）を配置の評価関数
値とする。
件下で計算し、全信号線の予想配線長しの総和Ｌ＊と最
大セル行長Ｘの重み付き和Ｅ（式２）を配置の評価関数
値とする。
Ｅ＝ＷＬ＊Ｌ ＋Ｗｘ＊Ｘ ・（式２）最後に、配置改
善手段６では、前記配置の評価関数値Ｅが改善、最小化
されるように、セル８単位での移動及び交換操作を繰り
返す。尚、前記重みＷＬ及びＷｘはＬ及びＸの変化率が
等しくなるように設定する。
善手段６では、前記配置の評価関数値Ｅが改善、最小化
されるように、セル８単位での移動及び交換操作を繰り
返す。尚、前記重みＷＬ及びＷｘはＬ及びＸの変化率が
等しくなるように設定する。
配置の改善を得る方法は、各段階で必ず改善を求めるよ
うなグリープイーな方法を示したが、評価関数値が悪（
なる段階も受容するシミュレーティド・アニーリング法
のような方法で実現可能である。
うなグリープイーな方法を示したが、評価関数値が悪（
なる段階も受容するシミュレーティド・アニーリング法
のような方法で実現可能である。
（実施例２）
第４図は本発明の第２の実施例を示す説明図である。第
４図において８はセル、１２は格子、１３は配線を予想
する為のスタイナ木、１４は信号線に接続するセルを囲
む矩形、１５はネットを代表する点である。
４図において８はセル、１２は格子、１３は配線を予想
する為のスタイナ木、１４は信号線に接続するセルを囲
む矩形、１５はネットを代表する点である。
各セル８は、格子１２上のいずれかにしか配置できない
。さらに、同一格子１２に複数個のセル８を配置できな
い。ネットを代表する点１５は、任意の格子１２に配置
可能であり、他のネットを代表する点１５又は、セル８
と同一格子１２上に置（ことができる。
。さらに、同一格子１２に複数個のセル８を配置できな
い。ネットを代表する点１５は、任意の格子１２に配置
可能であり、他のネットを代表する点１５又は、セル８
と同一格子１２上に置（ことができる。
以下にセル配置の最適化の方法を示す。
まず、配置指定を行うネットの抽出を行う。
ビットスライス回路を含む回路の場合はデータ線のネッ
ト、コントロール回路を含む回路の場合は、コントロー
ル線の一部のネットを抽出する。
ト、コントロール回路を含む回路の場合は、コントロー
ル線の一部のネットを抽出する。
次に、前述の手段によって抽出されたネットに対し、そ
れぞれネットを代表する点１５に配置上の制約を与える
。ネットを代表する点１５に与える制約は、（１）順序
制約（ネットを代表する点１５の上下方向又は左右方向
の並びの順番を与える）、（２）位置制約（ネットを代
表する点１５の位置を与える。）等である。
れぞれネットを代表する点１５に配置上の制約を与える
。ネットを代表する点１５に与える制約は、（１）順序
制約（ネットを代表する点１５の上下方向又は左右方向
の並びの順番を与える）、（２）位置制約（ネットを代
表する点１５の位置を与える。）等である。
次に前述の手段によって得られたネット代表する点に基
づいて各セルの初期配置をクラスタ法等によって求める
。その後、実施例１と同様の方法によってセル配置とネ
ットを代表する点の配置を最適化する。ただし、前述の
順序制約を与えたネットを代表する点１５に対しては、
順序制約に矛盾するような移動又は交換を行わない。前
述の位置制約を与えたネットを代表する点１５は、移動
又は交換行わない。
づいて各セルの初期配置をクラスタ法等によって求める
。その後、実施例１と同様の方法によってセル配置とネ
ットを代表する点の配置を最適化する。ただし、前述の
順序制約を与えたネットを代表する点１５に対しては、
順序制約に矛盾するような移動又は交換を行わない。前
述の位置制約を与えたネットを代表する点１５は、移動
又は交換行わない。
発明の効果
本発明は、スタンダードセル方法あるいはゲードアレイ
方式ＬＳＩにおいて、従来最適化が困難であった。ある
程度規則性を有する回路に対して、より規則性の良いセ
ル配置を効率的に得ることができ、配置の自動化に際し
、特に効果を有するものである。
方式ＬＳＩにおいて、従来最適化が困難であった。ある
程度規則性を有する回路に対して、より規則性の良いセ
ル配置を効率的に得ることができ、配置の自動化に際し
、特に効果を有するものである。
第１図は本発明の実施例１のシステムの処理流れ図、第
２図は一例としてのスタンダードセル方式ＬＳＩのレイ
アウト図、第３図は格子グラフ図、第４図は本発明の実
施例２を説明するための格子グラフ図である。 １・・・・・・回路入力手段、２・・・・・・パラメー
タ設定手段、３・・・・・・水平方向信号線特定手段、
４・・・・・・垂直方向信号線特定手段、５・・・・・
・配置評価手段、６・・・・・・配置改善手段。 代理人の氏名 弁理士 粟野重孝 ほか１８第 図 第 図 第 図 第 図 ！ セ ル スタイナ本
２図は一例としてのスタンダードセル方式ＬＳＩのレイ
アウト図、第３図は格子グラフ図、第４図は本発明の実
施例２を説明するための格子グラフ図である。 １・・・・・・回路入力手段、２・・・・・・パラメー
タ設定手段、３・・・・・・水平方向信号線特定手段、
４・・・・・・垂直方向信号線特定手段、５・・・・・
・配置評価手段、６・・・・・・配置改善手段。 代理人の氏名 弁理士 粟野重孝 ほか１８第 図 第 図 第 図 第 図 ！ セ ル スタイナ本
Claims (3)
- （１）スタンダードセル方式または、ゲートアレイ方式
ＬＳＩブロックまたは、チップのセル配置において、個
々の信号線Ｎの縦方向の予想配線長ＬＶと横方向の予想
配線長ＬＨを見積る手段と、信号線の予想配線長Ｌを前
記縦方向の予想配線長ＬＶと前記横方向の予想配線長Ｌ
Ｈの重み付き和で表現し、前記重みを信号線の特徴に応
じて与える手段と、前記予想配線長Ｌまたは、前記予想
配線長Ｌを含めた関数をセル配置の評価関数として、前
記評価関数の値を改善する手段を備えたことを特徴とす
るセル配置システム。 - （２）信号線の予想配線長Ｌを前記縦方向の予想配線長
ＬＶと前記横方向の予想配線長ＬＨの重み付き和で表現
する場合に、前記重みを信号線名または、前記信号線を
含む回路の接続の状態を評価することによって与える手
段を備えたことを特徴とする請求項１に記載のセル配置
システム。 - （３）セルと、ネットを代表とする点を配置の要素とし
て用い、ネットを代表する点の配置に対して、相対的あ
るいは、絶対的位置制約を与える手段と、セル配置の最
適化する手段を備えたことを特徴とするセル配置システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273420A JPH02119242A (ja) | 1988-10-28 | 1988-10-28 | セル配置システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273420A JPH02119242A (ja) | 1988-10-28 | 1988-10-28 | セル配置システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119242A true JPH02119242A (ja) | 1990-05-07 |
Family
ID=17527652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273420A Pending JPH02119242A (ja) | 1988-10-28 | 1988-10-28 | セル配置システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119242A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304656A (ja) * | 1991-03-05 | 1992-10-28 | Internatl Business Mach Corp <Ibm> | 自動マクロ最適順序化方法 |
-
1988
- 1988-10-28 JP JP63273420A patent/JPH02119242A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304656A (ja) * | 1991-03-05 | 1992-10-28 | Internatl Business Mach Corp <Ibm> | 自動マクロ最適順序化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219500B2 (ja) | 自動配線方法 | |
| US5841664A (en) | Method for optimizing track assignment in a grid-based channel router | |
| US6378115B1 (en) | LSI manufacturing method and recording medium for storing layout software | |
| US6532572B1 (en) | Method for estimating porosity of hardmacs | |
| US5418733A (en) | Floor-planning apparatus for hierarchical design of LSI | |
| US6698000B2 (en) | Semiconductor process parameter determining method, semiconductor process parameter determining system, and semiconductor process parameter determining program | |
| Goto et al. | All approach to the two-dimensional placement problem in circuit layout | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JPH02119242A (ja) | セル配置システム | |
| JP3433025B2 (ja) | モジュール配置方法 | |
| US6513148B1 (en) | Density driven assignment of coordinates | |
| JP3904620B2 (ja) | 自動配置配線装置 | |
| Tien et al. | GALA-an automatic layout system for high density CMOS gate arrays | |
| JPH06310601A (ja) | レイアウト設計方法 | |
| JP3068492B2 (ja) | 自動配置配線方法 | |
| JP3305176B2 (ja) | 自動素子配置装置 | |
| JPH05121546A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH1117157A (ja) | フロアープランレイアウトシステム | |
| JPH0645446A (ja) | 配置配線方法 | |
| JP3178910B2 (ja) | 配置設計装置 | |
| JPH01132133A (ja) | セル配置システム | |
| JP2675022B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH06232263A (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| JPH02259883A (ja) | 集積回路の配線設計方法 | |
| JPH11265940A (ja) | 半導体集積回路の配線方法 |