JP3234072B2 - キャパシタンス形成ｌｓｉ - Google Patents
キャパシタンス形成ｌｓｉInfo
- Publication number
- JP3234072B2 JP3234072B2 JP25657393A JP25657393A JP3234072B2 JP 3234072 B2 JP3234072 B2 JP 3234072B2 JP 25657393 A JP25657393 A JP 25657393A JP 25657393 A JP25657393 A JP 25657393A JP 3234072 B2 JP3234072 B2 JP 3234072B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- intersection
- unit
- value
- intersection angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ技術におけるキ
ャパシタンス形成ＬＳＩに関する。
ャパシタンス形成ＬＳＩに関する。
【０００２】
【従来の技術】通常、ＬＳＩの製造は、まず回路図面を
ＣＡＤで設計し、その回路図面を縮小してマスクを作成
し、これをシリコンウェハに焼き付ける工程から構成さ
れる。ＣＡＤで回路図面を設計するにはＬＳＩを構成す
る種々の素子、例えば、トランジスタ、抵抗、キャパシ
タンス等を配置してゆく。この設計技術において、キャ
パシタンスを配置する際、キャパシタンスの容量値を作
成するためには、通常次のような方法が取られている。
ＣＡＤで設計し、その回路図面を縮小してマスクを作成
し、これをシリコンウェハに焼き付ける工程から構成さ
れる。ＣＡＤで回路図面を設計するにはＬＳＩを構成す
る種々の素子、例えば、トランジスタ、抵抗、キャパシ
タンス等を配置してゆく。この設計技術において、キャ
パシタンスを配置する際、キャパシタンスの容量値を作
成するためには、通常次のような方法が取られている。
【０００３】図３に示すように、四角形をした１つのキ
ャパシタンスを単位キャパシタンスとし、このキャパシ
タンスの面積に基づいて容量作成を行なう方法が知られ
ている。例えば、２倍容量のキャパシタンスを作成する
には２個のキャパシタンスを、４倍容量のキャパシタン
スが必要な時は、そのキャパシタンスを４個配置するこ
とにより、容量値を作成している。
ャパシタンスを単位キャパシタンスとし、このキャパシ
タンスの面積に基づいて容量作成を行なう方法が知られ
ている。例えば、２倍容量のキャパシタンスを作成する
には２個のキャパシタンスを、４倍容量のキャパシタン
スが必要な時は、そのキャパシタンスを４個配置するこ
とにより、容量値を作成している。
【０００４】しかしながら、このような方法では、例え
ば、整数値で表わせない平方根のキャパシタンス容量を
作成する場合には困難を伴う。例として、√２（ここで
は、その値を便宜上１．４１４とする）の場合を挙げ
る。まず、下記に示すように単位キャパシタンスを１０
個設定し、√２として１４個のキャパシタンスを設定す
る（図４参照）。つまり、最近似の整数倍値のキャパシ
タンス数で作成される方法が取られる。しかしながら、
本来求めたい容量値は１．４１４であるにも拘らず、こ
の方法で得られた容量値は１．４でしかない。すなわ
ち、容量値の精度保障は確保されていない。
ば、整数値で表わせない平方根のキャパシタンス容量を
作成する場合には困難を伴う。例として、√２（ここで
は、その値を便宜上１．４１４とする）の場合を挙げ
る。まず、下記に示すように単位キャパシタンスを１０
個設定し、√２として１４個のキャパシタンスを設定す
る（図４参照）。つまり、最近似の整数倍値のキャパシ
タンス数で作成される方法が取られる。しかしながら、
本来求めたい容量値は１．４１４であるにも拘らず、こ
の方法で得られた容量値は１．４でしかない。すなわ
ち、容量値の精度保障は確保されていない。
【０００５】そこで、上記の問題を解決して、より精度
の高い容量値を確保するためには、例えば、１０００個
の単位キャパシタンスを設置し、この１０００個に対し
て１４１４個の単位キャパシタンスを設置することによ
り、容量値の精度を改善することも可能である。しかし
ながら、１０００個と１４１４個のキャパシタンスを作
成するためには、回路規模が大きくなりすぎるという問
題を抱えることになる。一方、回路を小規模にすれば、
単位キャパシタンスの近似の整数倍でしか容量値を作成
し得ず、容量値の精度保障を確保し得ないという問題を
抱えている。
の高い容量値を確保するためには、例えば、１０００個
の単位キャパシタンスを設置し、この１０００個に対し
て１４１４個の単位キャパシタンスを設置することによ
り、容量値の精度を改善することも可能である。しかし
ながら、１０００個と１４１４個のキャパシタンスを作
成するためには、回路規模が大きくなりすぎるという問
題を抱えることになる。一方、回路を小規模にすれば、
単位キャパシタンスの近似の整数倍でしか容量値を作成
し得ず、容量値の精度保障を確保し得ないという問題を
抱えている。
【０００６】
【発明が解決しようとする課題】本発明はこのような従
来の問題点を解消すべく創案されたもので、回路規模が
小さくてすみ、さらに容量値の精度保証を確保し得るキ
ャパシタンス形成ＬＳＩを提供することを目的とする。
来の問題点を解消すべく創案されたもので、回路規模が
小さくてすみ、さらに容量値の精度保証を確保し得るキ
ャパシタンス形成ＬＳＩを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係るキャパシタ
ンス形成ＬＳＩは、第１の交差角度で交差する２つの配
線の交差面で形成される第１のキャパシタンスと、上記
第１の交差角度と異なる第２の交差角度で交差する２つ
の配線の交差面で形成される第２のキャパシタンスと、
を有する。
ンス形成ＬＳＩは、第１の交差角度で交差する２つの配
線の交差面で形成される第１のキャパシタンスと、上記
第１の交差角度と異なる第２の交差角度で交差する２つ
の配線の交差面で形成される第２のキャパシタンスと、
を有する。
【０００８】
【実施例】次に、本発明に係るキャパシタンス形成ＬＳ
Ｉの１実施例を図面に基づいて説明する。本発明に係る
キャパシタンス形成ＬＳＩにおける単位キャパシタンス
は図１に示すように２つの配線ＸとＺの交差面から形成
される。すなわち、２つの配線ＸとＺの交差面ａｂｃｄ
を単位キャパシタンスＵとする。この２つの配線の一
方、Ｘの幅をＬとし、さらにこの２つの配線ＸとＺの交
差角θをここでは９０度とする。この単位キャパシタン
スＵの整数倍のキャパシタンス容量を作成するには、２
つの配線ＸとＺを同角度でその整数倍回、交差させるこ
とで作成する。
Ｉの１実施例を図面に基づいて説明する。本発明に係る
キャパシタンス形成ＬＳＩにおける単位キャパシタンス
は図１に示すように２つの配線ＸとＺの交差面から形成
される。すなわち、２つの配線ＸとＺの交差面ａｂｃｄ
を単位キャパシタンスＵとする。この２つの配線の一
方、Ｘの幅をＬとし、さらにこの２つの配線ＸとＺの交
差角θをここでは９０度とする。この単位キャパシタン
スＵの整数倍のキャパシタンス容量を作成するには、２
つの配線ＸとＺを同角度でその整数倍回、交差させるこ
とで作成する。
【０００９】次に、この単位キャパシタンスＵの整数倍
でない値、例えば√２の容量キャパシタンスを作成する
方法について説明する。単位キャパシタンスＵに対して
√２の容量キャパシタンスを作成するには、図２に示す
ように２つの配線ＸとＺとの交差角度θ’を４５度に
し、その交差面ｅｆｇｈを作成する。交差面ｅｆｇｈは
正に単位キャパシタンスＵに対して√２の容量を有する
キャパシタンスであり、ここではこのキャパシタンス容
量をＵ’とする。
でない値、例えば√２の容量キャパシタンスを作成する
方法について説明する。単位キャパシタンスＵに対して
√２の容量キャパシタンスを作成するには、図２に示す
ように２つの配線ＸとＺとの交差角度θ’を４５度に
し、その交差面ｅｆｇｈを作成する。交差面ｅｆｇｈは
正に単位キャパシタンスＵに対して√２の容量を有する
キャパシタンスであり、ここではこのキャパシタンス容
量をＵ’とする。
【００１０】このように、２つの配線の交差角を任意に
設定し得ることで、√値等、通常の単位キャパシタンス
からは作成し得ない値をも容易に作成可能であり、また
その精度保証は極めて高い。さらに、例えば、図３にお
いてキャパシタンスＵとキャパシタンスＵ’が図１およ
び図２に示すように２つの配線ＸとＺの交差角が各々９
０度と４５度とすると、極めて小規模の回路でキャパシ
タンス容量が１：√２であるキャパシタンスＵ、Ｕ’を
作成することが可能となる。
設定し得ることで、√値等、通常の単位キャパシタンス
からは作成し得ない値をも容易に作成可能であり、また
その精度保証は極めて高い。さらに、例えば、図３にお
いてキャパシタンスＵとキャパシタンスＵ’が図１およ
び図２に示すように２つの配線ＸとＺの交差角が各々９
０度と４５度とすると、極めて小規模の回路でキャパシ
タンス容量が１：√２であるキャパシタンスＵ、Ｕ’を
作成することが可能となる。
【００１１】このように、２つの配線の交差角度を任意
に設定することで、単位キャパシタンスＵに対して所定
の容量値を有するキャパシタンスを容易に作成すること
が実現可能である。なお、２つの配線をどのような角度
で交差させればどのような容量値が作成できるのかは、
予め算出可能である。従って、ＣＡＤ上でキャパシタン
ス容量を設計する際、その交差角度を設定するだけでよ
い。
に設定することで、単位キャパシタンスＵに対して所定
の容量値を有するキャパシタンスを容易に作成すること
が実現可能である。なお、２つの配線をどのような角度
で交差させればどのような容量値が作成できるのかは、
予め算出可能である。従って、ＣＡＤ上でキャパシタン
ス容量を設計する際、その交差角度を設定するだけでよ
い。
【００１２】
【発明の効果】以上のように、本発明に係るキャパシタ
ンス形成ＬＳＩは、第１の交差角度で交差する２つの配
線の交差面で形成される第１のキャパシタンスと、上記
第１の交差角度と異なる第２の交差角度で交差する２つ
の配線の交差面で形成される第２のキャパシタンスと、
を有するので、回路規模が小さくてすみ、さらに容量値
の精度保証を確保し得るという効果を有する。
ンス形成ＬＳＩは、第１の交差角度で交差する２つの配
線の交差面で形成される第１のキャパシタンスと、上記
第１の交差角度と異なる第２の交差角度で交差する２つ
の配線の交差面で形成される第２のキャパシタンスと、
を有するので、回路規模が小さくてすみ、さらに容量値
の精度保証を確保し得るという効果を有する。
【図１】単位キャパシタンスＵの概念図を示す図であ
る。
る。
【図２】√２のキャパシタンス容量を説明する概念図で
ある。
ある。
【図３】キャパシタンスを有する回路の概念図である。
【図４】単位キャパシタンスの概念図である。
【図５】従来例を説明するための概念図である。
Ｘ，Ｚ 配線 Ｕ 単位キャパシタンス Ｕ’ キャパシタンス ａｂｃｄ，ｅｆｇｈ 領域 θ，θ’ 交差角度 Ｌ 配線Ｘの幅
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 誠 東京都世田谷区北沢３−５−18 鷹山ビ ル 株式会社鷹山内 (72)発明者 大澤 庶 東京都世田谷区北沢３−５−18 鷹山ビ ル 株式会社鷹山内 (72)発明者 漆畑 晶 東京都世田谷区北沢３−５−18 鷹山ビ ル 株式会社鷹山内 (56)参考文献 特開 昭61−245553（ＪＰ，Ａ) 特開 平２−271563（ＪＰ，Ａ) 特開 昭63−193554（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822
Claims (1)
- 【請求項１】 第１の交差角度で交差する２つの配線の
交差面で形成される第１のキャパシタンスと、 上記第１の交差角度と異なる第２の交差角度で交差する
２つの配線の交差面で形成される第２のキャパシタンス
と、を有するキャパシタンス形成ＬＳＩ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25657393A JP3234072B2 (ja) | 1993-09-20 | 1993-09-20 | キャパシタンス形成ｌｓｉ |
| KR1019940023687A KR100331658B1 (ko) | 1993-09-20 | 1994-09-16 | 커패시턴스형성방법 |
| CN 94116425 CN1108791A (zh) | 1993-09-20 | 1994-09-19 | 电容形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25657393A JP3234072B2 (ja) | 1993-09-20 | 1993-09-20 | キャパシタンス形成ｌｓｉ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226484A JPH07226484A (ja) | 1995-08-22 |
| JP3234072B2 true JP3234072B2 (ja) | 2001-12-04 |
Family
ID=17294520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25657393A Expired - Fee Related JP3234072B2 (ja) | 1993-09-20 | 1993-09-20 | キャパシタンス形成ｌｓｉ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3234072B2 (ja) |
-
1993
- 1993-09-20 JP JP25657393A patent/JP3234072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226484A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6128767A (en) | Polygon representation in an integrated circuit layout | |
| US5923563A (en) | Variable density fill shape generation | |
| US6586281B1 (en) | Variable rotational assignment of interconnect levels in integrated circuit fabrication | |
| US20030025205A1 (en) | Hexadecagonal routing | |
| JPH03173471A (ja) | マスタスライス方式ｌｓｉの配線構造 | |
| US7290242B2 (en) | Pattern generation on a semiconductor surface | |
| US6013536A (en) | Apparatus for automated pillar layout and method for implementing same | |
| JPH0750817B2 (ja) | 配線相互接続構造体 | |
| KR20010110453A (ko) | 집적 회로 다이의 생산을 최대화하는 방법 | |
| JP3234072B2 (ja) | キャパシタンス形成ｌｓｉ | |
| US7526744B2 (en) | Integrated circuit design method for efficiently generating mask data | |
| US6195789B1 (en) | Method for circuit design on a spherical semiconductor having critical dimensions | |
| JPS601859A (ja) | 樹脂封止型半導体装置 | |
| JP3111426B2 (ja) | キャパシタンス形成方法 | |
| CA1203644A (en) | Automatically adjustable chip design method | |
| US7536667B2 (en) | Method of semiconductor device and design supporting system of semiconductor device | |
| JP3006804B2 (ja) | ゲートアレイ型半導体集積回路装置およびそのクロックドライバのクロックスキューの調整方法 | |
| JP2858677B2 (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JP2886913B2 (ja) | 半導体装置の配線方法 | |
| JPH10289332A (ja) | シミュレーションにおけるメッシュ再分割方法 | |
| KR100331658B1 (ko) | 커패시턴스형성방법 | |
| JPH0744602A (ja) | 半導体集積回路装置の設計方法 | |
| JPH0120538B2 (ja) | ||
| JPS63222441A (ja) | 半導体集積回路の自動配線方式 | |
| JPH05175336A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |