KR20010110453A - 집적 회로 다이의 생산을 최대화하는 방법 - Google Patents

집적 회로 다이의 생산을 최대화하는 방법 Download PDF

Info

Publication number
KR20010110453A
KR20010110453A KR1020017010960A KR20017010960A KR20010110453A KR 20010110453 A KR20010110453 A KR 20010110453A KR 1020017010960 A KR1020017010960 A KR 1020017010960A KR 20017010960 A KR20017010960 A KR 20017010960A KR 20010110453 A KR20010110453 A KR 20010110453A
Authority
KR
South Korea
Prior art keywords
die
computer system
count
stepper
wafer
Prior art date
Application number
KR1020017010960A
Other languages
English (en)
Inventor
에르크웨슬리알
매기마이클알
비어마이클디
Original Assignee
롤페스 요하네스 게라투스 알베르투스
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤페스 요하네스 게라투스 알베르투스, 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 롤페스 요하네스 게라투스 알베르투스
Publication of KR20010110453A publication Critical patent/KR20010110453A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

집적 회로의 다이 생산을 최대로 하는 방법 및 그 시스템. 일실시예에서, 본 방법은 클라이언트-서버 컴퓨터 시스템 네트워크내의 서버 컴퓨터 시스템 상에서 구현된다. 이러한 실시예에서, 서버 컴퓨터 시스템은 클라이언트 컴퓨터 시스템으로부터 웨이퍼 사이즈, 스크라이브 레인 폭 및 다이의 치수를 수신한다. 이러한 치수에 대응하는 다이 카운트 및 스테퍼 샷 카운트는 하나이상의 록업 테이블을 이용하여 결정된다. 웨이퍼 사이즈 및 스크라이브 레인 폭의 각각의 조합과 관련된 룩업 테이블. 다이 생산량은 다이 카운트 및 스테퍼 샷 카운트를 이용하여 계산되어, 클라이언트 컴퓨터 시스템으로 송신된다. 다이 생산량의 최대값이 결정될 때까지, 치수가 변경되고, 그 변경된 치수를 이용하여 새로운 다이 생산량이 계산될 수 있다. 이로써, 클라이언트 컴퓨터 시스템 상의 사용자는 집적 회로를 설계하면서 이러한 정보를 얻게 되며, 다이 생산을 최대로 하기 위해서, 다이 사이즈 및 형상에 대한 결정에 이러한 정보를 바람직하게 이용할 수 있다.

Description

집적 회로 다이의 생산을 최대화하는 방법{A METHOD FOR MAXIMIZING INTEGRATED CIRCUIT DIE PRODUCTION}
집적 회로의 다이들은 포토리소그래피와 같은 기존의 기술을 이용하여 실리콘 웨이퍼상에 일괄적으로(en masse) 제조된다. 이러한 기술을 이용하여, 구성 요소의 사이즈와 형상을 규정하고 다이의 소정 층내에서 상호접속하는 패턴이 웨이퍼에 도포된다. 웨이퍼에 도포된 패턴은 레티클(reticle) 이미지의 어레이 즉, 매트릭스로 배치된다. 웨이퍼 스테퍼는 웨이퍼위에 패턴을 지지하고, 웨이퍼상으로 레티클의 패턴 이미지를 투영한다. 이미지가 투영되는 웨이퍼의 영역을 스테퍼 샷이라 한다. 한 층이 다른 층의 상부에 형성된 다수의 상호접속층은 여러번 스테퍼를통과하는 것에 의해 집적 회로 다이상에 적층된다.
단일 웨이퍼로 만들어질 수 있는 다이의 총 수는, 예상할 수 있는 바와 같이, 개별 다이의 사이즈 및 형상에 따라 다르다. 스테퍼 샷의 수는, 레티클의 프린트가능 필드내에 배치될 수 있는 다이 이미지의 수에 따라 다르고, 이 다이 이미지의 수는 다시 개별 다이의 사이즈 및 형상에 따라 또한 다르다. 따라서, 스테퍼 샷의 수도 개별 다이의 사이즈와 형상에 따라 다르다.
종래 기술인 도 1은, 예를 들어 다이(22)로 예시된 다이의 패턴이 배치되어 있는 웨이퍼(10)를 도시하고 있다. 이러한 예에서, 다이(22)는 사각형이다. 다이(22)의 사이즈 또는 형상이 변경되면, 웨이퍼(10)에 맞는 다이의 수는 변경될 것이다.
이러한 예의 샷(20)은 5×5 다이 어레이상에 하나의 샷 이미지를 투영하는 5×5 다이 행렬로 구성되어 있다. 웨이퍼(10)의 위에서 두번째 행을 살펴보자. 이 두번째 행은 5×5 다이 행렬로 구성되어 있어서, 완성되기 위해서는 5개의 5×5 스테퍼 샷이 필요하다. 제 6 스테퍼 샷은 웨이퍼(10)의 영역(30)상에 구성될 수 있다. 그러나, 제 6 샷은, 영역(30)의 사이즈가 충분하지 않아서 제 6 샷의 일부가 웨이퍼의 에지를 지나서 이탈할 수 있기 때문에, 총 5×5 다이 어레이가 형성되지 않을 수 있다. 설명을 위해서, 제 6 샷이 영역(30)내의 6개의 추가 다이를 형성한다고 가정하자. 그 다음, 처음 5개의 샷에 있어서, 출력은 샷 당 25개의 다이가 될 것이며, 제 6 샷에 있어서, 출력은 6개의 다이가 될 것이다. 따라서, 형성되는 샷의 수가 20퍼센트 증가하게 되는 제 6 샷은 생산되는 다이의 수가 대략 5퍼센트 증가하게 된다.
따라서, 웨이퍼 당 생산되는 다이의 수를 최대로 하는 것이 항상 바람직한 것은 아니다. 제조 설비의 웨이퍼 스테퍼가 최대한으로 사용되고 있지 않다면, 일반적으로, 웨이퍼 당 다이의 총 수를 최대로 하는 것이 적절하다. 반면, 제조 설비가 웨이퍼 스테퍼에 의해 용량 제한되는 경우에, 스테퍼 샷 카운트를 최소로 하는 것이 보다 중요할 수 있다. 제조 설비가 완전히 부하가 걸린 경우에, 스테퍼 샷의 수가 결과적으로 감소되면, 웨이퍼 당 다이를 약간 적게 수용하는 것이 바람직하게 되고, 이로써 일정시간동안 보다 많은 웨이퍼가 처리되고, 그 결과 보다 많은 총 다이의 수를 생산하게 된다.
그러나, 종래 기술에서는, 설계 단계에서 제조 단계에 대한 영향을 충분히 고려하지 않고 결정되기 때문에 문제가 발생한다. 종래 기술에서, 집적 회로 다이 생산 프로세스의 설계 단계와 제조 단계는 분리되고 서로 개별적일 수 있다. 설계 단계에서, 집적 회로 다이는 집적 회로내에 포함될 수 있는 마이크로회로를 수용하기에 충분히 큰 표면적을 가지도록 설계되어야 한다. 전형적으로, 설계자는 필요한 표면적을 제공하는 사이즈와 형상을 제공하는 치수를 선택하지만, 필요한 표면적을 제공함과 동시에 웨이퍼 당 총 다이 수를 최대로 하는 치수를 선택하는 것에 대하여 덜 신경이 갈 수 있다.
종래 기술의 일부 예에서, 설계 단계와 제조 단계를 조화시키는 노력이 행해질 수 있다. 일반적으로, 이러한 노력에는, 관련된 여러 부분간의 상대적으로 비공식적인 설명이 포함되어 있다. 예상되는 바와 같이, 이러한 조화는 항상 일어나는것이 아니다. 그러나, 설계 및 제조를 조화시키는데 보다 많은 공식적인 프로세스가 사용되는 경우에도, 종래 기술는 여전히, 다이를 제조하는데 필요한 스테퍼 샷의 수를 고려하지 않고 웨이퍼 당 다이의 수를 최대로 할 수 있는 치수가 종종 선택되는 문제점을 가지고 있다. 상술한 바와 같이, 웨이퍼 당 제조되는 다이의 수를 최대로 하는 것이 항상 바람직한 것은 아니다.
따라서, 집적 회로 다이 생산에서 설계 단계와 제조 단계간의 조화를 용이하게 하는 방법 및/또는 시스템이 필요하다. 또한, 필요한 것은, 상술한 필요성을 이룰 수 있고, 다이 생산 프로세스의 프론트엔드(front-end)(즉, 설계 단계 등)에서 쉽게 구현될 수 있는 방법 및/또는 시스템이다. 더욱이, 제조 설비의 원하는 이용도에 따라서, 스테퍼 샷의 수와 웨이퍼 당 다이의 수 중 하나 또는 둘 다에 의거하여, 다이 생산 비율을 최대로 할 수 있고, 상술한 필요성을 이룰 수 있는 방법 및/또는 시스템이 필요하다. 본 발명은 상술한 필요성에 새로운 해결책을 제공한다.
당업자는 여러 도면에 예시되어 있는 바람직한 실시예에 대한 다음의 상세한 설명을 읽은 후 본 발명의 이러한 목적 및 장점 그리고 다른 목적 및 장점을 알 수 있을 것이다.
발명의 개요
본 발명은 집적 회로 다이 생산의 설계 및 제조 단계간의 조화를 용이하게 할 수 있는 방법 및 시스템을 제공한다. 본 발명은 또한 다이 생산 프로세스의 프론트엔드(즉, 설계 단계 등)에서 쉽게 구현될 수 있는 방법 및 시스템을 제공한다.더욱이, 본 발명은 제조 설비의 원하는 이용도에 따라서, 스테퍼 샷의 수와 웨이퍼 당 다이의 수 중 하나 또는 둘 다에 의거하여 다이 생산의 비율을 최대로 할 수 있는 방법 및 시스템을 제공한다.
본 발명의 실시예는 집적 회로 다이 생산을 최대로 하는 방법 및 시스템에 관한 것이다. 웨이퍼 사이즈, 스크라이브 레인 폭(scribe lane width) 및 다이의 치수를 수신한다. 이러한 치수에 대응하는 다이 카운트(예를 들어, 웨이퍼 당 다이의 총 수) 및 스테퍼 샷 카운트는 하나이상의 룩업 테이블을 이용하여 결정된다. 룩업 테이블은 웨이퍼 사이즈 및 스크라이브 레인 폭의 각각의 조합과 관련되어 있다. 다이 생산량(a measure of die production)은 다이 카운트 및 스테퍼 샷 카운트을 이용하여 계산된다. 다이 생산량의 최대값이 결정될 때까지 이러한 치수는 변경될 수 있으며, 변경된 치수를 이용하여 새로운 다이 생산량이 계산될 수 있다.
일실시예에서, 다이 생산량은 다이 카운트를 스테퍼 샷 카운트로 나누어서 결정된다.
일실시예에서, 집적 회로 다이 생산 방법의 형태를 표시하는 식별자가 사용되고, 이러한 식별자와 관련된 스크라이브 레인 폭은 데이터베이스로부터 검색되어 룩업 테이블에 사용되어, 다이 카운트와 스테퍼 샷 카운트를 결정한다.
일실시예에서, 본 발명은 클라이언트-서버 컴퓨터 시스템 네트워크의 서버 컴퓨터 시스템을 통해 구현된다. 이러한 실시예에서, 서버 컴퓨터 시스템은 클라이언트 컴퓨터 시스템으로부터 웨이퍼 사이즈, 스크라이브 레인 폭, 및 다이 치수를 수신한다. 다이 생산량은 계산되어 클라이언트 컴퓨터 시스템으로 송신된다.
일실시예에서, 룩업 테이블을 만들기 위해서, 다이 길이 및 폭의 범위가 설정되고, 다이 길이 및 폭의 초기값이 그 범위내에서 선택된다. 스테퍼의 형태를 표시하는 식별자가 수신되고, 그 식별자와 관련된 스테퍼 필드 사이즈 한계치는 데이터베이스로부터 검색된다. 레티클 이미지의 다이 행렬은 스테퍼 필드 사이즈 제한치, 다이의 길이 및 폭, 및 스크라이브 레인 폭을 이용하여 모델링된다. 다이 카운트는 웨이퍼상의 고정 위치에 관하여 측정된 다이 행렬의 복수의 상이한 오프셋 각각에 대하여 계산된다. 이러한 다이 카운트의 최적값이 선택되어 제 1 룩업 테이블에 저장된다. 스테퍼 샷 카운트는 최적의 다이 카운트에 대응하는 오프셋에 대하여 계산되어 제 2 룩업 테이블에 저장된다. 룩업 테이블을 만들기 위해서 상이한 다이 길이 및 폭의 범위에 대하여 유사한 계산이 수행된다.
본 명세서의 일부를 형성하고 포함되어 있는 첨부 도면은 본 발명의 실시예를 예시하고, 본 명세서와 함께 본 발명의 이론을 설명하는 역할을 한다.
본 발명은 집적 회로 설계 및 제조에 관한 것이다. 보다 상세하게는, 본 발명은 제조동안에 웨이퍼 당 총 다이(die)를 최대로 하고 스테퍼 샷 카운트(stepper shot count)를 최소로 하기 위해서, 설계동안에 다이의 치수를 변경시켜 집적 회로의 다이의 제조를 최대로 하여, 웨이퍼의 생산성을 증가시키는 방법 및 시스템에 관한 것이다.
도 1은 집적 회로 다이의 패턴이 배치된 실리콘 웨이퍼의 일실시예를 도시하는 종래 기술,
도 2a는 본 발명의 실시예가 실행될 수 있는 예시적인 컴퓨터 시스템의 블록도,
도 2b는 본 발명의 실시예가 실행될 수 있는 예시적인 클라이언트-서버 컴퓨터 시스템 네트워크를 예시하는 블록도,
도 3은 본 발명의 일실시예에 따른 단일 집적 회로 다이의 일반적인 레이아웃,
도 4는 본 발명의 일실시예에 따른 레티클 이미지의 다이 행렬의 하나의 샷에 대한 평면도,
도 5는 본 발명의 일실시예에 따른 집적 회로 다이 생산율을 최대로 하는 프로세스의 단계를 도시하는 흐름도,
도 6은 본 발명의 일실시예에 따라 도 5의 프로세스에 사용되는 룩업 테이블을 만드는 프로세스 단계를 도시하는 흐름도.
이하에서는 본 발명의 바람직한 실시예를 상세히 설명하며, 이러한 실시예는 첨부 도면에 예시되어 있다. 본 발명은 바람직한 실시예와 결부시켜 설명될 것이지만, 본 발명을 이러한 실시예로 제한하는 것은 아니라는 것을 알아야 한다. 반대로, 본 발명은, 첨부된 청구범위에 의해 규정되는 본 발명의 사상과 범위내에 포함될 수 있는 대체, 변형 및 등가를 커버한다. 더욱이, 본 발명의 다음의 상세한 설명에서, 본 발명을 전반적으로 이해하기 위해서 상세히 설명되어 있다. 그러나, 당업자라면 이러한 상세한 설명없이도 본 발명을 실행할 수 있다는 것을 알 수 있다. 다른 예로서, 기존의 방법, 과정, 구성 요소, 및 회로는 본 발명을 불필요하게 모호하게 하지 않도록 상세히 설명되어 있지 않다.
다음의 상세한 설명 중 일부는 컴퓨터 메모리내의 데이터 비트상의 동작에대한 프로시져, 논리 블록, 프로세싱 및 다른 기호 표현에 대하여 제시되어 있다. 이러한 설명 및 표현은 데이터 처리 분야의 숙련자가 사용하여 그 분야의 다른 숙련자에게 그 작업의 요지를 가장 효율적으로 전달하기 위한 의미이다. 본 명세서에서, 프로시져, 논리 블록, 프로세스 등은 원하는 결과를 가져 오는 자기 부합적(self-consistent) 일련의 단계(step) 또는 명령인 것으로 인식된다. 이러한 단계는 물리량의 물리적인 조정을 필요로 하는 단계이다. 일반적으로, 반드시 필요한 것은 아니지만, 이러한 물리량은 컴퓨터 시스템에 저장, 전송, 조합, 비교 및 조정될 수 있는 전기 또는 자기 신호의 형태를 취한다. 이러한 신호를 트랜잭션, 비트, 값, 구성 요소, 기호, 문자, 조각(fragment), 화소 등으로 지칭하는 것이 이론적으로 일반적인 사용을 위해서는 편리하다.
본 명세서에 사용된 바와 같이, 트랜잭션은 데이터 또는 다른 이미지 정보의 송신 및 수신을 지칭한다. 트랜잭션은 특정 컴퓨터 시스템 동작(예, 요청 또는 명령)과 관련된 모든 데이터로 구성될 수 있다. 트랜잭션은 또한, 특정 동작과 관련된 데이터 블록으로 구성될 수 있으며, 예를 들어, 데이터의 전송은 몇개의 데이터 블록으로 분할될 수 있으며, 각각의 블록은 후속 블록의 전송 전에 전송되며, 각각의 블록은 하나의 트랜잭션을 이룬다.
그러나, 이러한 용어 및 유사한 용어는 적절한 물리량과 관련되어 있는 것이고 이러한 물리량에 적용된 단지 편의적인 라벨이라는 것을 알아야 한다. 다음 설명으로 알 수 있는 바와 같이 달리 구체적으로 설명되어 있지 않는 한, 본 발명 전반에 걸쳐서, "수신", "이용", "계산", "검색", "구축", "선택", "저장" 등의 용어를 이용하는 설명은 컴퓨터 시스템 또는 유사한 전자 계산 장치의 동작 및 프로세스(예, 도 5와 도 6의 프로세스)와 관한 것이라는 것을 알아야 한다. 컴퓨터 시스템 또는 유사한 전자 계산 장치는 컴퓨터 시스템 메모리, 레지스터, 또는 다른 정보 저장, 송신 또는 디스플레이 장치내에서 물리(전자)량으로 표현되는 데이터를 조정하고 변형한다. 본 발명은 다른 컴퓨터 시스템에 이용하기에 매우 적합하다.
본 발명은 클라이언트-서버 컴퓨터 시스템 네트워크를 통해 통신가능하게 접속된 서버 컴퓨터 시스템과 클라이언트 컴퓨터 시스템을 기준으로 설명되어 있다. 이러한 컴퓨터 시스템 네트워크는 예를 들어, 월드 와이드 웹을 통해 구현되는 인터넷 형태의 네트워크일 수 있다. 이와 달리, 컴퓨터 시스템 네트워크는 예를 들어, 회사의 구내에서 구현되어 있어서 회사내에서만 액세스가능한 인트라넷 형태의 네트워크일 수 있다. 그러나, 본 발명은 다른 타입의 컴퓨터 시스템 네트워크의 구현 방법에 적합하고, 또한 컴퓨터 시스템 네트워크외의 구현에도 또한 적합하다는 것을 알아야 한다.
본 발명의 실시예가 실행될 수 있는 예시적인 컴퓨터 시스템(190)을 예시하는 도 2a를 참조하자. 일반적으로, 컴퓨터 시스템(190)은, 정보를 전달하는 버스(100), 버스(100)에 연결되어 정보 및 명령을 처리하는 프로세서(101), 버스(100)에 연결되어 프로세서(101)에 대한 정보 및 명령을 저장하는 랜덤 액세스(휘발성) 메모리(102), 버스(100)에 연결되어 프로세서(101)에 대한 정적 정보 및 명령을 저장하는 판독 전용(비휘발성) 메모리(103), 버스(100)에 연결되어 정보 및 명령을 저장하는 자기 또는 광학 디스크와 같은 데이터 저장 장치(104) 및디스크 드라이브, 버스(100)에 연결되어 컴퓨터 사용자에게 정보를 디스플레이하는 디스플레이 장치(105)와 같은 옵션적인 유저 출력 장치, 버스(100)에 연결되어 프로세서(101)와 정보 및 명령 선택을 전달하는 알파뉴메릭(alphanumeric) 및 기능 키를 포함한 알파뉴메릭 입력 장치(106)와 같은 옵션적인 유저 입력 장치, 및 버스(100)에 연결되어 유저 입력 정보 및 명령 선택을 프로세서(101)에 전달하는 커서 제어 장치와 같은 옵션적인 유저 입력 장치를 포함한다. 더욱이, 네트워크 인터페이스 카드(NIC)(108)는 예를 들어, 클라이언트-서버 컴퓨터 시스템 네트워크를 통해 컴퓨터 시스템(190)을 연결시키는데 사용된다. 이러한 네트워크에서, 컴퓨터 시스템(190)은 클라이언트 컴퓨터 시스템 및/또는 서버 컴퓨터 시스템의 범례가 될 수 있다.
컴퓨터 시스템(190)과 함께 사용되는 디스플레이 장치(105)는 액정 소자(107), 음극선관, 또는 사용자에게 인식가능한 그래픽 이미지 및 알파뉴메릭 문자를 생성하기에 적합한 다른 디스플레이 장치일 수 있다. 커서 제어 장치(107)에 의해서, 컴퓨터 사용자가 디스플레이 장치(105)의 디스플레이 스크린상의 가시적인 기호(포인터)의 2차원 이동에 대하여 동적으로 신호를 보낼 수 있다. 임의의 주어진 방향 또는 방식의 변이 이동에 대한 신호를 보낼 수 있는 트랙볼, 마우스, 조이스틱 또는 알파뉴메릭 입력 장치(106) 상의 특수키를 포함한 커서 제어 장치의 여러 구현예는 공지되어 있다. 커서 제어 장치(107)는 또한 특수 키 및 키 시퀀스 명령을 이용한 키보드로부터 나오는 입력을 통해 조정 및/또는 동작될 수 있다. 이와 달리, 커서는 다수의 특수 커서 조정 장치로부터 나오는 입력을 통해 조정 및/또는 동작될 수 있다.
도 2b는 본 발명의 실시예가 실행될 수 있는 예시적인 클라이언트-서버 컴퓨터 시스템 네트워크(170)(이하, "네트워크(170)")를 예시하는 블록도이다. 네트워크(170)는 단체 또는 회사의 방화벽내에 위치한 통신 네트워크일 수 있다. 클라이언트(또는 유저) 컴퓨터 시스템(190a, 190b)과 서버 컴퓨터 시스템(190c)은 기존의 여러 수단 중 하나를 통해 통신선(173a, 173b)에 의해 통신가능하게 연결되어 있다. 예를 들어, 이러한 연결은 TCP(전송 제어 프로토콜), NetBIOS, IPX(인터넷 패킷 교환), LU6.2 등과 같은 안정한 네트워크 접속 및, 이더넷, 토큰 링, 및 ATM(비동기 전송 모드)와 같은 링크층 프로토콜을 지원하는 임의의 네트워크 프로토콜을 통해 이루어 질 수 있다. 이와 달리, 클라이언트 컴퓨터 시스템(190a, 190b)은 서버 컴퓨터 시스템(190c)의 입력/출력 포트(예, 직렬 포트)를 통해 서버 컴퓨터 시스템(190c)에 연결될 수 있다.
도 3은 웨이퍼(도시 생략)상의 하나의 집적 회로 다이 레이아웃(200)에 대한 일반적인 레이아웃이다. 다이 레이아웃(200)은 실제 축적이 아니라는 것을 알아야 한다. 다이 레이아웃(200)는 길이(212)와 폭(211)을 가진 집적 회로 다이(210)를 포함하고 있다. 전형적으로, 다이(210)는 입력/출력 패드와 가드 링(guard ring)에 대한 영역에 의해 둘러싸여 있다. 중요하게, 레이아웃(200)는 폭(220)의 스크라이브 레인을 또한 포함하고 있다. 스크라이브 레인은 웨이퍼로부터 집적 회로 다이를 제조하는 동안에 사용되는 삽입부(insert) 및 제조 마크(도시 생략)를 포함하고 있다. 제조 동안에 다이 레이아웃(200)가 웨이퍼 주위에 스테핑(stepping)될 때, 스크라이브 레인은 좌우(from side to side) 및 상하(from top to bottom)로 겹치게 된다. 공지된 바와 같이, 스크라이브 레인은 사용되는 제조 방법의 형태(예, 세라믹 패키지, 플라스틱 패키지, 좁은 스크라이브, 스테퍼 유형 등)의 함수이다. 따라서, 웨이퍼상에 제조될 수 있는 다이(210)의 수는 다이(210)의 길이와 폭 뿐만 아니라, 스크라이브 레인 폭을 고려해야 하고, 그 자체는 제조 방법과 같은 다른 요인에 따라 다르다.
도 4를 참조하면, 다이 행렬(300)(레티클 이미지 행렬)의 하나의 스테퍼 샷이 본 발명의 일실시예에 따라서 도시되어 있다. 도 4는 다이 행렬(300)의 평면도이다. 전형적으로, 다이 행렬(300)은 다수의 행과 열의 패턴 박스(331, 333로 표시)를 포함하고 있다. 그러나, 다이 행렬은 하나의 행 및/또는 하나의 열만을 포함할 수 있다는 것을 알아야 한다. 도 4에서, 5×5 행렬이 도시되어 있지만, 본 발명에 따라서 다른 행렬 사이즈가 사용될 수 있다는 것을 알아야 한다. 피치가 다른 실시예에서는 변경될 수 있지만, 패턴은 한쪽 방향(y 방향)의 일정 피치(310)와 다른 쪽 방향(x 방향)의 일정 피치(312)만큼 서로 분리되어 있다. 설명을 위해서 도 4에서 피치(310, 312)는 과장되게 표현되어 있다는 것을 알아야 한다. 또한, 본 발명은 규칙적인 형상의 패턴 박스의 구조와 이격거리를 특정하게 도시하였지만, 다른 실시예에서, 다이 행렬은 다른 패턴, 구조 및 이격거리를 가질 수 있다.
도 5는 본 발명의 일실시예에 따라 집적 회로 다이 생산을 최대로 하는 프로세스(500)의 단계를 도시하는 흐름도이다. 프로세스(500)는 메모리 유닛(예, 랜덤 액세스 메모리(102), 판독 전용 메모리(103), 및/또는 데이터 저장 장치(104)에 저장되어 컴퓨터 시스템(190)(도 2a)의 프로세서(101)에 의해 실행되는 컴퓨터 판독가능 프로그램 명령어에 의해 구현될 수 있다.
일실시예에서, 프로세스(500)는 컴퓨터 시스템(190)으로 표현된 서버 컴퓨터 시스템을 통해 실행된다. 이러한 실시예에서, 사용자는 클라이언트-서버 컴퓨터 시스템 네트워크(예, 도 2b의 네트워크(170))를 통해 서버 컴퓨터 시스템에 통신가능하게 연결된 클라이언트 컴퓨터로부터 서버 컴퓨터 시스템에 액세스한다. 이러한 클라이언트-서버 컴퓨터 시스템 네트워크는 공지되어 있다.
도 5의 단계(505)에서, 사용자는 사용자 식별자(이하, "사용자 ID"), 파트 번호(part number), 사용자 위치, 및 로그 및 기록을 유지할 목적 뿐만 아니라 로그온 목적으로 사용될 수 있는 다른 정보 등의 사용자 정보를 제공한다. 일실시예에서, 이러한 정보는 본 발명에 따라서, 클라이언트 컴퓨터 시스템으로부터 사용자에 의해 입력되고, 서버 컴퓨터 시스템에서 수신된다.
단계(510)에서, 집적 회로 다이에 대한 제시된 치수(특히, 길이 및 폭)를 사용자로부터 수신한다(도 3를 참조). 일실시예에서, 사용자는 스크라이브 레인 폭을 또한 설정할 수 있다. 상술한 바와 같이, 일실시예에서, 사용자는 이러한 정보를 클라이언트 컴퓨터 시스템에 입력하고, 이러한 정보를 서버 컴퓨터 시스템에서 수신한다. 일실시예에서, 제조 방법의 상이한 타입이 각각 고유하게 식별되어 제 각각의 스크라이브 레인 폭과 함께 데이터베이스내에 리스트된다. 일실시예에서, 사용자는 제조 방법을 설정하고, 선택된 제조 방법과 관련된 스크라이브 레인 폭은 데이터베이스로부터 검색한다.
도 5의 단계(520)에서, 집적 회로 다이의 제조에 사용될 웨이퍼 사이즈가 수신된다. 본 실시예에서, 웨이퍼는 직경이 6인치 또는 8인치이지만, 본 발명에 따라서 다른 사이즈가 사용될 수 있다는 것을 알아야 한다. 일실시예에서, 웨이퍼 사이즈는 상술한 바와 같이 사용자에 의해 명시된다.
단계(530)에서, 본 발명의 실시예에서, 웨이퍼 당 다이의 총 수("다이 카운트")는 단계(510)의 다이 치수를 이용하여 룩업 테이블로부터 결정된다. 각각의 제조 방법(즉, 각각의 스크라이브 레인 폭)에 대하여 상이한 룩업 테이블이 존재한다. 룩업 테이블은 단계(520)에서 설정된 웨이퍼 사이즈에 또한 대응한다. 이러한 실시예에서, 룩업 테이블은 하나의 축을 따라 증가하는 길이 방향의 치수와 다른 축을 따라 증가되는 폭 방향의 치수를 가진 어레이이다. 이러한 증가분간의 범위내에 존재하는 치수가 명시되면, 그 치수는 웨이퍼에 맞을 수 있는 다이의 수를 신중하게 예측하기 위해서 그 다음 상위값까지 반올림된다.
또한, 단계(530)에서, 단계(510)의 다이 치수와 관련된 스테퍼 샷의 수("스테퍼 샷 카운트")는 전술한 단락에서 설명된 것과 유사한 방식으로 룩업 테이블로부터 결정된다. 본 실시예에서, 웨이퍼 당 다이의 수와 스테퍼 샷의 수를 결정하기 위해 개별적인 룩업 테이블이 사용된다. 그러나, 다른 실시예에서, 룩업 테이블이 결합될 수 있다는 것을 알아야 한다.
본 실시예에서, 예를 들어, 연산이 사전에 완료되고 저장되어(도 6과 결부시켜 설명된 바와 같이) 프로세스(500)를 실행하는데 필요한 연산 자원이 감소되기 때문에 룩업 테이블이 사용된다. 그러나, 웨이퍼 당 다이의 수와 스테퍼 샷의 수는본 발명에 따라서 선택적으로 계산될 수 있다는 것을 알아야 한다.
단계(540)에서, 다이 생산량(a measure of die production)이 계산된다. 본 실시예에서, 다이 생산량은 스테퍼 샷의 수(단계 530)에 의해 나누어지는 웨이퍼 당 다이의 총 수(단계 530)인 웨이퍼 생산율이다. 그러나, 다른 실시예에서, 다른 다이 생산량이 본 발명에 따라서 사용될 수 있다.
단계(550)에서, 단계(540)에서 계산된 웨이퍼 생산율이 제공되어 사용자에게 디스플레이된다. 일실시예에서, 사용자는 이러한 정보를 서버 컴퓨터 시스템으로부터 클라이언트 컴퓨터 시스템에서 수신한다.
단계(560, 570)에서, 사용자는, 새로운 웨이퍼 생산율을 계산하기 위해서 집적 회로 다이의 제시된 치수를 변경할 수 있다. 따라서, 프로세스(500)는 웨이퍼 생산율의 최대값 또는 근접 최대값이 결정될 때까지 다양한 다이 치수가 사용자에 의해 입력되는 반복적 프로세스이다.
많은 스테퍼 필드 제한이 직사각형이기 때문에, 사각형이 아닌 다이의 치수를 회전시켜 웨이퍼의 생산율을 증가시킬 수 있다. 일실시예에서, 본 발명은 제시된 치수(단계(510)로부터) 90도 만큼 자동으로 회전시킨다. 즉, 제시된 길이는 폭이 되고, 제시된 폭은 길이가 된다. 웨이퍼 당 다이의 수, 스테퍼 샷의 수, 및 그 결과적 웨이퍼 생산율은 회전된 치수에 대하여 계산된다. 회전된 치수로 인해 웨이퍼의 생산율이 보다 증가하게 되면, 제조를 위해 다이를 90도 만큼 회전시키는 제안이 사용자에게 통보된다.
웨이퍼 생산율의 최대값이 결정되면, 사용자는 프로세스(500)를 종료할 것이다. 이러한 웨이퍼 생산율의 값에 대응하는 집적 회로 다이에 대한 치수는 설계 프로세스의 나머지에 사용될 수 있다.
따라서, 본 발명에 따라서, 집적 회로 설계자는 설계 결정(특히, 집적 회로 다이에 대한 치수 선택)이 집적 회로 다이의 제조에 미치는 영향을 결정할 수 있다. 결과적으로, 본 발명의 실시예는 집적 회로의 다이 생산의 설계 및 제조 단계의 조화를 용이하게 한다. 일실시예에서, 본 발명은 컴퓨터 시스템 네트워크 상의 설계자에게 클라이언트 컴퓨터 시스템을 통해 쉽게 액세스할 수 있는 서버 컴퓨터 시스템을 통해 구현된다. 따라서, 본 발명은 다이 생산 프로세스의 프론트엔드(예, 설계 단계)에서 쉽게 구현될 수 있다.
더욱이, 본 발명의 실시예는 제조 설비의 원하는 이용도에 따라서, 웨이퍼 당 다이의 수와 스테퍼 샷의 수 중 하나 또는 둘 다를 기초로 하여, 다이 생산의 비율을 최대로 할 수 있다. 설계자는 웨이퍼 당 다이의 수를 최대로 하거나 스테퍼 샷의 수를 최소로 하는 다이 치수를 선택할 수 있고, 또는 설계자는 웨이퍼 당 다이와 스테퍼 샷의 수의 적절한 조합을 적절히 고려한 다이 생산량을 최대로 하는 다이 치수를 선택할 수 있다(즉, 설계자는 웨이퍼 당 다이의 최대수보다 적거나 스테퍼 샷의 최소수보다 크지만, 다이 생산량을 최적으로 하는 다이 치수를 선택할 수 있다).
도 6은 본 발명의 일실시예에 따라 프로세스(500)(도 5)에 사용되는 룩업 테이블을 만드는 프로세스(600)의 단계를 도시하는 흐름도이다. 프로세스(600)는 메모리 유닛(예, 랜덤 액세스 메모리(102), 판독 전용 메모리(103), 및/또는 데이터저장 장치(104))내에 저장된 컴퓨터 판독가능 프로그램 명령어를 통해 구현될 수 있으며, 컴퓨터 시스템(190)(도 2a)의 프로세서에 의해 실행될 수 있다. 주목해야 할 것은, 본 실시예에서, 프로세스(600)는 프로세스(500)를 구현하는 컴퓨터와 동일한 컴퓨터로 구현될 필요는 없다는 것이다. 대신에, 룩업 테이블은 프로세스(600)를 이용하여 만들어질 수 있고, 하나의 컴퓨터 시스템 상에 저장되고, 프로세스(500)를 구현하는 다른 컴퓨터 시스템에 의해 액세스될 수 있다.
도 6의 단계(610)에서, 본 실시예에서, 집적 회로 다이에 대한 가능한 치수의 범위가 식별된다. 즉, 룩업 테이블에 저장될 치수의 범위가 식별된다. 예를 들어, 최소 가능한 및 최대 가능한 길이 및 폭이 식별된다. 제 1 치수 세트는 식별된 치수 범위에서 선택된다. 예를 들어, 제 1 치수 세트는 고려되는 범위의 최소 길이와 최소 폭으로 구성될 수 있다.
단계(615)에서, 스테퍼 필드 사이즈 제한이 명시된다. 일실시예에서, 제조에 사용되는 웨이퍼 스테퍼의 상이한 타입이 각각 고유하게 식별되어 제 각각의 스테퍼 필드 사이즈 제한치와 함께 데이터베이스내에 리스트된다. 이러한 실시예에서, 사용자는 식별자를 선택하여 웨이퍼 스테퍼의 타입을 명시하고, 선택된 스테퍼와 관련된 스테퍼 필드 사이즈를 데이터베이스로부터 검색한다.
단계(620)에서, 스크라이브 레인 폭이 설정된다. 일실시예에서, 상이한 타입의 생산 방법(예, 세라믹 패키지, 플라스틱 패키지, 좁은 스크라이브, 스테퍼 타입 등)은 각각 고유하게 식별되고 제 각각의 스크라이브 레인 폭과 함께 데이터베이스내에 리스트된다. 이러한 실시예에서, 사용자는 식별자를 선택하여 생산 방법을 명시하고, 선택된 생산 방법과 관련된 스크라이브 레인 폭을 데이터베이스로부터 검색한다.
단계(625)에서, 웨이퍼 치수(예, 6인치 또는 8인치의 직경)가 명시된다.
단계(630)에서, 다이 행렬(예, 도 4의 다이 행렬(300))은 단계(610)의 다이 치수 세트와 스테퍼 필드 사이즈 제한(단계(615))을 이용하여 모델링된다.
단계(635)에서, 다이 행렬은 웨이퍼상의 고정 위치에 대한 소정의 오프셋을 이용하여 웨이퍼 상에서 겹치게 된다. 예를 들어, 오프셋은 웨이퍼의 중심에 대해 상대적으로 측정될 수 있다. 오프셋의 양은 x 방향과 y방향(도 4를 참조)에 대하여 명시된다. 오프셋은 초기에 x 방향과 y 방향 모두에서 예를 들어, 레티클 레이아웃의 행렬 중심이 웨이퍼의 중심에 있을 경우에 0으로 설정될 수 있다.
계속해서 도 6의 단계(635)에서, 웨이퍼 당 다이의 총 수와 스테퍼 샷의 수는 다이 행렬에 대한 현재의 레이아웃(다이 구성 요소의 사이즈 및 스테퍼 필드 사이즈 제한을 포함하는 단계(630))과 현재의 웨이퍼 직경(단계(625))를 이용하여 소정의 오프셋에 대하여 계산된다.
오프셋이 최대값이 아닌 경우에, 오프셋에 대하여 새로운 값이 명시되고, 웨이퍼 당 총 수와 스테퍼 샷의 수는 현재의 다이 행렬과 웨이퍼 직경을 이용하여 새로운 오프셋에 대하여 계산된다. 새로운 오프셋 값은 예를 들어, x 방향에서는 오프셋을 동일하게 유지하고 y 방향에서는 오프셋을 증가시켜 명시된다. y 방향의 오프셋이 최대값에 도달하는 경우에, 'y' 값은 초기값으로 리셋되고, 'x'값은 증가하게 된다. 이러한 단계는 오프셋의 전체 범위가 평가될 때까지 반복된다. 따라서,평가된 각각의 오프셋에 대하여, 웨이퍼 당 다이 카운트와 샷 카운트는 다이 치수, 웨이퍼 사이즈, 및 스테퍼 필드 사이즈 제한에 대한 현재의 값을 이용하여 결정된다. 본 실시예에서, x 방향과 y 방향의 최대 오프셋은 단계(610)에서 명시된 다이의 길이의 1/2과 폭의 1/2이다.
단계(640)에서, 본 실시예에서, 일단 오프셋의 전체 범위가 고려되었으면, 다이 치수 (단계(610))에 대한 현재의 값에 대응하는 다이 카운트에 대한 최적의 값은 제 1 룩업 테이블에 저장된다. 최적의 값은, 반드시 최대값이 될 필요는 없지만, 다이 카운트에 대하여 계산된 최대값일 수 있다. 예를 들어, 최대 다이 카운트는 특정 오프셋 값에 대응할 수 있지만, 그 특정 오프셋으로부터의 약간의 이탈은 다이 카운트에 상당히 영향을 줄 수 있다. 이 경우에, 오프셋의 이탈에 의해 상당히 영향을 받지 않은 다이 카운트를 선택하는 것이 보다 바람직할 수 있다.
단계(645)에서, 본 실시예에서, 단계(640)에서 선택된 다이 카운트에 대응하는 스테퍼 샷 카운트는 제 2 룩업 테이블에 저장된다. 다른 실시예에서, 룩업 테이블이 서로 조합될 수 있다는 것을 알아야 한다.
단계(650)에서, 단계(610)에서 설정된 다이 치수의 전체 범위가 평가되지 않았다면, 프로세스(600)는 다음 치수 세트에 대하여 반복된다. 즉, 상술한 바와 같이, 길이 또는 폭이 증가분만큼 증가되고, 최대 다이 카운트 값과 그 대응하는 샷 카운트가 계산되어 저장된다. 프로세스(600)의 단계(610) 내지 단계(645)는 치수의 전체 범위(길이 및 폭)가 평가될 때까지 반복된다.
프로세스(600)는 웨이퍼 사이즈와 스크라이브 레인 폭(또는 생산 방법)의 각각의 조합에 대하여 실행되고, 그 결과 이러한 각각의 조합에 대하여 룩업 테이블이 만들어진다. 따라서, 예를 들어, 다이 카운트 및 스테퍼 샷 카운트에 대한 룩업 테이블은 세라믹 패키지 생산 방법과 관련된 6인치 웨이퍼와 스크라이브 레인 폭에 대하여, 그리고 플라스틱 패키지와 관련된 8인치 웨이퍼에 대하여 만들어지며, 그 밖에도 유사하게 룩업 테이블이 만들어진다. 룩업 테이블은 가능한 다이 길이와 폭의 전체 범위에 대한 최대 다이 카운트 또는 스테퍼 샷 카운트를 포함하고 있다.
표 1은 본 발명의 일실시예에 따라서 도 5 및 도 6의 프로세스를 이용하여 수행되는 계산 결과를 나타내는 예를 제공하고 있다. x=250mils 및 y=200mils의 초기 다이 사이즈에 대하여, 다음의 예시 결과를 얻게 된다.
이러한 예에서, x=250mils 및 y=200mils으로 최대 생산율을 얻게 된다. 다이 치수를 회전시켜 웨이퍼 당 3이상의 다이를 생산하지만, 23 이상의 스테퍼 샷이 필요하다. 제조 설비가 완전히 부하가 걸린 상태에서는, x=250mils 및 y=200mils와 관련된 웨이퍼의 보다 높은 처리량은 웨이퍼 당 여분의 다이보다 더 유리하다.
표 2는 본 발명의 일실시예에 따라서 도 5 및 도 6의 프로세스의 다른 응용예를 제공한다. x=325mils 및 y=200mils의 초기 다이 사이즈에 있어서, 다음과 같이 얻어진다.
표 2의 예는, 초기값으로부터 다이의 치수를 회전시킴으로써, 다이 카운트는 변경이 없지만, 스테퍼 샷 카운트는 30퍼센트만큼 감소됨을 보여 주고 있다. 더욱이, 다이 치수를 x=255mils 및 y=255mils(동일 다이 면적을 유지)로 변경하면, 스테퍼 샷 카운트는 변하지 않고 다이 카운트를 4만큼 증가시킨다.
요약하면, 본 발명은 웨이퍼 당 집적 회로 다이 생산을 최대로 하는 방법 및 시스템을 제공한다. 웨이퍼 사이즈, 스크라이브 레인 폭 및 다이 치수에 의거하여, 그 치수에 대응하는 다이 카운트(웨이퍼 당 다이의 총 수) 및 스테퍼 샷 카운트는 하나이상의 룩업 테이블을 이용하여 결정된다. 다이 생산량(예, 웨이퍼 생산율)은 다이 카운트와 스테퍼 샷 카운트를 이용하여 계산된다. 다이 생산량의 최대값이 계산될 때까지 다이 치수는 변경되고, 그 변경된 치수를 이용하여 새로운 다이 생산량이 계산될 수 있다.
따라서, 본 발명은 집적 회로의 다이 생산의 설계 및 제조 단계간의 조화를 용이하게 할 수 있는 방법 및 시스템을 제공한다. 또한, 본 발명은 다이 생산 프로세스의 프론트엔드(예, 설계 단계)에서 쉽게 구현될 수 있는 방법 및 시스템을 제공한다. 더욱이, 본 발명은 제조 설비의 이용에 따라서, 웨이퍼 당 다이의 수와 스테퍼 샷의 수 중 하나 또는 둘 다를 기초로 하여 다이 생산 비율을 최대로 할 수 있는 방법 및 시스템을 제공한다.
본 발명의 바람직한 실시예, 즉, 웨이퍼 생산율을 증가시키기 위해 다이 형상을 변경시키는 방법 및 시스템이 개시되어 있다. 본 발명은 특정 실시예로 개시되어 있지만, 본 발명은 이러한 실시예로 제한되는 바와 같이 해석되는 것이 아니라 다음의 청구범위에 따라 해석된다는 것을 알아야 한다.

Claims (14)

  1. 집적 회로의 다이 생산을 최대로 하는 방법에 있어서,
    (a) 다이에 대한 치수를 수신하는 단계와,
    (b) 웨이퍼 사이즈 및 스크라이브 레인 폭을 수신하는 단계와,
    (c) 웨이퍼 사이즈 및 스크라이브 레인 폭의 각각의 조합과 관련되어 있는 하나이상의 룩업 테이블을 이용하여, 상기 치수에 대응하는 다이 카운트 및 스테퍼 샷 카운트를 결정하는 단계와,
    (d) 상기 다이 카운트 및 상기 스테퍼 샷 카운트를 이용하여 다이 생산량(a measure of die production)을 계산하는 단계와,
    (e) 변경된 치수를 수신하고, 상기 변경된 치수에 대하여 상기 단계 (a) 내지 (d)를 반복하는 단계와,
    (f) 상기 다이 생산량의 최대값이 결정될 때까지 상기 단계(a) 내지 (e)를 반복하는 단계
    를 포함하는 집적 회로의 다이 생산 최대화 방법.
  2. 제 1 항에 있어서,
    버스와,
    상기 버스에 접속되어, 상기 방법을 실행하는 프로세서와,
    상기 버스에 접속된 메모리 유닛을 포함하는 컴퓨터 시스템을 제공하는 단계
    를 포함하는 집적 회로의 다이 생산 최대화 방법.
  3. 제 1 항에 있어서,
    컴퓨터 시스템이 상기 방법을 실행할 수 있도록하는 컴퓨터 판독가능 프로그램 코드가 내장되어 있는 컴퓨터 판독가능 매체를 제공하는 단계를 포함하는 집적 회로의 다이 생산 최대화 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계(b)는
    b1) 집적 회로의 다이 생산 방법의 타입을 표시하는 식별자를 수신하는 단계와,
    b2) 상기 집적 회로의 다이 생산 방법의 타입과 관련된 스크라이브 레인 폭을 데이터베이스로부터 검색하는 단계
    를 더 포함하는 집적 회로의 다이 생산 최대화 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계 (c)는
    웨이퍼 사이즈와 스크라이브 레인 폭의 각각의 조합에 대하여,
    c1) 스테퍼 필드 사이즈를 수신하는 단계와,
    c2) 상기 스테퍼 필드 사이즈, 다이의 길이와 폭, 및 스크라이브 레인 폭을 이용하여 레티클 이미지의 다이 행렬을 구축하는 단계와,
    c3) 상기 다이 행렬의 복수의 상이한 오프셋 각각에 대한 다이 카운트를 계산하는 단계로서, 상기 오프셋은 웨이퍼상의 고정 위치에 대해 상대적으로 측정되는 상기 계산 단계와,
    c4) 상기 단계 c3)로부터 최적의 다이 카운트를 선택하는 단계와,
    c5) 상기 길이 및 상기 폭에 대응하는 상기 최적의 다이 카운트를 제 1 룩업 테이블에 저장하는 단계
    를 더 포함하는 집적 회로의 다이 생산 최대화 방법.
  6. 제 5 항에 있어서,
    상기 단계 c1)는
    스테퍼의 타입을 표시하는 식별자를 수신하는 단계와,
    상기 스테퍼 타입과 관련된 스테퍼 필드 사이즈를 데이터베이스로부터 검색하는 단계
    를 포함하는 집적 회로의 다이 생산 최대화 방법.
  7. 제 5 항에 있어서,
    상기 오프셋은 웨이퍼의 중심으로부터 측정되는 집적 회로의 다이 생산 최대화 방법.
  8. 제 5 항에 있어서,
    상기 단계 c3)의 상기 오프셋은, 상기 오프셋이 길이 방향으로 측정될 때 상기 길이의 1/2를 초과하지 않고, 상기 오프셋이 폭 방향으로 측정될 때 상기 폭의 1/2를 초과하지 않는 집적 회로의 다이 생산 최대화 방법.
  9. 제 5 항에 있어서,
    c6) 상기 최적의 다이 카운트에 해당하는 오프셋에 대한 스태퍼 삿 카운트를 계산하는 단계와,
    c7) 상기 오프셋에 대하여 상기 스테퍼 삿 카운트를 제 2 룩업 테이블내에 저장하는 단계
    를 더 포함하는 집적 회로의 다이 생산 최대화 방법.
  10. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    단계 (d)는
    상기 다이 카운트를 상기 스테퍼 샷 카운트로 분할하여 상기 다이 생산량을 계산하는 단계
    를 포함하는 집적 회로의 다이 생산 최대화 방법.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단계 (e)는
    상기 다이의 길이와 폭이 동일하지 않을 경우에, 상기 다이에 대한 상기 치수를 90도 만큼 자동으로 회전시키는 단계
    를 더 포함하는 집적 회로의 다이 생산 최대화 방법.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 방법은 클라이언트-서버 시스템 네트워크내의 서버 컴퓨터 시스템에서 구현되고, 상기 서버 컴퓨터 시스템은 상기 치수, 상기 웨이퍼 사이즈 및 상기 스크라이브 레인 폭을 클라이언트 컴퓨터 시스템으로부터 수신하고, 상기 다이 생산량을 상기 클라이언트 컴퓨터 시스템에 제공하는 집적 회로의 다이 생산 최대화 방법.
  13. 컴퓨터 시스템에 있어서,
    버스와,
    상기 버스에 접속된 프로세서와,
    상기 버스에 접속된 메모리 유닛을 포함하되,
    상기 프로세서는 제 1 항 내지 제 2항 및 제 4 항 내지 제 12항중 어느 한 항에 따른 방법을 실행하는 컴퓨터 시스템.
  14. 컴퓨터 시스템으로 하여금 제 1 항 및 제 3 항 내지 제 12 항 중 어느 한 항에 따른 방법을 수행하게 하는 컴퓨터 판독가능 프로그램 코드를 내장하고 있는 컴퓨터 이용가능 매체.
KR1020017010960A 1999-12-28 2000-10-13 집적 회로 다이의 생산을 최대화하는 방법 KR20010110453A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/473,384 US6522940B1 (en) 1999-12-28 1999-12-28 Method and system for varying die shape to increase wafer productivity
US09/473,384 1999-12-28
PCT/US2000/028288 WO2001048553A1 (en) 1999-12-28 2000-10-13 A method for maximizing integrated circuit die production

Publications (1)

Publication Number Publication Date
KR20010110453A true KR20010110453A (ko) 2001-12-13

Family

ID=23879309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017010960A KR20010110453A (ko) 1999-12-28 2000-10-13 집적 회로 다이의 생산을 최대화하는 방법

Country Status (6)

Country Link
US (1) US6522940B1 (ko)
EP (1) EP1159651A1 (ko)
JP (1) JP2003518784A (ko)
KR (1) KR20010110453A (ko)
CN (1) CN1347519A (ko)
WO (1) WO2001048553A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6931298B1 (en) 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US6901984B1 (en) 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
DE10243755B4 (de) * 2002-09-20 2005-03-31 Infineon Technologies Ag Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer
US7105377B1 (en) * 2004-04-13 2006-09-12 Cypress Semiconductor Corporation Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process
US7305634B2 (en) * 2004-11-23 2007-12-04 Lsi Corporation Method to selectively identify at risk die based on location within the reticle
US7353077B2 (en) * 2005-07-29 2008-04-01 Taiwan Semiconductor Manufacturing Company Methods for optimizing die placement
DE102007030051B4 (de) * 2007-06-29 2018-05-30 Globalfoundries Inc. Waferlayout-Optimierungsverfahren und System
NL2008701A (en) * 2011-05-31 2012-12-03 Asml Netherlands Bv Method of optimizing a die size, method of designing a pattern device manufacturing method, and computer program product.
CN103714188B (zh) 2012-09-28 2018-03-23 恩智浦美国有限公司 用于优化在晶片上制造的管芯数目的系统
US10389719B2 (en) 2016-10-28 2019-08-20 Entit Software Llc Parameter based data access on a security information sharing platform
WO2018216091A1 (ja) * 2017-05-23 2018-11-29 深川容三 半導体チップの設計方法、半導体チップの設計プログラム、半導体デバイスの製造方法、及び演算装置
US10141227B1 (en) * 2017-07-14 2018-11-27 Nxp Usa, Inc. Method and system for achieving semiconductor-based circuits or systems having multiple components with one or more matched or similar characteristics or features
US10290354B1 (en) * 2017-10-31 2019-05-14 Sandisk Technologies Llc Partial memory die
US11163238B2 (en) * 2019-10-04 2021-11-02 Systems On Silicon Manufacturing Co. Pte. Ltd. Optimum layout of dies on a wafer
EP3985715A4 (en) 2020-06-01 2022-11-09 Changxin Memory Technologies, Inc. DESIGN PROCESS FOR WAFER LAYOUT AND EXPOSURE SYSTEM FOR LITHOGRAPHY MACHINE

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459340A (en) 1989-10-03 1995-10-17 Trw Inc. Adaptive configurable gate array
JP2577507B2 (ja) * 1990-12-19 1997-02-05 株式会社東芝 ウェーハの描画装置
US5444538A (en) * 1994-03-10 1995-08-22 New Vision Systems, Inc. System and method for optimizing the grid and intrafield registration of wafer patterns
EP0709740A1 (en) 1994-09-30 1996-05-01 Texas Instruments Incorporated Integrated circuit and method of making the same
JP3058245B2 (ja) 1995-01-27 2000-07-04 キヤノン株式会社 投影露光装置及び半導体製造方法
US5699260A (en) 1995-03-14 1997-12-16 Analog Devices, Incorporated Technique for optimizing the number of IC chips obtainable from a wafer
DE19537756A1 (de) 1995-10-10 1997-04-17 Itt Ind Gmbh Deutsche Verfahren zum Optimieren einer Stepfeldanordnung auf einem Halbleiterwafer
JPH09190971A (ja) * 1995-10-10 1997-07-22 Deutsche Itt Ind Gmbh 半導体ウエハにおけるチップパタンの最適化方法
US6064759A (en) * 1996-11-08 2000-05-16 Buckley; B. Shawn Computer aided inspection machine

Also Published As

Publication number Publication date
WO2001048553A1 (en) 2001-07-05
CN1347519A (zh) 2002-05-01
JP2003518784A (ja) 2003-06-10
US6522940B1 (en) 2003-02-18
EP1159651A1 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
KR20010110453A (ko) 집적 회로 다이의 생산을 최대화하는 방법
KR100508360B1 (ko) 노광 마스크의 제조 방법, 마스크 기판 정보 생성 방법,반도체 장치의 제조 방법, 마스크 기판, 노광 마스크 및서버
US6473891B1 (en) Wire routing to control skew
US6567964B2 (en) Continuously variable dummy pattern density generating systems, methods and computer program products for patterning integrated circuits
US6625801B1 (en) Dissection of printed edges from a fabrication layout for correcting proximity effects
US6777138B2 (en) Mask product made by selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabricat layout
US7003757B2 (en) Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US20030061583A1 (en) Shape and look-up table based design rule checking (DRC) for physical verification of integrated circuit layouts
US7879537B1 (en) Reticle and technique for multiple and single patterning
US6587990B1 (en) Method and apparatus for formula area and delay minimization
CN1764913A (zh) 工艺性设计
US6529790B1 (en) Computation of die-per-wafer considering production technology and wafer size
JP4481731B2 (ja) 自動設計方法及び半導体集積回路
US6374398B1 (en) Efficient database for die-per-wafer computations
JP2005538425A (ja) 多層レチクル
JP2002072441A (ja) レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体
JP4317576B2 (ja) 自動生成されたダミー形状にもかかわらず整合する回路素子機能
US6493865B2 (en) Method of producing masks for fabricating semiconductor structures
US8875063B2 (en) Mask layout formation
US6519746B1 (en) Method and apparatus for minimization of net delay by optimal buffer insertion
US10891415B1 (en) Method, system, and product for generating radial bump patterns
US6785878B2 (en) Correcting a mask pattern using multiple correction grids
JP2003188089A (ja) 露光条件算出方法、露光条件算出プログラム、記録媒体、レチクルの製造方法、構造体の製造方法、装置及び露光条件算出サービス提供方法
JP2000195824A (ja) 半導体チップの配置方法
JP3234072B2 (ja) キャパシタンス形成lsi

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid