JP2005538425A - 多層レチクル - Google Patents

Abstract

【課題】 プロトタイプ又は少数ランの集積回路を安価に製造可能にするレチクル、レチクルセット、レチクルの製造方法、レチクルセットの製造方法、レチクルレシピの決定の使用方法、集積回路の製造方法および集積回路を提供する。
【解決手段】 レチクル１００は、集積回路の異なるレイヤの２以上のイメージパターンを含み、各々別のイメージフィールド１１０〜１２０内にある。これらイメージレイヤは、同じ集積回路の製造に使用される。多数のイメージレイヤ同じレチクル上に配置することにより、製造されるレチクルの数を減らし且つプロトタイプを安価に製造可能にする。同様に、ランの個数が少ない場合には、少ないレチクルセットの使用を可能にする。もし何れかの又は全てのレチクルレイヤを交換する必要がある場合には、交換セットも安価になる。

Description

本発明はリソグラフィ（露光装置）に使用されるレチクルおよびレチクルの製造に関する。特に、本発明はプロトタイピング（試作）に有効であるレチクルおよびその製造に関する。

リソグラフィには、通常は半導体サブストレートであるサブストレート上に感光性フォトレジストのコーティング（被膜）にパターンをコピーすることを含んでいる。レチクル又はマスクのパターンに従ってコーティングの異なるエリア（領域）が照射（露光）される。次に、照射されたエリアは、後続の処理中に溶液により分解され、コーティングの照射されなかったエリアを残す。集積回路は、異なるパターンを使用してこのプロセスを多数回反復することにより製造される。典型的な集積回路製造工程では、最大３０の異なるパターンをこの方法で加えられる。回路の複雑さが増加すると、この回数も増加しがちである。

典型的な既知のレチクルは、図１に示されている。このレチクルはクロム層で被覆されたガラス板である。このクロム層のあるエリアは、除去され且つリソグラフィック処理中に、光はレチクルのこれらのエリアを通過する。パターンエリア１４は、レチクルの中間であり、ウエハのフォトレジストコーティング内にコピーされるイメージパターン１６（クロムの除去されたおよび残るエリアにより構成される）を含んでいる。この例では、パターン１６は、２×３マトリクスで６回反復される。レチクルおよびパターンのサイズは変わるので、反復されるパターンの数もそれに応じて変化する。通常、可能な最大反復数を探し、１つのウエハの全面を照射するために必要とするウエハの移動回数を低減する。

パターンエリア１４は、反復パターンの周囲にテストフレーム１８を含んでいる。これは２個の水平スクライブレーン２０よりなり、一方がパターンエリアの上、他方が下である２個の水平スクライブレーン２０および一方がパターンエリア１４の各側である２個の垂直スクライブレーン２２よりなる。各水平スクライブレーン２０は、クリティカルディメンジョン（ＣＤ）およびこれらの間に突出する厚さテストストラクチャを有するオーバレイテストストラクチャ（ＯＣＭボックス）の各種のウエハテストストラクチャよりなる。通常、パターンエリア１４の一側から他側へ延びる約３０個の斯かるストラクチャがある。ウエハ上にこれらテストストラクチャにより残されたパターンは、レイヤが処理された後にチェックされ、全てが正常に製造されたことを確認する。クリティカルディメンジョン（ＣＤ）又はアライメント（オーバレイ）に何らかの問題があれば、ウエハは、レジストを除去して再度処理することによりそのレイヤの再作業（リワーク）を行う。

厚さストラクチャが薄すぎて仕様外である場合には、そのウエハにエキストラフィルムを被着（被膜形成）して状況の回復を図る。もし、厚さストラクチャが厚すぎて仕様外である場合には、過剰部分を研磨又はエッチングによる削除する。各垂直スクライブレーン２２は、電気テストエリアよりなる。これらは、得られるエッチング層の電気的特性をテスト可能にするために設けられている。しかし、完全なテストストラクチャが完成された集積回路のそばに構成されていると、これらのテストエリアに対して、テストは処理の最後まで待つ必要がある。

テストフレーム１８の周囲のクロム領域は、少なくとも３．５ｍｍの幅で水平方向へ延び且つ５ｍｍ垂直方向へ延びるが、これらの最小マージンは、クロムボーダー２４と呼ばれている。この目的は、望まない光がレチクルを通してクロムの他のギャップをとおりウエハを汚染および駄目にしないようにすることである。クロム境界の外には、バーコード２６があり、レチクルの自動識別可能にし且つ書き込まれたアイデンティファイヤ２８を人が容易に識別可能にする。最後に、２個の位置決めマーカー３０があり、使用に際してレチクルの正確な位置決めを可能にする。いずれの場合にも、バーコード２６、アイデンティファイヤ２８およびマーカー３０は除去されるクロムにより設けられている。

図１に示す標準のレチクルは、１個のパターンを含み複数回反復されるが、プロトタイプの目的のために、１つのレチクル上に２個の異なるイメージエリアが設けられ、適当に分離され、恐らく別のカスタマ向けに異なる回路を製造することも知られている。これらのイメージエリア内においても、異なる回路のイメージフィールドを有し、同じウエハ上に同時に落とされることも知られている。これらはマルチプロダクトウエハ（ＭＰＷ）と呼ばれている。

１９９８年１月６日付けでチュウ等に発行された米国特許第５，７０５，２９９号は、その上に幾つかの異なるイメージエリアを有するレチクルを開示している。これらのイメージエリアは、レイヤパターンがレチクルフィールドより大きいとき、単一レイヤのパターンを相互にスチッチするために全て使用される。

２００２年４月９日付けでイマイに発行された米国特許第６，３６８，７５４号は、その上に２つのイメージエリアを有するレチクルを開示している。これら２つのイメージエリアも、同じレイヤパターンの異なるエリアに使用される。

図２は、１組のレチクルのデザインに関する典型的なフローを示すブロック図である。最初に、カスタマ４０は、特定回路がシリコンに製造されるために自分が必要とすることを決定する。この回路は、カスタマ４０内部又は外部のデザインハウス４２でデザインされる。次に、このデザインは、チップ仕上げ部４４へＧＤＳデザインデータとして送られる。このＧＤＳデザインデータは、各コンポーネントの位置座標を含む回路のあらゆるコンポーネントの詳細を含んでいる。チップ仕上げ４４において、回路を構成する各レイヤの製造に必要なレチクルがデザインされる。これらは、典型的には、５乃至３０の間である。これらのレチクルを規定する情報は、ＭＥＢＥＳ,レチクル書き込みデータとしてマスクショップ４６へパスされ、次に、ここで各種のレチクルデザインがレチクルガラス上のクロムにエッチングされる。

最後に、レチクルが製造プラント４８で使用され、半導体ウエハ上にデザインに従って集積回路が製造される。

拡張された製造ランが開始できる前に、製造された集積回路のテストを行う必要がある。もし回路デザインに問題があれば、通常１以上のレチクルのリデザインおよび交換を必要とする。最悪の場合には、レチクル全体の交換が必要となる。典型的には、レチクルセットのプロトタイプ（試作）ランの５０％は、少なくとも１つの点で失敗である。もしこれが製造された約３０のレチクルの完全に新しいセットを必要とする場合には、これは典型的には約３５万米ドルのコストを必要とする。従って、レチクルのイニシャルセットを製造し且つ全てではなくともこれらの幾つかをリデザインおよび再製造してワーキング（使用可能な）デザインを実現するまでには極めて高価となる。

１９８８年７月１９日付けでニッケルに発行された米国特許第４，７５８，８６３号は、全て同じリソグラフィック（露光）工程で使用され一連の異なるマスクパターンがなされるレチクルの使用を開示している。異なるマスクパターンは、２個の異なるパターンの場合には１８０度又は４個の場合には９０度で、相互に回転される。

レチクルは、１つのイメージパターンから次のパターンへレイヤのオーダーで全てが使用されるまで回転される。

シャープコーポレーションの名前で１９９０年１月８日付けで公開された日本特許出願公開０２／２，５５６号公報は、順次横並び配列された多くの異なるイメージパターンを有するステッパレチクルを開示している。各パターンは、順次露光され、他のパターンはマスクされる。

富士通（株）名において１９９２年１０月２７日付で公開された日本特許出願公開０４／４０４，４５３号公報は、それぞれ横並びに配置された２個の異なる半導体デバイスの各側に２個ずつの４個の異なるイメージパターンを有するステッパレチクルを開示している。各パターンは露出され、一方他のパターンはマスクされる。

本発明の１つのアスペクトによると、集積回路の製造に使用されるレチクルが提供される。子のレチクルは、その上に異なるグレードの異なるイメージパターンを有する。この異なるイメージパターンは、同じ集積回路の製造中に、異なるレイヤのパターンを作るためである。

本発明の第２アスペクトによると、複数の異なるイメージパターンよりなる集積回路の製造に使用されるレチクルが提供される。この異なるイメージパターンは、異なるレイヤのパターンを作るためであり且つ同じ集積回路の製造中に異なる時点で使用される。このレチクルは、このレチクル上にある第１イメージパターンおよびレチクル上にある第３イメージパターン間で、同じ集積回路の製造中に使用される第２イメージパターンが欠けている。

本発明のその他のアスペクトによると、集積回路のプロダクション（製造用）レチクルセットが提供され、このセットは各々上に定義された複数のレチクルよりなる。

本発明の更に他のアスペクトによると、集積回路の製造に使用されるレチクルセットが提供され、このセットは、複数のレチクルにより構成される。

複数のレチクルの各レチクルは、その上に複数の異なるイメージパターンを備えている。複数のレチクルの異なるイメージパターンは、異なるレイヤのパターンを作るためであり、同じ集積回路の製造中の異なる時点で使用される。複数のレチクルの異なるイメージパターンは、同じ集積回路の製造中の異なる時点で使用される。複数のレチクルの異なるイメージパターンは、集積回路の製造中に所定の順序で使用される。この所定の順序において、複数のレチクルの第１レチクル上の第１イメージパターンは、複数のレチクルのうちの第２レチクル上の第２イメージパターンの前に使用され、この第２パターンは、複数のレチクルの第１レチクル上の第３イメージパターンの前に使用される。

本発明の更なるアスペクトによると、複数の異なるイメージパターンを所定の順序で使用して集積回路の製造に使用するレチクルの製造方法を提供する。この方法は、異なるグレードの異なるイメージパターンでレチクルをスクライブすることよりなる。異なるイメージパターンは、同じ集積回路の製造中に異なるレイヤのパターンを作るためである。

また、本発明の他のアスペクトによると、複数の異なるイメージパターンを所定の順序で使用して集積回路の製造に使用されるレチクルを製造する方法であって、この方法は、複数の異なるイメージパターンでレチクルをスクライブすることよりなる。異なるイメージパターンが異なるレイヤのパターンを作るためであり且つ同じ集積回路の製造中の異なる時点で使用されるように、このイメージパターンはスクライブされる。同じ集積回路の製造中の第１および第２イメージパターン間で、所定の順序で使用されるイメージパターンが欠けるように、このイメージパターンはスクライブされる。

本発明の更に他のアスペクトによると、集積回路の製造に使用されるレチクルセットの製造方法が提供され、このセットは、複数のレチクルよりなる。この方法は、これら複数のレチクルをスクライブすることよりなる。これら複数のレチクルの各レチクルは、その上の複数の異なるイメージパターンよりなる。複数のレチクルの異なるイメージパターンは、同じ集積回路の製造中に異なるレイヤを作る際に、異なるレイヤのパターンを作るためである。少なくとも１つのレチクルは、異なるグレードのイメージパターンよりなる。

本発明の更に他のアスペクトによると、集積回路の製造に使用されるレチクルセットの製造方法を提供し、このセットは複数のレチクルよりなり、この方法は、複数のレチクルをスクライブすることよりなる。複数のレチクルの各レチクルは、その上に複数の異なるイメージパターンよりなるようにイメージパターンはスクライブされる。複数のレチクルの異なるイメージパターンが異なるレイヤのパターンを作り且つ同じ集積回路の製造中の異なる時点で使用されるようにイメージパターンはスクライブされる。所定の順序で、複数のレチクルのうち第１レチクル上にある第１イメージパターンが複数のレチクルのうちの第２レチクル上にある第２イメージパターンの前に使用されるようにイメージパターンがスクライブされ、第２パターンは、複数のレチクルのうち第１レチクル上にある第３イメージパターンの前に使用される。

本発明の別のアスペクトによると、レチクルレシピの決定に使用される方法が提供され、このレシピは、レチクルセットの製造に使用され、そのレチクルセットの各レチクルは、その上の複数の異なるイメージパターンよりなり、このレチクルセットは、複数の異なるイメージパターンを使用して集積回路の製造に使用される。この方法は、レチクルセットの同じレチクルにどのパターンを含めるかを決定することよりなる。この決定をするとき、異なるグレードのイメージパターンを同じレチクルに含めることが認められる。

本発明の更に別のアスペクトによると、レチクルレシピの決定に使用される方法が提供され、このレシピは、レチクルセットの製造に使用され、このレチクルセットの各レチクルは、その上に複数の異なるイメージパターンよりなり、このレチクルセットは、複数の異なるイメージパターンを所定順序で使用することにより、集積回路の製造に使用される。この方法は、どのイメージパターンをレチクルセットの同じレチクルに含めるかを決定することよりなる。

この決定を行うには、第１および第３イメージパターンを同じレチクル上に配置し、一方、この所定順序の中では第１および第３イメージパターンの間である第２イメージパターンは、同じレチクル上には配置されない。

本発明による更に他のアスペクトによると、レチクルレシピの決定に使用される方法が提供され、このレシピは、レチクルセットの各レチクルはレチクルセットの製造に使用され、レチクルセットの各レチクルは、その上の複数の異なるイメージパターンよりなり、このレチクルセットは、複数の異なるイメージパターンを所定順序で使用することにより集積回路の製造に使用される。この方法は、どのイメージパターンをレチクルセットの同じレチクルに載せるか決定することよりなり、一方、レチクルセットのコンタクトイメージレイヤパターンと同じレチクル上にラインおよびスペースイメージレイヤパターンに乗せない。

本発明の更に他のアスペクトによると、上述した２つの方法のうちの何れかにより動作し、レチクルレシピの決定に使用されるソフトウエアが提供される。このソフトウエアは、例えばＣＤ−ＲＯＭやフロッピーディスク等の適当な媒体に記憶され又はインターネットを介してダウンロードされてもよい。

本発明の更に他のアスペクトによると、複数のレチクルを使用する集積回路の製造方法を提供し、複数のレチクルの各レチクルは、その上の複数の異なるイメージパターンよりなる。この方法は、サブストレートの１つのエリア上の集積回路の第１レイヤパターンをイメージングし、この第１レイヤパターンのイメージングの後で、サブストレートのそのエリア上に集積回路の第２レイヤをパターンをイメージングし、そしてこの第２レイヤパターンのイメージングの後に、このサブストレートのそのエリアに集積回路の第３レイヤパターンをイメージングすることよりなる。第１レイヤパターンのイメージングは、複数のレチクルの第１レチクル上の第１イメージパターンを使用する。

第２レイヤパターンのイメージングは、複数のレチクルのうち第２レチクル上の第２イメージパターンを使用する。第３層パターンのイメージングは、複数のレチクルのうち第１レチクル上の第３イメージパターンを使用する。

本発明の更に他のアスペクトによると、その上に異なる少なくとも第１および第２イメージパターンを有し、異なるレイヤのパターンの作成に使用し且つ同じ集積回路の製造中の異なる時点で使用され、集積回路の製造に使用されるレチクルを提供する。

本発明の更に他のアスペクトによると、集積回路の製造に使用される製造方法が提供される。これは、複数のレチクル又は試作集積回路として上述したアスペクトの１つを使用して製造されたレチクルセットを使用して集積回路を得ること、試作集積回路の製造に使用されたレチクルに基づいてレチクルの更なるセットを作ることおよび更なるレチクルセットを使用してプロダクション（製造用）集積回路を製造することよりなり、レチクルの更なるセットの各レチクルは、製造用集積回路の製造に１回のみ使用される。

本発明の更なるアスペクトは、上述した１以上のアスペクトの方法を使用して製造されたレチクル、上述した１以上のアスペクトの方法を使用して製造されたレチクルセットおよび上述した１以上のアスペクトの方法を使用して製造された集積回路を含む。

よって、本発明の少なくとも１つのアスペクトによるレチクルは、通常では各々別のイメージフィールドにあり、集積回路の異なるレイヤ用の２以上のイメージパターンを含んでいる。

これらのイメージパターンは、同じ集積回路の製造に使用される。これらのイメージパターンは、所定の順序で使用される。レチクル上の少なくとも２つのイメージパターン間に、異なるレチクルのイメージパターンがその所定順序内で使用される。同じレチクル上に複数のイメージパターンを配置することにより、少数のレチクルを必要とし、プロトタイプ（試作）集積回路を一層安価に製造可能にする。

同様に、回路のランが制限される場合に、少数のレチクルセットが使用できる。

もし何れか又は全てのレチクル層の変更が必要な場合には、代替セットもまた安価となる。

以下、本発明の好適実施例を、添付図面を参照して説明すると、図３は、本発明によるレチクルの好適実施例を示す。これは、図１に示す従来技術の多くの特徴を備えるが、図示する６つのパターンが全て異なり、同じ回路の異なるレイヤに使用される点で顕著な差がある。

図３において、レチクル１００は、クロム層１０２で覆われたガラス板である。バーコード１０４により自動識別を可能にし、一方、書き込まれたアイデンティファイア（識別子）１０６で人による識別を可能にする。位置決めマーカ１０８により、使用に際してレチクルを正確に位置決め可能にする。

６つの異なるイメージフィールド１１０〜１２０があり、各イメージフィールドは、異なるレイヤの異なるイメージパターンを含み、そして異なる時点で使用される。この例において、イメージフィールド１１０はライン層１のパターンを含み、イメージフィールド１１２はラインレイヤ２のパターンを含み、イメージフィールド１１４はラインレイヤ３のパターンを含み、イメージフィールド１１６はラインレイヤ４のパターンを含み、イメージフィールド１１８はラインレイヤ５のパターンを含み、そしてイメージフィールド１２０はラインレイヤ７のパターンを含んでいる（後述する表１のレチクル１参照）。各イメージフィールド間には、クロムボーダー（境界）要求のために十分なスペースがある。この実施例において、全てのイメージフィールドは同じ方向を向いているが、他の実施例では、必要に応じて相互に回転してもよい。

イメージフィールド１２０を包囲するエリアＡは、図４に詳細に示される。各イメージフィールドの内容の一般的な構成は、同じであるが、各イメージパターンおよびテストフレームの特定詳細は異なる。

図４は、図３中のエリアＡの詳細を示す。イメージフィールド１２０は、２本の水平スクライブレーン１３２ａ、１３２ｂおよび２本の垂直スクライブレーン１３４ａ、１３４ｂ（尚、この実施例では、右手垂直スクライブレーンは空である）のテストフレームを有するリソグラフィックパターン１３０により構成される。よって、各パターンの関連テストストラクチャは、各パターンを個別に包囲し、図１に示す如く、テストストラクチャの単一セットが６個のパターンの全てを包囲するのではない。

図５は、下側の水平スクライブレーン１３２ｂの詳細を図形的に示している。

両方の水平スクライブレーン１３２ａ、１３２ｂは、従来技術と同様に同数のテストストラクチャを含んでいるが、水平方向に連続する代わりに、本発明のストラクチャは、積み重ねられ、レチクルの表面を横切って垂直方向へ延びる。従って、従来技術のオーバーレイ（重ね合わせ）およびクリティカルディメンジョンストラクチャは、それらの間を水平方向へ連続する厚さボックスを有し、この例では、オーバーレイおよびクリティカルディメンジョンストラクチャ（ＯＣＭボックス）１４２ａ、１４２ｂは、レチクルの表面を横切って垂直方向へ厚さストラクチャ１４４の上に横たわる。２セットのオーバーレイおよびクリティカルディメンジョンストラクチャ１４２a、１４２ｂがあり、レチクルを横切って、厚さストラクチャ上を水平方向へ延び、これらは相互に水平方向に僅かに分離されている。このオーバーレイおよびクリティカルディメンジョンストラクチャ１４２ａ、１４２ｂおよび厚さストラクチャ１４４は、２列に延びているが、必要ならば各々単一のスクライブレーンである２以上の列であってもよい。

図５のスクライブレーンは、下側のスクライブレーン１３２ｂである。上側のスクライブレーン１３２ｂは、下側と鏡像であり、水平軸を横切って反射される。よって、上ｎｏスクライブレーン１３２ａでは、２個のオーバーレイおよびクリティカルディメンジョンストラクチャは、厚さストラクチャの下にある。それらの間の上および下の水平スクライブレーンは、ウエハに落とされると、１列のテストストラクチャを構成する。

典型的には、水平スクライブレーンは、最小長さ１６ｍｍおよび深さ１００μｍを有する。この実施例において、スクライブレーンは、長さ６ｍｍおよび幅２００μｍである。垂直深さは比較的浅いので、ストラクチャが表面を横切って幾つかの層を重ねても問題ない。厚さボックスストラクチャの長さは、５．５ｍｍであり、スクライブレーンの単一ライン上の両ＯＣＭストラクチャの合成長さは５ｍｍであるので、殆ど完全にオーバーラップする。しかし、ＯＣＭボックス１４２ａ、１４２ｂは、できる限りイメージフィールドのコーナーの近くに位置されるので、厚さボックスストラクチャ１４４の端部は張り出す。よって、２個のＯＣＭボックス１４２ａ、１４２ｂ間のギャップは、０．５ｍｍを超える。約５又は６ｍｍが水平スクライブレーンの通常の最低長さであり、これが典型的な厚さボックスの最低長さである。しかし、テストストラクチャを構成するボックスが可能であるならば、それより短くてもよい。もしイメージパターン１３０自体が水平スクライブレーンの最低幅ほど広くなければ、パターンは、同じイメージフィールド１２０内で反復してもよい。これは、従来技術において、同じ各種他のイメージフィールドにおけるイメージパターンが、単一テストフレームで反復された複数のパターンを包囲するのと同様である。

図６は、左手側の垂直スクライブレーン１３４ａのブロック図を示す。従来技術と同様に、これは多くの電気テストエリアよりなる。また、このテストストラクチャに利用可能なスクライブレーンの長さは、従来技術の場合よりも短いので、電気テストストラクチャ１５０は、外側、即ちこの場合にはレチクルの水平方向へ積み重ねられる。この実施例において、全ての電気テストエリアは、左手の垂直スクライブレーン１３４ａ内にあるが、これらのストラクチャは、右手の垂直スクライブレーン１３４ｂと共有し又は完全にその内部としてもよい。

本発明におけるスクライブレーンは、それぞれ従来技術とは異なるオーガナイズ且つ異なる配置とされる。しかし、スクライブレーンの異なる配置および異なる長さについては、既に従来技術で存在するので、本発明のスクライブレーンは、特定テストのプログラミングを除き、マシンの調整を必要とすることなく容易にテスト可能である。本発明のスクライブレーンは、図示した水平および垂直スクライブレーンに限定されない。例えば、それらを入れ替えてもよく又は異なるフォーマットとしてもよい。

１つのレチクル上に可能なイメージフィールド数は、各イメージフィールドのサイズを計算し、チップのサイズにエンジニアリングテストストラクチャのサイズを加え（且つ露光中に縮尺がある場合には、それに応じてスケーリングし）、更に露光ツールおよび不要パターンを防止するために各フィールドの周りに必要なボーダー（境界）に基づき、これを利用できるレチクルエリアの最大値と比較して決定される。

図３のレチクルは、全て同じ回路に使用される６つの異なるレイヤのパターンを含んでいる。理想的には、単一レチクル上の全てのパターンは、連続して使用され、３０レイヤのプロセスでは、レチクル１上の最初の６プロセスの５個のレチクル、レチクル２上に２番目の６個等である。残念ながら、これは種々の理由で常に可能であるとは限らない。その場合には、同じレチクル上に配置できるパターンに従って、レイヤをレチクルレシピにグループ化する必要がある。

表１は、６個のレチクルセット用のレシピを示す表である。これらの間に２９の異なるイメージパターンを有する（レチクル２上のイメージ１は２度使用される）。

表１は、次の如き各種のコンポーネントを含んでいる。
「バーコード」は、レチクルの識別子（アイデンティファイヤ）を示す。レチクルの名称は、製造ツールプロトコル内に適合するよう形成され、トランスパレント（透明）ウエハプロセシングを可能にする。
「イメージ」は、レチクル上の関連するイメージフィールド位置を示す。この実施例において、イメージ１は右上、イメージ２は左上、イメージ３は右中、イメージ４は左中、イメージ５は右下そしてイメージ６は左下である。従って、位置のシーケンスは、イメージおよび行間である。
「レイヤ」は、形成されるレイヤ（層）のタイプを識別する。
「Ｐｒｅｖ グレード」は、個別のレイヤに通常使用されるレチクルのグレード（等級）を示す。レチクルは、一般にグレードＡ（最低等級）からグレードＧ（最高グレード）まで等級化できる。「Ｐｒｅｖ グレード」は、実質的にレイヤのグレードを示す。
「新グレード」は、そのレイヤに使用される、いずれかのレチクルの全てに使用されるのと同じおよびそのレチクル上にある全てのイメージレイヤに好適なグレードであるレチクルのグレードを示す。
「ＣＤ ターゲット（４Ｘ）」は、レチクル上のフィーチャのクリティカルディメンジョンを示し、この例では、４Ｘがリソグラフィ中に達成されるターゲットクリティカルディメンジョンである。
「使用順序」は、集積回路の製造にセットされたレチクル使用の全プロセス内で異なるイメージレイヤの使用順序を示す。従って、例えばレチクル２は第６番目のプロセスで使用され、その前にレチクル１が終了する。更に、レチクル内であっても、イメージレイヤは必ずしもそれらが使用される順序に現れない（レチクル１および２参照）。どこにイメージレイヤを配置するかを決定するプログラムは、これ以外で決定してもよい。

表１のレチクルは、１８０ｎｍ技術を使用する。これらは、以下のルール（規則）および選択に基づきまとめられている。１個のレチクルに乗せられるレイヤのコンパチビリティ（互換性）がチェックされ、マスクショップによりレチクルの透明製造を可能にする。

ルール１：ラインおよびスペースはコンタクトレイヤと混合してはならない。
あらゆるパターンは、ラインおよびスペースを提供するか又はコンタクトを提供するのかの一般的な区分けがなされる。レチクル製造プロセスはプロセスのタイプが異なると異なるので、これらを同じレチクル上で混合させてはならない。従って、表１において、レチクル１、２、３および５のイメージレイヤの全ては、ラインおよびスペースレイヤとして定義され、一方、レチクル４および６のイメージレイヤはコンタクトレイヤとして定義される。

ルール２：レイヤのグレードを落としてはならず、それは常に同じ又は上のグレード上に行う。
異なるレイヤは、ターゲットへのｍｅａｎ（デザインされたサイズとレチクル上における実際のサイズの近似度）、均一性（プレート上でのＣＤのバラツキ、典型的には２０サイト以上でサンプルを得る）、レジストレーション（パターンがレチクルのアライメントマークに関してどの程度うまくセンター合わせされているか）およびデフレクト（レチクル上で何回のデフレクトがあり、且つこのデフレクトのサイズはどうか）等の異なるグレードのレチクルを必要とする。一方、イメージレイヤパターンは、良好なグレードのレチクル上に置くとまだ機能するが、通常必要とするレチクルのグレードより低いレチクル上では、それは機能しないか又はそれほど良好ではない。各レチクルは、それ自身一般に単一のグレードである。

ルール３：レチクルタイプは、混合してはならない。位相シフト変調（ＰＳＭ）レチクルをバイナリレチクルと混合することはできない。
従って、表１のレチクル４は、２つのイメージレイヤのみを含んでいる。その理由は、これのみが全体のプロセスでＰＳＭであり、他の全てのフィールドはバイナリレイヤを必要とするからである。

これらに加えて、他の多くの選択ルールがある（しかし、必要ならばこれらも要件としてもよい）。

ルール４：最初の幾つかのレイヤは、同じレチクル上に有するようにする。
最初の１又は２レチクルに対するマスクショップのデリバリスケジュールは、通常極めてタイトである。その後のレチクルのデリバリデイトは、ウエハの処理がマスクショップでそのレチクルを作るのに要する時間より典型的には長い時間を要するので、通常それほどアグレッシブではない。事実、もし最初の１〜２のレチクルが予定通りに到着すると、そのレチクルセットにレチクルのデリバリ上の問題はないのが普通である。「最初の２〜３のレイヤを１つのレチクル上に設けることにより、マスクショップは、１つのレチクルを予定通り完成させることのみに集中することを可能にする。
レチクル２は、レチクル１上のラインレイヤ７の前に使用されるラインレイヤ６を有することが表１から分かる。しかし、ラインレイヤ７が要求するレチクルグレードは、グレードＧであり、ラインレイヤ６のそれはグレードＥに過ぎない。レチクル１は、（ラインレイヤ１の存在により）とにかく少なくともグレードＦであるので、レチクル１をグレードＧで作り且つレチクル２をグレードＥで作る（ラインレイヤ６をレチクル２上に且つラインレイヤ７をレチクル１上にして）のが、レチクル１をグレードＦ且つレチクル２をグレードＧで（ラインレイヤ６をレチクル１上且つラインレイヤ７をレチクル２上に）作るより経済的に一層有利である。

ルール５：可能ならば、クリティカルディメンジョンターゲットをマッチングさせるよう試みること。
マスクショップの観点からすると、多くの異なるＣＤサイズを含むレチクルを書く必要があれば、より小さいＣＤの精度を妥協して、より大きいＣＤが使用を満足するようにする。

ルール６：可能ならば、より高いグレードのレチクルには小さいイメージフィールドを持たせること。
もしグレードの高いレチクルが、その上に小さいイメージフィールド（通常少ないイメージを意味する）を有すると、これらは「小フィールドサイズレチクル」と分類できるので、マスクショップはレチクルコストのディスカウント（割引）を与えるかも知れない。表１のレチクルセットでは、レチクル４は良い例である。その理由は、その上に僅か２つのイメージフィールドを有し、それは小フィールドサイズレチクルと分類される。

ルール７：可能な限り最もクリティカルな（グレードの高い）レイヤをレチクルの中央に向けて配置すること。
もしレチクルがグレードの異なる複数のレイヤを含む場合、即ち余りクリティカルでないグレードの低いレイヤが、よりクリティカルなグレードの高いレイヤと共に存在する場合には、使用するレチクル数を低減するために、グレードの高いレイヤは、レチクルの中央に近い方が好ましい。その理由は、マスク書き込みツールは、レチクルの中央に近い方が正確であるからである。もし全てのレイヤが同じグレードであれば、その一部は他のものよりも中央から遠くなるのが普通である。

従って、表１のレチクルセットの例は、６個のレチクルを有し、そのうちの３個のレチクルは６つのレイヤを有し、１個のレチクルは５つのレイヤを有し、１個のレチクルは４つのレイヤを有し、そして１個のレチクルは２つのレイヤを有する。本発明を使用すると、その上に異なる数のイメージレイヤ又はパターンを有する最低３個のレチクルを有するレチクルセットとなるのが普通である。

レチクルレシピは、標準的なデスクトップ（卓上）コンピュータ上で走るソフトウエアを使用して、本発明により決定可能である。このソフトウエアは、上述した複数のルールを組み込み、選択ルールは存在せず、現在および個別オプション又は現在および義務事項を含むように書かれる。

上述のケースのルールは、特に１８０ｎｍ技術では特に適切であるが、これらは限定されるべきではない。これらルールの多くは、より小さいおよび大きい技術にも適用され、２μｍ技術の如き大きい技術では、ＰＳＭは使用しないので、ルール３は冗長となる。その他のルールも特定状況では冗長となり、同様に新しいルールを加えても良い。本発明は、２μｍ又は１８０ｎｍ又はそれより小さい技術であろうと、殆ど全てのサイズの技術に有用である。同様に、それは種々の波長の電磁放射リソグラフィにも使用可能である。

本発明のマルチレイヤ（多層）レチクルは、既存のシステムを使用してデザイン、製造およびしよう可能である。カスタマが回路に対して何を要求しているかという点で、それは全く変化しない又は回路デザインも変わらない。エキストラステップは、チップ仕上げにおいてのみ起きる。その理由は、ここでイメージレイヤの配置および入力されるGDSデータの操作のためのレチクルレシピの決定が必要だからである。ウエハ製造に必要なエンジニアリングストラクチャの全ては、各レチクルのイメージフィールド毎に含める必要がある。マスクショップも同様に作業する。即ち、１つのパターンを６回反復することに対して、マスクは６個の異なるパターンを含んでいるが、入力データに基づきマスクが製造される。最後に、製造プラントは、露光ツールがプロセスの異なる段階でイメージエリアを選択可能にする必要がある点を除き、同様方法で行動する。更に、ウエハの小さなエリアが、１つのステップで露光され、集積回路の完全なウエハを製造するには、約４倍の長さを要する。

その理由は、ウエハのエリア当りの回路数は、（回路間の付加スペースにより）小さくなりがちであるためである。しかし、プロトタイプ（試作）ウエハ又は集積回路の制限された（小数の）ランを作るための実際のプロセス時間は、一般的にクリティカルではない。

そこで、プロセス用のレチクルの完全なセットは、レチクルレシピの決定に付加的な作業を許しても、従来必要であったコストより遥かに低コストで製造できる。

例えば、従来技術によるレチクルのフルセットのコストの１／４以下となり得る。

本発明は、プロトタイプ（試作）用に理想的に好適であり、レチクルセットのテストおよび承認が得られると、通常３０レチクル内外のフルセットが、同じデザイン（しかし、レチクル当たり１反復）で製造される。これが必要な理由は、大きなプロダクション（製造）ランでは、マルチレイヤレチクルは遅すぎるためである。しかし、マルチレイヤレチクルは、制限された（少数の）ランには極めて容易に使用可能である。このプロダクトは、反復パターンのレチクルセットにより製造されたものに対して決して劣ることはなく且つ完全および簡単にテスト可能である。

同様に、マルチレイヤレチクルセットは、それ自身改良されているが、それはビジネスアプローチをも改善する。レチクルセットを製造してもらいたい当事者は、これら当事者の事情およびデザインが既に承認済みであるか否かに応じて通常のフルレチクルセット又はマルチレイヤレチクルセットのオプションを有する。決定は、オーダフォームのティックボックスオプション程度である。

本発明は、２、４および６個のイメージパターンを有するレチクルの実施例であったが、本発明は他の数、例えば３又は５パターン又は７以上でも同様の作用効果が得られる。

ここでの説明には、水平および垂直、上および下等の用語が現れる。

これは、図面の方向に基づき説明を容易にするためであり、それらの文脈から理解される場合でない限り、それに限定することを意図するものではない。従って、本発明の他の実施例では、図示したものに対して９０度（又はその他の適当な角度で）回転した、異なるフィーチャを有するものが容易に考えられる。一般に、方向は重要な意味を持たない。

当該技術分野において通常の知識を有する者にとり、ここに説明し且つ権利請求する本発明の範囲を逸脱することなく、種々の変形変更が可能であることが明白である。

典型的な従来のレチクルを示す。 レチクルデザインにおける命令およびデータの流れを示すブロック図である。 本発明の１実施例によるレチクルを示す。 図３内の領域Ａの拡大図である。 図４中の第１エリアの拡大図である。 図４中の第２エリアの拡大図である。

符号の説明

１００ レチクル
１０２ クロム層
１０４ バーコード
１０８ 位置決めマーカー
１１０〜１２０ イメージフィールド
１３０ リソグラフィックパターン
１３２、１３４ スクライブレーン

Claims (44)

1. 上に異なるグレードのイメージパターンを有し、同じ集積回路の製造中の異なるレイヤのパターンを作ることを特徴とする集積回路の製造に使用されるレチクル。
2. 複数の異なるイメージパターンにより構成され、異なるイメージパターンは、異なるレイヤのパターンを作り且つ同じ集積回路の製造中の異なる時点で使用され、レチクル上の第１イメージパターンおよび前記レチクル上の第３イメージパターン間で、同じ集積回路の製造中に使用される第２イメージパターンを欠くことを特徴とする集積回路の製造に使用されるレチクル。
3. 前記複数の異なるイメージパターンは、異なるグレードのイメージパターンよりなることを特徴とする特徴とする請求項２に記載のレチクル。
4. より高いグレードのイメージパターンは、低いグレードのイメージパターンよりも少なくともレチクルの中央に近いことを特徴とする請求項１又は３に記載のレチクル。
5. より高いグレードのイメージパターンは、低いグレードのイメージパターンよりもレチクルの中央に近いことを特徴とする請求項４に記載のレチクル。
6. それぞれ異なるイメージパターンの複数により構成される請求項１乃至５の何れかに記載のレチクル。
7. 各異なるイメージパターンに対して少なくとも１つのスクライブレーンを更に有し、該スクライブレーンは、その長さ方向に厚さボックスストラクチャを含むことを特徴とする請求項１乃至６の何れかに記載のレチクル。
8. 少なくとも１個のクリティカルディメンジョンストラクチャが前記スクライブレーンの長さ方向において前記厚さボックスストラクチャとオーバーラップすることを特徴とする請求項７に記載のレチクル。
9. 少なくとも１個のオーバーレイストラクチャが、前記スクライブレーンの長さ方向において前記厚さボックスストラクチャとオーバーラップすることを特徴とする請求項７又は８に記載のレチクル。
10. 異なるイメージパターンは、回路製造時の使用順序を有し、前記レチクルは連続するイメージエリアと行間にイメージエリアの使用順序シーケンスを含み、該イメージエリアシーケンス内の異なるイメージパターンの順序は、前記イメージパターンの使用順序と相互に異なることを特徴とする請求項１乃至９の何れかに記載のレチクル。
11. 前記レチクルは単一グレードであることを特徴とする請求項１乃至１０の何れかに記載のレチクル。
12. 少なくとも第１および第２の異なるイメージパターンを有し、同じ集積回路の製造中の異なる時点で使用され且つ異なるレイヤのパターンの形成に使用されることを特徴とする集積回路の製造に使用されるレチクル。
13. １以上が請求項１乃至１２の何れかに規定される複数のレチクルよりなる集積回路の製造に使用されるレチクルセット。
14. 複数のレチクルの異なるイメージパターンは、前記集積回路の製造中に所定の順序で使用され、且つ前記所定の順序において、前記複数のレチクルのうち第１レチクル上の第１イメージパターンは、前記複数のレチクルのうち第２レチクル上の第２イメージパターンの前に使用され、また前記第２パターンは、前記複数のレチクルのうちの前記第１レチクル上の第３イメージパターンの前に使用されることを特徴とする請求項１３に記載のレチクルセット。
15. 集積回路の製造に使用される複数のレチクルよりなるレチクルセットにおいて、前記複数のレチクルの各レチクルは、その上に複数の異なるイメージパターンを有し、前記複数のレチクルの異なるイメージパターンは、同じ集積回路の製造中の異なるレイヤのパターンを得るために異なる時点で使用され、前記複数のレチクルの異なるイメージパターンは、前記集積回路の製造中に所定の順序で使用され、且つ前記所定の順序において、前記複数のレチクルの第１レチクル上の第１イメージパターンは、前記複数のレチクルの第２レチクル上の第２イメージパターンの前に使用され、前記第２パターンは、前記複数のレチクルの前記第１レチクル上の第３イメージパターンの前に使用されることを特徴とするレチクルセット。
16. 前記セットの異なるレチクルは、その上に異なる数のイメージパターンを有することを特徴とする請求項１３乃至１５の何れかに記載のレチクルセット。
17. その上に異なる数のイメージパターンを有する少なくとも３個のレチクルよりなることを特徴とする請求項１６に記載のレチクルセット。
18. 所定の順序で複数の異なるイメージパターンを使用して集積回路の製造に使用されるレチクルの製造方法において、異なるグレードの異なるイメージパターンでレチクルをスクライブして前記異なるイメージが同じ集積回路の製造中に異なるレイヤのパターンを作るようにすることを特徴とするレチクルの製造方法。
19. 所定の順序で複数の異なるイメージパターンを使用して集積回路の製造に使用されるレチクルの製造方法において、前記レチクルを複数の異なるイメージパターンデスクライブし、異なるイメージパターンは異なるレイヤのパターンを作り且つ同じ集積回路の製造中の異なる時点で使用され、前記レチクルは、前記所定の順序において、同じ集積回路の製造中の第１イメージパターンおよび第２イメージパターン間に使用されるイメージパターンを欠くことを特徴とするレチクルの製造方法。
20. 請求項１乃至１２の何れかによるレチクルを製造する請求項１８又は１９に記載の方法。
21. 請求項１８乃至２０の何れかの方法により製造されたレチクル。
22. 複数のレチクルにより構成され、集積回路の製造中に使用されるレチクルセットの製造方法において、前記複数のレチクルをスクライブして、前記複数のレチクルの各レチクルは、その上に複数の異なるイメージパターンよりなり、前記複数のレチクルの異なるイメージパターンは、同じ集積回路の製造中に異なるレイヤのパターンを作り、且つ少なくとも１個のレチクルは、異なるグレードのイメージパターンよりなることを特徴とするレチクルセットの製造方法。
23. 複数のレチクルにより構成され、集積回路の製造に使用されるレチクルセットの製造方法において、前記複数のレチクルをスクライブし、該複数のレチクルの各レチクルは、その上に複数の異なるイメージパターンを有し、前記複数のレチクルの異なるイメージパターンは、異なるレイヤのパターンを作り且つ同じ集積回路の製造中の異なる時点で使用され、前記複数のレチクルの異なるイメージパターンは、前記集積回路の製造中に所定の順序で使用され、且つ前記所定の順序において、前記複数のレチクルの第１レチクル上の第１イメージパターンは、前記複数のレチクルの第２レチクル上の第２イメージパターンの前に使用され、前記第２パターンは、前記複数のレチクルの前記第１レチクル上の第３イメージパターンの前に使用されることを特徴とするレチクルセットの製造方法。
24. 請求項１３乃至１７の何れかによるレチクルセットを製造する請求項２２又は２３に記載の方法。
25. 請求項２２乃至２４の何れかの方法により製造されたレチクルセット。
26. レチクルセットの製造に使用されるレチクルレシピの決定に使用され、前記レチクルセットの各レチクルは、その上に複数の異なるイメージパターンを備え、前記レチクルセットは、複数の異なるイメージパターンを使用して集積回路の製造に使用される方法において、前記レチクルセットの同じレチクル上にどのイメージパターンが含まれるかを決定し、これにより異なるグレードのイメージパターンが同じレチクル上に含められるようにすることを特徴とするレチクルレシピの決定に使用する方法。
27. レチクルセットの製造に使用されるレチクルレシピの決定に使用され、前記レチクルセットの各レチクルは、その上に複数の異なるイメージパターンを備え、前記レチクルセットは、複数の異なるイメージパターンレイヤを所定の順序で使用して集積回路の製造に使用される方法において、どのイメージパターンを前記レチクルセットの同じレチクル上に含ませるかを決定し、これにより第１および第３イメージパターンを同じレチクルの上に配置させ、前記所定の順序において前記第１および第３イメージパターン間である第２イメージパターンは、前記同じレチクルの上には配置されないことを特徴とするレチクルレシピの決定に使用する方法。
28. 更にどのイメージパターンを前記レチクルセットの同じレチクルに含ませるかを決定し、異なるグレードのイメージパターンを同じレチクル上に含ませるようにすることを特徴とする請求項２７に記載の方法。
29. 更に前記レチクル上のイメージパターンの順序を決定して、異なるグレードのイメージパターンを含むレチクル上に、より高いグレードのイメージパターンが低いグレードのイメージパターンよりもレチクルの少なくとも中央の近くになるように決定されることを特徴とする請求項２６又は２８に記載の方法。
30. より高いグレードのイメージパターンは、低いグレードのイメージパターンよりレチクルの中央付近に決定されることを特徴とする請求項２９に記載の方法。
31. 更にラインおよびスペースイメージレイヤパターンを前記レチクルセットのコンタクトイメージレイヤパターンと同じレチクル上にならないようにすることを特徴とする請求項２６乃至３０の何れかに記載の方法。
32. 更に位相シフト変調レイヤパターンが前記レチクルセットのバイナリレイヤパターンと同じレチクル上にならないようにすることを特徴とする請求項２６乃至３１に記載の方法。
33. 更に前記レチクルセットのレチクルのグレードを選定して、前記イメージパターンにより必要又は好ましい最低グレードとすることを特徴とする請求項２６乃至３２の何れかに記載の方法。
34. 請求項１３乃至１７の何れかによるレチクルセットの製造に使用されるレチクルレシピを決定することを特徴とする請求項２６乃至３３の何れかに記載の方法。
35. 請求項２６乃至３４の何れかの方法によるレチクルレシピを決定するように動作するコンピュータソフトウエア。
36. 請求項２６乃至３４の何れかの方法により決定されるレチクルレシピの使用により製造されるレチクルセット。
37. 各レチクルがその上に複数の異なるイメージパターンを有する複数のレチクルを使用して集積回路を製造する方法において、前記複数のレチクルの第１レチクル上の第１イメージパターンを使用してサブストレートのあるエリアに集積回路の第１レイヤパターンをイメージングすること、該第１パターンのイメージングの後に、前記複数のレチクルの第２レチクル上の第２イメージパターンを使用して前記サブストレートの前記エリア上に前記集積回路の第２レイヤパターンをイメージングすること、および該第２レイヤパターンのイメージングの後に、前記複数のレチクルの前記第１レチクル上の第３イメージパターンを使用して前記サブストレートの前記エリア上に前記集積回路の第３レイヤパターンをイメージングすることよりなることを特徴とする集積回路の製造方法。
38. 前記複数のレチクルは、請求項１乃至１２の何れかに記載された１以上のレチクルよりなり又は請求項１３乃至１７、２５および３５の何れかに記載のレチクルセットよりなることを特徴とする請求項３６に記載の方法。
39. 請求項３６乃至３８の何れかに記載の方法により製造された集積回路。
40. 請求項１乃至１２および２１の何れかに記載の１以上のレチクルよりなる又は請求項１３乃至１７、２５および３５の何れかに記載のレチクルセットよりなる複数のレチクルを使用して製造された集積回路。
41. プロトタイプ集積回路として請求項３８又は３９に記載された集積回路を得ること、前記プロトタイプ集積回路の製造に使用されたレチクルに基づき更なるレチクルのセットを製造すること、および前記更なるレチクルセットを使用してプロダクション集積回路を製造し、前記更なるレチクルセットの各レチクルは、前記プロダクション集積回路の製造に１回のみ使用されることを特徴とするプロダクション集積回路の製造方法。
42. 請求項４０に記載の方法により製造されたプロダクション集積回路。
43. 添付された図３乃至図６を参照して上述され且つ図示されたものと実質的に同様に構成又は手配された集積回路の製造に使用されるレチクル、集積回路の製造に使用されるレチクルセット又は集積回路。
44. 添付された図３乃至図６を参照して上述され且つ図示されたと実質的に同様の集積回路の製造に使用されるレチクルの製造方法、集積回路の製造に使用されるレチクルセットの製造方法又は集積回路の製造方法。
    

Images