JPH07211619A - 回路パターンの形成方法及びそれに用いられるレチクル - Google Patents
回路パターンの形成方法及びそれに用いられるレチクルInfo
- Publication number
- JPH07211619A JPH07211619A JP6006394A JP639494A JPH07211619A JP H07211619 A JPH07211619 A JP H07211619A JP 6006394 A JP6006394 A JP 6006394A JP 639494 A JP639494 A JP 639494A JP H07211619 A JPH07211619 A JP H07211619A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit pattern
- reticle
- forming
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 マトリクス状に形成する回路パターンのエッ
ジ処理に必要なダミーパターンを除去することと、形成
された回路パターンのパターン寸法のリニアリティを確
保することと、シフタ形成等におけるレイアウトルール
の上で許されない隣接パターンにおいて、位相シフト法
あるいは変形照明法を行うことが可能な技術を提供する
ことにある。 【構成】 設計された回路パターンが形成されたレチク
ルをマスクに半導体基板を露光して回路パターンを形成
する回路パターンの形成方法において、前記半導体基板
上の選択された同一箇所に、レチクルに形成された複数
のマスクパターンを別々に露光して一つの回路パターン
を形成する。
ジ処理に必要なダミーパターンを除去することと、形成
された回路パターンのパターン寸法のリニアリティを確
保することと、シフタ形成等におけるレイアウトルール
の上で許されない隣接パターンにおいて、位相シフト法
あるいは変形照明法を行うことが可能な技術を提供する
ことにある。 【構成】 設計された回路パターンが形成されたレチク
ルをマスクに半導体基板を露光して回路パターンを形成
する回路パターンの形成方法において、前記半導体基板
上の選択された同一箇所に、レチクルに形成された複数
のマスクパターンを別々に露光して一つの回路パターン
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上における
回路パターンの形成方法に関し、特に、露光装置を用い
た回路パターンの形成方法に適用して有効な技術に関す
るものである。
回路パターンの形成方法に関し、特に、露光装置を用い
た回路パターンの形成方法に適用して有効な技術に関す
るものである。
【０００２】
【従来の技術】従来、露光装置を用いた回路パターンの
形成方法は、一つの回路パターンに対する一つのマスク
パターンをレチクルに形成し、そのレチクルをｉ線等の
光源で一度の露光（１ショット露光）して半導体基板に
回路パターンを形成するものであった。
形成方法は、一つの回路パターンに対する一つのマスク
パターンをレチクルに形成し、そのレチクルをｉ線等の
光源で一度の露光（１ショット露光）して半導体基板に
回路パターンを形成するものであった。
【０００３】また、複数のマスクパターンを有する一枚
のレチクル（合成レチクル）を用いて、１ショット露光
で複数の回路パターンを半導体基板に形成するものがあ
った。
のレチクル（合成レチクル）を用いて、１ショット露光
で複数の回路パターンを半導体基板に形成するものがあ
った。
【０００４】
【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。
技術を検討した結果、以下の問題点を見いだした。
【０００５】従来の露光装置を用いた回路パターンの形
成は、１ショット露光で行われていたため、例えば、メ
モリマットのようなマトリクス状に同じものが形成され
る回路パターンの場合、その回路パターンには実際に使
用するメモリ領域のパターンの他にダミーパターンも同
時に組み込まれている。
成は、１ショット露光で行われていたため、例えば、メ
モリマットのようなマトリクス状に同じものが形成され
る回路パターンの場合、その回路パターンには実際に使
用するメモリ領域のパターンの他にダミーパターンも同
時に組み込まれている。
【０００６】このため、半導体チップの面積を小さくす
る必要がある場合には、エッジ処理を行われているが、
従来の１ショット一括露光では、このエッジ処理に必要
なダミーパターンを除去することができなかったという
問題点があった。
る必要がある場合には、エッジ処理を行われているが、
従来の１ショット一括露光では、このエッジ処理に必要
なダミーパターンを除去することができなかったという
問題点があった。
【０００７】また、１ショット露光で半導体基板に形成
された回路パターンにおける寸法精度が悪い（パターン
寸法のリニアリティを確保できない）という問題点があ
った。
された回路パターンにおける寸法精度が悪い（パターン
寸法のリニアリティを確保できない）という問題点があ
った。
【０００８】更に、設計された回路パターンにおいて、
微細パターンを加工する位相シフト法あるいは変形照明
法を行う場合に、シフタ形成等におけるレイアウトルー
ルの上で許されない隣接パターンに対しては行うことが
できなかったという問題点があった。
微細パターンを加工する位相シフト法あるいは変形照明
法を行う場合に、シフタ形成等におけるレイアウトルー
ルの上で許されない隣接パターンに対しては行うことが
できなかったという問題点があった。
【０００９】本発明の目的は、マトリクス状に形成する
回路パターンのエッジ処理に必要なダミーパターンを除
去することが可能な技術を提供することにある。
回路パターンのエッジ処理に必要なダミーパターンを除
去することが可能な技術を提供することにある。
【００１０】本発明の他の目的は、形成された回路パタ
ーンのパターン寸法のリニアリティを確保することが可
能な技術を提供することにある。
ーンのパターン寸法のリニアリティを確保することが可
能な技術を提供することにある。
【００１１】本発明の他の目的は、シフタ形成等におけ
るレイアウトルールの上で許されない隣接パターンにお
いて、位相シフト法あるいは変形照明法を行うことが可
能な技術を提供することにある。
るレイアウトルールの上で許されない隣接パターンにお
いて、位相シフト法あるいは変形照明法を行うことが可
能な技術を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１４】設計された回路パターンが形成されたレチ
クルをマスクに半導体基板を露光して回路パターンを形
成する回路パターンの形成方法において、前記半導体基
板上の選択された同一箇所に、レチクルに形成された複
数のマスクパターンを別々に露光して一つの回路パター
ンを形成する。
クルをマスクに半導体基板を露光して回路パターンを形
成する回路パターンの形成方法において、前記半導体基
板上の選択された同一箇所に、レチクルに形成された複
数のマスクパターンを別々に露光して一つの回路パター
ンを形成する。
【００１５】
【作用】上述した手段によれば、設計された回路パター
ンが形成されたレチクルをマスクに半導体基板を露光し
て回路パターンを形成する回路パターンの形成方法にお
いて、一つのマスクパターンに例えば、メモリマット形
成用のパターンを、別のマスクパターンには、そのメモ
リマットのダミーパターンのみを打ち消すようなパター
ンをレチクルに形成し、前記半導体基板上の選択された
同一箇所に、上述の二つのマスクパターンを別々に露光
して一つの回路パターンを形成することにより、メモリ
マット形成部分のうちダミーパターンのみを除去可能に
なる。
ンが形成されたレチクルをマスクに半導体基板を露光し
て回路パターンを形成する回路パターンの形成方法にお
いて、一つのマスクパターンに例えば、メモリマット形
成用のパターンを、別のマスクパターンには、そのメモ
リマットのダミーパターンのみを打ち消すようなパター
ンをレチクルに形成し、前記半導体基板上の選択された
同一箇所に、上述の二つのマスクパターンを別々に露光
して一つの回路パターンを形成することにより、メモリ
マット形成部分のうちダミーパターンのみを除去可能に
なる。
【００１６】また、半導体基板上に回路パターンを形成
する場合において、全体の回路パターンが形成されたマ
スクパターンと、その回路パターンのエッジ部分を形成
したマスクパターンに分割形成してそれぞれ独立に露光
することにより、形成された回路パターンのパターン寸
法のリニアリティを確保することが可能となる。
する場合において、全体の回路パターンが形成されたマ
スクパターンと、その回路パターンのエッジ部分を形成
したマスクパターンに分割形成してそれぞれ独立に露光
することにより、形成された回路パターンのパターン寸
法のリニアリティを確保することが可能となる。
【００１７】更に、位相シフト法や変形照明法を用いて
回路パターンを微細加工する場合において、シフタ形成
におけるレイアウトルールの上で許されない隣接パター
ンにおいても、その隣接したパターンを別々のマスクパ
ターンに分割形成してそれぞれ独立に露光することによ
り、シフタ形成等におけるレイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法あるいは変
形照明法を行うことが可能となる。
回路パターンを微細加工する場合において、シフタ形成
におけるレイアウトルールの上で許されない隣接パター
ンにおいても、その隣接したパターンを別々のマスクパ
ターンに分割形成してそれぞれ独立に露光することによ
り、シフタ形成等におけるレイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法あるいは変
形照明法を行うことが可能となる。
【００１８】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【００１９】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００２０】
【実施例】図１〜図３の各々は、本発明の実施例である
回路パターン形成方法に用いられるレチクルを示したも
のである。
回路パターン形成方法に用いられるレチクルを示したも
のである。
【００２１】図４は、本実施例で用いられる露光装置の
構成を示す概略図である。
構成を示す概略図である。
【００２２】図１〜図４において、１Ａ〜１Ｃはレチク
ル、２はＣｒ、３はレジスト、４はシフタ、１１は光源
（ｉ線）、１２はレチクルアライメント受光部、１３は
投影レンズ、１４はＸ−Ｙステージ、１５はＸ−Ｙステ
ージの駆動モータ、１６は除震台、１７は３軸レーザ干
渉系、１８はレチクル搬送ロボット及びレチクルエレベ
ータ、１９はウエーハ搬送ロボット及びウエーハキャリ
アエレベータ、Ｐａ〜Ｐｆはマスクパターンをそれぞれ
示す。
ル、２はＣｒ、３はレジスト、４はシフタ、１１は光源
（ｉ線）、１２はレチクルアライメント受光部、１３は
投影レンズ、１４はＸ−Ｙステージ、１５はＸ−Ｙステ
ージの駆動モータ、１６は除震台、１７は３軸レーザ干
渉系、１８はレチクル搬送ロボット及びレチクルエレベ
ータ、１９はウエーハ搬送ロボット及びウエーハキャリ
アエレベータ、Ｐａ〜Ｐｆはマスクパターンをそれぞれ
示す。
【００２３】まず最初に、本実施例に用いられるレチク
ルに形成するマスクパターンと、そのマスクパターンを
用いた回路パターンの形成方法について図１〜図３を用
いて説明する。
ルに形成するマスクパターンと、そのマスクパターンを
用いた回路パターンの形成方法について図１〜図３を用
いて説明する。
【００２４】図１（ａ）は、マトリクス状に同じものが
形成される回路パターン、例えば、メモリマットの作成
のためのレチクル１Ａを示したものであり、レチクル１
Ａはメモリマット作成パターンＰａと、そのメモリマッ
ト作成パターンＰａの内ダミーのパターンのみを除去す
るダミーパターン打ち消しパターンＰｂとで形成され
る。
形成される回路パターン、例えば、メモリマットの作成
のためのレチクル１Ａを示したものであり、レチクル１
Ａはメモリマット作成パターンＰａと、そのメモリマッ
ト作成パターンＰａの内ダミーのパターンのみを除去す
るダミーパターン打ち消しパターンＰｂとで形成され
る。
【００２５】このレチクル１Ａと後述する本実施例の露
光装置とで図１（ｂ）に示すようなマトリクス状に形成
された必要部分の回路パターンを得る。
光装置とで図１（ｂ）に示すようなマトリクス状に形成
された必要部分の回路パターンを得る。
【００２６】そして、その図１（ｂ）に示すような回路
パターンの形成方法は、まず、図１（ａ）のマスクパタ
ーンＰａをレジストを塗布した半導体基板（ウエーハ）
に所定の時間露光し、その露光後、マスクパターンＰｂ
を半導体基板上のマスクパターンＰａで露光した位置に
露光する。このマスクパターンＰｂの露光時間は、Ｐａ
で露光した時間と同じである。
パターンの形成方法は、まず、図１（ａ）のマスクパタ
ーンＰａをレジストを塗布した半導体基板（ウエーハ）
に所定の時間露光し、その露光後、マスクパターンＰｂ
を半導体基板上のマスクパターンＰａで露光した位置に
露光する。このマスクパターンＰｂの露光時間は、Ｐａ
で露光した時間と同じである。
【００２７】これにより、ダミーパターンを除去するこ
とが可能となる。
とが可能となる。
【００２８】図２（ａ）に示したレチクル１Ｂは、図２
（ｂ）に示す回路パターンを得るためのものであり、図
２（ｂ）に示す回路パターンのエッジを形成するマスク
パターンＰｃと、回路パターン全体を形成するマスクパ
ターンＰｄで構成される。
（ｂ）に示す回路パターンを得るためのものであり、図
２（ｂ）に示す回路パターンのエッジを形成するマスク
パターンＰｃと、回路パターン全体を形成するマスクパ
ターンＰｄで構成される。
【００２９】そして、その回路パターンの形成方法は、
まず始めにマスクパターンＰｃをレジストを塗布したウ
エーハに所定時間露光して、図２（ｂ）の回路パターン
のエッジ部分を形成する。その後、マスクパターンＰｄ
を重ね露光し、図２（ｂ）に示す回路パターンを得る。
この時のマスクパターンＰｃとＰｄの露光時間は、Ｐｃ
の露光時間＞Ｐｄの露光時間の関係で行う。
まず始めにマスクパターンＰｃをレジストを塗布したウ
エーハに所定時間露光して、図２（ｂ）の回路パターン
のエッジ部分を形成する。その後、マスクパターンＰｄ
を重ね露光し、図２（ｂ）に示す回路パターンを得る。
この時のマスクパターンＰｃとＰｄの露光時間は、Ｐｃ
の露光時間＞Ｐｄの露光時間の関係で行う。
【００３０】これにより、形成された回路パターンのパ
ターン寸法のリニアリティを確保することが可能とな
る。
ターン寸法のリニアリティを確保することが可能とな
る。
【００３１】図３（ａ）に示したレチクル１Ｃは、図３
（ｂ）に示した回路パターンを位相シフト法を用いて形
成するものであり、図３（ｂ）に示す回路パターンの両
サイドのパターンを形成するマスクパターンＰｅと、そ
の回路パターンの残りである中心部分のパターンを形成
するＰｆで構成される。
（ｂ）に示した回路パターンを位相シフト法を用いて形
成するものであり、図３（ｂ）に示す回路パターンの両
サイドのパターンを形成するマスクパターンＰｅと、そ
の回路パターンの残りである中心部分のパターンを形成
するＰｆで構成される。
【００３２】そして、その回路パターンの形成方法は、
まず始めにマスクパターンＰｅに示すように図３（ｂ）
の回路パターンの両サイドのパターンにシフタ４を設け
てレジストを塗布したウエーハに露光する。その後、マ
スクパターンＰｆで回路パターンの中心部分にあるパタ
ーンを形成し、図３（ｂ）に示す回路パターンを得る。
まず始めにマスクパターンＰｅに示すように図３（ｂ）
の回路パターンの両サイドのパターンにシフタ４を設け
てレジストを塗布したウエーハに露光する。その後、マ
スクパターンＰｆで回路パターンの中心部分にあるパタ
ーンを形成し、図３（ｂ）に示す回路パターンを得る。
【００３３】これにより、レイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法を行うこと
が可能となる。また、変形照明法も同様に適応できる。
れない隣接パターンにおいて、位相シフト法を行うこと
が可能となる。また、変形照明法も同様に適応できる。
【００３４】最後に、本発明の実施例に用いられる露光
装置について説明する。
装置について説明する。
【００３５】図４で示す本実施例で用いられる露光装置
は、ｉ線を照射する光源１１と、その光源の分光を用い
て、レチクルのアライメントターゲットを検知するレチ
クルアライメント受光部１２と、回路パターンを投影す
る投影レンズ１３と、半導体基板（ウエーハ）を移動す
るＸ−Ｙステージ１４と、そのＸ−Ｙステージ１４を移
動させる駆動モータ１５と、露光工程中に振動が伝わら
ないようにする除震台１６と、Ｘ−Ｙステージ１４の移
動量を計測する３軸レーザ干渉系１７と、レチクルを図
示しないレチクルステージに搬送するレチクル搬送ロボ
ット及びレチクルエレベータ１８と、ウエーハをＸ−Ｙ
ステージに搬送するウエーハ搬送ロボット及びウエーハ
キャリアエレベータ１９とそれらを制御する制御装置
（図示せず）から構成される。
は、ｉ線を照射する光源１１と、その光源の分光を用い
て、レチクルのアライメントターゲットを検知するレチ
クルアライメント受光部１２と、回路パターンを投影す
る投影レンズ１３と、半導体基板（ウエーハ）を移動す
るＸ−Ｙステージ１４と、そのＸ−Ｙステージ１４を移
動させる駆動モータ１５と、露光工程中に振動が伝わら
ないようにする除震台１６と、Ｘ−Ｙステージ１４の移
動量を計測する３軸レーザ干渉系１７と、レチクルを図
示しないレチクルステージに搬送するレチクル搬送ロボ
ット及びレチクルエレベータ１８と、ウエーハをＸ−Ｙ
ステージに搬送するウエーハ搬送ロボット及びウエーハ
キャリアエレベータ１９とそれらを制御する制御装置
（図示せず）から構成される。
【００３６】そして、本実施例の露光装置の制御手順
は、まず、レチクル搬送ロボット及びレチクルエレベー
タ１８とウエーハ搬送ロボット及びウエーハキャリアエ
レベータ１９によりレチクルとウエーハがステージの所
定位置に搬送され、位置の祖調整が行われる。
は、まず、レチクル搬送ロボット及びレチクルエレベー
タ１８とウエーハ搬送ロボット及びウエーハキャリアエ
レベータ１９によりレチクルとウエーハがステージの所
定位置に搬送され、位置の祖調整が行われる。
【００３７】その後、レチクル及びウエーハをアライメ
ントし、そのアライメント後に図示しないレチクルブラ
インドでｉ線の照射範囲外を覆い、図１〜図３に示した
レチクル１Ａ〜１Ｃのような二つのマスクパターンの内
の一つのみが露光されるようにする。
ントし、そのアライメント後に図示しないレチクルブラ
インドでｉ線の照射範囲外を覆い、図１〜図３に示した
レチクル１Ａ〜１Ｃのような二つのマスクパターンの内
の一つのみが露光されるようにする。
【００３８】そして、その一つのマスクパターンの露光
後、レチクルを再びアライメントし、ウエーハ上の一つ
のマスクパターンが露光された位置に、前述同様にレチ
クルの残りのマスクパターンをレチクルブラインドを用
いて重ね露光していき、所望の回路パターンをウエーハ
上に形成する。
後、レチクルを再びアライメントし、ウエーハ上の一つ
のマスクパターンが露光された位置に、前述同様にレチ
クルの残りのマスクパターンをレチクルブラインドを用
いて重ね露光していき、所望の回路パターンをウエーハ
上に形成する。
【００３９】なお、本実施例では一つのレチクルに二つ
のパターンが形成された二回露光の場合を例に挙げた
が、マスクパターンが３以上ある場合はそのマスクパタ
ーン数だけ露光を繰り返す。
のパターンが形成された二回露光の場合を例に挙げた
が、マスクパターンが３以上ある場合はそのマスクパタ
ーン数だけ露光を繰り返す。
【００４０】したがって、設計された回路パターンが形
成されたレチクルをマスクに半導体基板を露光して回路
パターンを形成する回路パターンの形成方法において、
一つのマスクパターンに例えば、メモリマット形成用の
パターンを、別のマスクパターンには、そのメモリマッ
トのダミーパターンのみを打ち消すようなパターンをレ
チクルに形成し、半導体基板上の選択された同一箇所
に、上述の二つのマスクパターンを別々に露光して一つ
の回路パターンを形成することにより、メモリマット形
成部分のうちダミーパターンのみを除去可能になる。
成されたレチクルをマスクに半導体基板を露光して回路
パターンを形成する回路パターンの形成方法において、
一つのマスクパターンに例えば、メモリマット形成用の
パターンを、別のマスクパターンには、そのメモリマッ
トのダミーパターンのみを打ち消すようなパターンをレ
チクルに形成し、半導体基板上の選択された同一箇所
に、上述の二つのマスクパターンを別々に露光して一つ
の回路パターンを形成することにより、メモリマット形
成部分のうちダミーパターンのみを除去可能になる。
【００４１】また、半導体基板上に回路パターンを形成
する場合において、全体の回路パターンが形成されたマ
スクパターンと、その回路パターンのエッジ部分を形成
したマスクパターンに分割形成してそれぞれ独立に露光
することにより、形成された回路パターンのパターン寸
法のリニアリティを確保することが可能となる。
する場合において、全体の回路パターンが形成されたマ
スクパターンと、その回路パターンのエッジ部分を形成
したマスクパターンに分割形成してそれぞれ独立に露光
することにより、形成された回路パターンのパターン寸
法のリニアリティを確保することが可能となる。
【００４２】更に、位相シフト法や変形照明法を用いて
回路パターンを微細加工する場合において、シフタ形成
におけるレイアウトルールの上で許されない隣接パター
ンにおいても、その隣接したパターンを別々のマスクパ
ターンに分割形成してそれぞれ独立に露光することによ
り、シフタ形成等におけるレイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法あるいは変
形照明法を行うことが可能となる。
回路パターンを微細加工する場合において、シフタ形成
におけるレイアウトルールの上で許されない隣接パター
ンにおいても、その隣接したパターンを別々のマスクパ
ターンに分割形成してそれぞれ独立に露光することによ
り、シフタ形成等におけるレイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法あるいは変
形照明法を行うことが可能となる。
【００４３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４５】設計された回路パターンが形成されたレチ
クルをマスクに半導体基板を露光して回路パターンを形
成する回路パターンの形成方法において、マトリクス状
に形成される回路パターンを半導体基板に形成する場合
には、一つのマスクパターンにマトリクス状の回路形成
用のパターンを、別のマスクパターンには、そのマトリ
クス状の回路パターンのダミーパターンのみを打ち消す
ようなパターンをレチクルに形成し、半導体基板上の選
択された同一箇所に、上述の二つのマスクパターンを別
々に露光して一つの回路パターンを形成することによ
り、マトリクス状の回路パターン形成部分のうちダミー
パターンのみを除去可能になる。
クルをマスクに半導体基板を露光して回路パターンを形
成する回路パターンの形成方法において、マトリクス状
に形成される回路パターンを半導体基板に形成する場合
には、一つのマスクパターンにマトリクス状の回路形成
用のパターンを、別のマスクパターンには、そのマトリ
クス状の回路パターンのダミーパターンのみを打ち消す
ようなパターンをレチクルに形成し、半導体基板上の選
択された同一箇所に、上述の二つのマスクパターンを別
々に露光して一つの回路パターンを形成することによ
り、マトリクス状の回路パターン形成部分のうちダミー
パターンのみを除去可能になる。
【００４６】また、半導体基板上に回路パターンを形成
する場合において、全体の回路パターンが形成されたマ
スクパターンと、その回路パターンのエッジ部分を形成
したマスクパターンに分割形成してそれぞれ独立に露光
することにより、形成された回路パターンのパターン寸
法のリニアリティを確保することが可能となる。
する場合において、全体の回路パターンが形成されたマ
スクパターンと、その回路パターンのエッジ部分を形成
したマスクパターンに分割形成してそれぞれ独立に露光
することにより、形成された回路パターンのパターン寸
法のリニアリティを確保することが可能となる。
【００４７】更に、位相シフト法や変形照明法を用いて
回路パターンを微細加工する場合において、シフタ形成
におけるレイアウトルールの上で許されない隣接パター
ンにおいても、その隣接したパターンを別々のマスクパ
ターンに分割形成してそれぞれ独立に露光することによ
り、シフタ形成等におけるレイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法あるいは変
形照明法を行うことが可能となる。
回路パターンを微細加工する場合において、シフタ形成
におけるレイアウトルールの上で許されない隣接パター
ンにおいても、その隣接したパターンを別々のマスクパ
ターンに分割形成してそれぞれ独立に露光することによ
り、シフタ形成等におけるレイアウトルールの上で許さ
れない隣接パターンにおいて、位相シフト法あるいは変
形照明法を行うことが可能となる。
【図１】本発明の一実施例である回路パターン形成方法
に用いられるレチクルを示した図である。
に用いられるレチクルを示した図である。
【図２】本発明の他の実施例である回路パターン形成方
法に用いられるレチクルを示した図である。
法に用いられるレチクルを示した図である。
【図３】本発明の他の実施例である回路パターン形成方
法に用いられるレチクルを示した図である。
法に用いられるレチクルを示した図である。
【図４】本実施例で用いられる露光装置の構成を示す概
略図である。
略図である。
１Ａ〜１Ｃ…レチクル、２…Ｃｒ、３…レジスト、４…
シフタ、１１…光源（ｉ線）、１２…レチクルアライメ
ント受光部、１３…投影レンズ、１４…Ｘ−Ｙステー
ジ、１５…Ｘ−Ｙステージの駆動モータ、１６…除震
台、１７…３軸レーザ干渉系、１８…レチクル搬送ロボ
ット及びレチクルエレベータ、１９…ウエーハ搬送ロボ
ット及びウエーハキャリアエレベータ、Ｐａ〜Ｐｆ…マ
スクパターン。
シフタ、１１…光源（ｉ線）、１２…レチクルアライメ
ント受光部、１３…投影レンズ、１４…Ｘ−Ｙステー
ジ、１５…Ｘ−Ｙステージの駆動モータ、１６…除震
台、１７…３軸レーザ干渉系、１８…レチクル搬送ロボ
ット及びレチクルエレベータ、１９…ウエーハ搬送ロボ
ット及びウエーハキャリアエレベータ、Ｐａ〜Ｐｆ…マ
スクパターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 有働 信治 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (2)
- 【請求項１】 設計された回路パターンが形成されたレ
チクルをマスクに半導体基板を露光して回路パターンを
形成する回路パターンの形成方法において、前記半導体
基板上の選択された同一箇所に、レチクルに形成された
複数のマスクパターンを別々に露光して一つの回路パタ
ーンを形成することを特徴とする回路パターンの形成方
法。 - 【請求項２】 前記半導体基板上の同一箇所に一つの回
路パターンを形成する複数のマスクパターンを有するこ
とを特徴とする請求項１に記載の回路パターンの形成方
法に用いられるレチクル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006394A JPH07211619A (ja) | 1994-01-25 | 1994-01-25 | 回路パターンの形成方法及びそれに用いられるレチクル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6006394A JPH07211619A (ja) | 1994-01-25 | 1994-01-25 | 回路パターンの形成方法及びそれに用いられるレチクル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211619A true JPH07211619A (ja) | 1995-08-11 |
Family
ID=11637160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6006394A Pending JPH07211619A (ja) | 1994-01-25 | 1994-01-25 | 回路パターンの形成方法及びそれに用いられるレチクル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07211619A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999065066A1 (fr) * | 1998-06-10 | 1999-12-16 | Nikon Corporation | Procede de transfert et aligneur |
| US6421111B1 (en) | 1997-08-19 | 2002-07-16 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| US6558881B2 (en) | 1998-11-09 | 2003-05-06 | Nec Corporation | Method of exposing a lattice pattern onto a photo-resist film |
| WO2004040372A1 (en) * | 2002-11-01 | 2004-05-13 | Systems On Silicon Manufacturing Co. Pte. Ltd. | Multi-image reticles |
| JP2005140997A (ja) * | 2003-11-06 | 2005-06-02 | Semiconductor Leading Edge Technologies Inc | フォトマスク、及び、パターン形成方法 |
| JP2005167253A (ja) * | 2003-12-04 | 2005-06-23 | Internatl Business Mach Corp <Ibm> | 照明源分布の調節による可能な最大プロセス・ウィンドウを用いたマスクの印刷 |
| JP2007067376A (ja) * | 2005-08-31 | 2007-03-15 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体製造におけるフォトリソグラフィのシステム及びその方法 |
| CN1326203C (zh) * | 2004-01-05 | 2007-07-11 | 旺宏电子股份有限公司 | 改善半导体元件不同图案间关键尺寸一致性的方法与装置 |
| US7676775B2 (en) | 2007-05-29 | 2010-03-09 | International Business Machines Corporation | Method to determine the root causes of failure patterns by using spatial correlation of tester data |
-
1994
- 1994-01-25 JP JP6006394A patent/JPH07211619A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421111B1 (en) | 1997-08-19 | 2002-07-16 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| US6563568B2 (en) | 1997-08-19 | 2003-05-13 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| US6646722B2 (en) | 1997-08-19 | 2003-11-11 | Micron Technology, Inc. | Multiple image reticle for forming layers |
| WO1999065066A1 (fr) * | 1998-06-10 | 1999-12-16 | Nikon Corporation | Procede de transfert et aligneur |
| US6558881B2 (en) | 1998-11-09 | 2003-05-06 | Nec Corporation | Method of exposing a lattice pattern onto a photo-resist film |
| WO2004040372A1 (en) * | 2002-11-01 | 2004-05-13 | Systems On Silicon Manufacturing Co. Pte. Ltd. | Multi-image reticles |
| JP2005140997A (ja) * | 2003-11-06 | 2005-06-02 | Semiconductor Leading Edge Technologies Inc | フォトマスク、及び、パターン形成方法 |
| US7883834B2 (en) | 2003-11-06 | 2011-02-08 | Renesas Electronics Corporation | Method for forming pattern |
| US7479366B2 (en) | 2003-11-06 | 2009-01-20 | Renesas Technology Corp. | Method for forming pattern |
| US7666577B2 (en) | 2003-11-06 | 2010-02-23 | Renesas Technology Corp. | Method for forming pattern |
| US8530145B2 (en) | 2003-11-06 | 2013-09-10 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device |
| JP4540327B2 (ja) * | 2003-11-06 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | フォトマスクのパターン形成方法 |
| JP2005167253A (ja) * | 2003-12-04 | 2005-06-23 | Internatl Business Mach Corp <Ibm> | 照明源分布の調節による可能な最大プロセス・ウィンドウを用いたマスクの印刷 |
| CN1326203C (zh) * | 2004-01-05 | 2007-07-11 | 旺宏电子股份有限公司 | 改善半导体元件不同图案间关键尺寸一致性的方法与装置 |
| JP2007067376A (ja) * | 2005-08-31 | 2007-03-15 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体製造におけるフォトリソグラフィのシステム及びその方法 |
| US8178289B2 (en) | 2005-08-31 | 2012-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for photolithography in semiconductor manufacturing |
| US7676775B2 (en) | 2007-05-29 | 2010-03-09 | International Business Machines Corporation | Method to determine the root causes of failure patterns by using spatial correlation of tester data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7053990B2 (en) | System to increase throughput in a dual substrate stage double exposure lithography system | |
| EP0855623A3 (en) | Projection exposure method and apparatus | |
| EP0397988A3 (en) | Plasma processing with metal mask integration | |
| EP1043625A4 (en) | METHOD AND APPARATUS FOR MANUFACTURING PHOTOMASK AND METHOD FOR MANUFACTURING THE APPARATUS | |
| KR100437430B1 (ko) | 마스크구조체 및 그 제작방법 | |
| JPH07211619A (ja) | 回路パターンの形成方法及びそれに用いられるレチクル | |
| US7745067B2 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| US5747221A (en) | Photolithography method and photolithography system for performing the method | |
| US7518704B2 (en) | Multiple exposure apparatus and multiple exposure method using the same | |
| JPS60109228A (ja) | 投影露光装置 | |
| KR100228570B1 (ko) | 반도체 기판 노출 방법 | |
| US20040009431A1 (en) | Method of exposing semiconductor device | |
| JP4700664B2 (ja) | アンカーリングフィーチャを利用したパターンピッチ分割分解を行うための方法 | |
| US20040257551A1 (en) | System to increase throughput in a dual substrate stage double exposure lithography system | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JP2010085793A (ja) | 露光装置およびデバイス製造方法 | |
| JPH01134919A (ja) | 光学投影露光装置 | |
| US20050008942A1 (en) | [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern] | |
| JPH065508A (ja) | 半導体の製造装置 | |
| US20100310972A1 (en) | Performing double exposure photolithography using a single reticle | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| JP2003233165A (ja) | マスク、露光方法及びデバイス製造方法 | |
| JPS62265723A (ja) | レジスト露光方法 | |
| JPH05165195A (ja) | ガラスマスク並びに該ガラスマスクを使用した半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030513 |