JP2005140997A - フォトマスク、及び、パターン形成方法 - Google Patents
フォトマスク、及び、パターン形成方法 Download PDFInfo
- Publication number
- JP2005140997A JP2005140997A JP2003377439A JP2003377439A JP2005140997A JP 2005140997 A JP2005140997 A JP 2005140997A JP 2003377439 A JP2003377439 A JP 2003377439A JP 2003377439 A JP2003377439 A JP 2003377439A JP 2005140997 A JP2005140997 A JP 2005140997A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- film
- photomask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Abstract
【解決手段】 露光において、被加工膜に実際に形成するパターンに対応する実パターンと、フォトマスク内のパターンピッチを所定の範囲内にするように加えたダミーパターンとを有する第1のフォトマスクと、実パターンが形成された領域と、ダミーパターンの形成された領域とを区分するパターンを有する第2のフォトマスクとを組み合わせて用いる。パターン形成の際には、基板に、被加工膜を形成した後、被加工膜上に、第1のフォトマスクを用いたリソグラフィにより、第1のマスクをし、前記被加工膜に、第2のフォトマスクを用いたリソグラフィにより、第2のマスクを形成する。その後、第1、第2のマスクをマスクとして、被加工膜をエッチングして、パターンを形成する。
【選択図】 図1
Description
R=k1・λ/(NA) ・・・・(1)
なお、ここで、k1は、結像条件と、レジスト条件とに依存する定数であり、λ(nm)は、露光光の波長、NAは、投影レンズの開口数を表す。
微細パターンの形成には、この2つの超解像技術、即ち、変形照明と、位相シフトマスクとを併用して使用することが多い。
ここで転写したパターンは、130nmピッチのL/Sパターンをレイアウトした5%の透過率をもつハーフトーン型位相シフトマスクである。
前記第1のフォトマスクは、
被加工膜に形成する実際のパターンである実パターンと、パターンピッチが、所定の範囲内になるように加えたダミーパターンと、
を有し、
前記第2のフォトマスクは、
前記ダミーパターンの形成された領域と、
前記実パターンが形成された領域とを区分するパターン
を有するものである。
第1のフォトマスクを用いたリソグラフィにより、第1のマスクを形成する第1のマスク形成工程と、
前記被加工基板に、第2のフォトマスクを用いたリソグラフィにより、第2のマスクを形成する第2のマスク形成工程と、
前記第1のマスク及び前記第2のマスクをマスクとして、前記被加工膜をエッチングするエッチング工程と、
を備え、
前記第1のフォトマスクは、
前記被加工膜に実際に形成するパターンに対応する実パターンと、フォトマスク内のパターンピッチを所定の範囲内にするように加えたダミーパターンと、を有し、
前記第2のフォトマスクは、
前記第1のマスクの前記実パターンが形成された領域と、前記ダミーパターンの形成された領域とを区分するパターンを有するものである。
図1は、この発明の実施の形態1における第1のフォトマスクを説明するための上面図である。また、図2は、実施の形態1における第2のフォトマスクを説明するための上面図である。
図1に示すように、第1のフォトマスクは、5%透過率のハーフトーン型位相シフトマスクである。
即ち、第1のフォトマスクと、第2のフォトマスクとを、重ね合わせた場合に、開口されているのは、実パターン4の部分のみとなるように形成されている。
図3に示すように、基板20上には、低誘電率絶縁膜22が形成されている。低誘電率絶縁膜22は、実施の形態1において加工の対象となる被加工膜である。低誘電率膜22には、第1、第2のフォトマスクを用いて形成された溝パターン24が形成されている。
以下、図4〜図13を用いて、この発明の実施の形態1における溝パターン24の形成方法について具体的に説明する。
そして、第1のハードマスク40と、第2のハードマスク50とが重ねられ、2層のハードマスクをマスクとして用いることにより、低誘電率絶縁膜22をエッチングすることができる。
のパターンを考慮して、ネガ型のものを用いてもよい。
図14は、この発明の実施の形態2における第1のフォトマスクを説明するための上面図であり、図15は、この発明の実施の形態2における第2のフォトマスクを説明するための上面図である。更に、図16は、この第1のフォトマスクと、第2のフォトマスクとを重ね合わせた状態を説明するための模式図である。
従って、第1のフォトマスクと、第2のフォトマスクとを重ねあわせると、図16に示すように、実パターン54の部分のみが開口されたパターンとなる。
その他の部分は、実施の形態1と同様であるから説明を省略する。
図18は、この発明の実施の形態3における第1のフォトマスクを説明するための上面図であり、図19は、この発明の実施の形態3における第2のフォトマスクを説明するための上面図である。更に、図20は、この第1のフォトマスクと、第2のフォトマスクを重ね合わせた状態を説明するための模式図である。
従って、第1のフォトマスクと、第2のフォトマスクとを重ねあわせると、図20に示すように、実パターン64部分においてのみ開口されたパターンとなる。
その他の部分は、実施の形態1と同様であるから説明を省略する。
図21は、この発明の実施の形態4におけるパターンの形成方法について説明するためのフロー図である。また、図22〜図27は、この発明の実施の形態4におけるパターン形成過程の状態を説明するための断面模式図である。
実施の形態4において、パターン形成に用いるフォトマスクは、実施の形態1において説明したのと同様の第1、第2のフォトマスクである。また形成する微細パターンも、実施の形態1において説明した溝パターン24と同様のものである。
従って、微細パターンの形成の際には、パターン加工に必要な精度や、生産性等を考慮して、ハードマスクを用いるか、あるいは、レジストマスクを用いるか、あるいは、第1のマスクをハードマスクとし第2のマスクをレジストマスクとして用いるかを選択すればよい。
その他の部分は、実施の形態1と同様であるから説明を省略する。
図28は、この発明の実施の形態5における半導体装置について説明するための断面模式図である。また、図29は、この発明の実施の形態5における半導体装置の製造方法について説明するためのフロー図である。また、図30〜図43は、実施の形態5における半導体装置の各製造過程における状態を説明するための断面模式図である。
実施の形態5においては、上述した実施の形態1〜4の微細パターン形成方法を用いて、シングルダマシン法による配線構造を有する半導体装置の製造を行う。以下、図28〜44を用いて具体的に説明する。
まず、基板90上に、ゲート、ソース/ドレイン等を形成して、トランジスタ92を形成する(ステップS102)。
なお、ホール108の形成のための露光やエッチング条件等は、特記した場合を除き、実施の形態1と同様である。
なお、ビアホール118の形成のための露光やエッチング条件等は、特記した場合を除き、実施の形態1と同様である。
また、この実施の形態5においては、シングルダマシン構造の配線層を有する半導体装置を形成する場合について説明した。しかし、この発明は、他の半導体装置や、あるいは液晶装置など、微細パターンを形成する必要がある場合に広く適用することができる。
4、54、64 実パターン
6、56、66 ダミーパターン
8、58、68 遮光部
10、60、70 開口
20 基板
22 低誘電率絶縁膜
24 溝パターン
30、130、230、330 シリコン窒化膜
32、132、232、332 有機反射防止膜
34、134、234、432 ポジレジスト
36、136、236、336 開口(実)
38、138、238、338 開口(ダミー)
40、140、240、340 第1のハードマスク
42、242、342 シリコン酸化膜
44、144、244、344 有機反射防止膜
46、146、246、346 ポジレジスト
48、148、248、348 開口
50、250、350 第2のハードマスク
72 有機反射防止膜
74 ポジレジスト
76 開口(実)
78 開口(ダミー)
80 第1のレジストマスク
82 有機反射防止膜
84 ポジレジスト
86 開口
88 第2のレジストマスク
90 基板
92 トランジスタ
94 シリコン酸化膜
96 コンタクトプラグ
98 コンタクトプラグ
100 バリアメタル
102 タングステン
104 低誘電率絶縁膜
106 金属配線
108 ホール
110 バリアメタル
112 銅
114 低誘電率絶縁膜
116 ビアプラグ
118 ビアホール
120 バリアメタル
122 銅
150 第2のレジストマスク
Claims (16)
- フォトリソグラフィにおいて用いられる第1、第2のフォトマスクからなる1対のフォトマスクであって、
前記第1のフォトマスクは、
被加工膜に形成する実際のパターンである実パターンと、パターンピッチが、所定の範囲内になるように加えたダミーパターンと、
を有し、
前記第2のフォトマスクは、
前記ダミーパターンの形成された領域と、
前記実パターンが形成された領域とを区分するパターン
を有することを特徴とするフォトマスク。 - 前記第1のフォトマスクは、ハーフトーン型位相シフトマスクであることを特徴とする請求項1に記載のフォトマスク。
- 前記第1のフォトマスクは、レベンソン型位相シフトマスクであることを特徴とする請求項1に記載のフォトマスク。
- 基板に、被加工膜を形成する被加工膜形成工程と、
前記被加工膜に、第1のフォトマスクを用いたリソグラフィにより、第1のマスクを形成する第1のマスク形成工程と、
前記被加工膜に、第2のフォトマスクを用いたリソグラフィにより、第2のマスクを形成する第2のマスク形成工程と、
前記第1のマスク及び前記第2のマスクをマスクとして、前記被加工膜をエッチングするエッチング工程と、
を備え、
前記第1のフォトマスクは、
前記被加工膜に実際に形成するパターンに対応する実パターンと、フォトマスク内のパターンピッチを所定の範囲内にするように加えたダミーパターンと、を有し、
前記第2のフォトマスクは、
前記第1のマスクの前記実パターンが形成された領域と、前記ダミーパターンの形成された領域とを区分するパターンを有することを特徴とするパターン形成方法。 - 前記第1のマスクは、ハードマスクであって、
前記第1のマスク形成工程は、
前記被加工膜上に、第1のマスクの材料となる第1の材料膜を形成する第1の材料膜形成工程と、
前記第1の材料膜上に、リソグラフィにより、前記第1のフォトマスクのパターンを転写して加工した第1のレジストパターンを形成する第1のレジストパターン形成工程と、
前記第1のレジストパターンをマスクとして、前記材料膜をエッチングする第1のエッチング工程と、
を含むことを特徴とする請求項4に記載のパターン形成方法。 - 前記第2のマスクは、ハードマスクであって、
前記第2のマスク形成工程は、
前記被加工膜上に、第2のマスクの材料膜となる第2の材料膜を形成する第2の材料膜形成工程と、
前記材料膜上に、リソグラフィにより、前記第2のフォトマスクのパターンを転写して加工した第2のレジストパターンを形成する第2のレジストパターン形成工程と、
前記第2のレジストパターンをマスクとして、前記材料膜をエッチングする第2のエッチング工程と、
を含むことを特徴とする請求項5に記載のパターン形成方法。 - 前記第1のマスクは、シリコン窒化膜であり、前記第2のマスクは、シリコン酸化膜であることを特徴とする請求項6に記載のパターン形成方法。
- 前記第2のマスクは、レジストマスクであって、
前記第2のマスク形成工程は、
前記被加工膜上に、第2のレジストを塗布する第2のレジスト塗布工程と、
リソグラフィにより、前記第2のレジストに、前記第2のフォトマスクパターンを転写して、第2のレジストマスクを形成するレジストマスク形成工程と、
を備えることを特徴とする請求項5に記載のパターン形成方法。 - 前記第1、第2のマスクは、レジストマスクであって、
前記第1のマスク形成工程は、
前記被加工膜上に、第1のレジストを塗布する第1のレジスト塗布工程と、
リソグラフィにより、前記第1のレジストに、前記第1のフォトマスクのパターンを転写して、第1のレジストマスクを第1のレジストマスク形成工程と、
を備え、
前記第2のマスク形成工程は、
前記被加工膜上に、反射防止膜を形成する反射防止膜形成工程と、
第2のレジストを塗布する第2のレジスト塗布工程と、
リソグラフィにより、前記第2のレジストに、前記第2のフォトマスクパターンを転写して、第2のレジストマスクを形成する第2のレジストマスク形成工程と、
前記第2のレジストマスクをマスクとして、前記反射防止膜をエッチングする反射防止膜エッチング工程と、
を備えることを特徴とする請求項4に記載のパターン形成方法。 - 前記第1のレジストは、前記第2のレジストより感度が低いことを特徴とする請求項9に記載のパターン形成方法。
- 前記反射防止膜は、第2のレジスマスク形成工程におけるリソグラフィにおいて、使用する露光光を十分に吸収できる膜厚で形成することを特徴とする請求項9または10に記載のパターン形成方法。
- 前記第1のマスク形成工程におけるリソグラフィの際、露光の照明として、四点照明光源を用いることを特徴とする請求項4から11のいずれかに記載のパターン形成方法。
- 前記第1のマスク形成工程におけるリソグラフィの際、露光の照明として、二点照明光源を用いることを特徴とする請求項4から11のいずれかに記載のパターン形成方法。
- 前記第1のマスク形成工程におけるリソグラフィの際、露光の照明として、輪帯照明光源を用いることを特徴とする請求項4から11のいずれかに記載のパターン形成方法。
- 前記第1のフォトマスクはハーフトーン型位相シフトマスクであることを特徴とする請求項4から14のいずれかに記載のパターン形成方法。
- 前記第1のフォトマスクはレベンソン型位相シフトマスクであることを特徴とする請求項4から14のいずれかに記載のパターン形成方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377439A JP4540327B2 (ja) | 2003-11-06 | 2003-11-06 | フォトマスクのパターン形成方法 |
TW093132169A TWI363369B (en) | 2003-11-06 | 2004-10-22 | Photomask, and method for forming pattern |
US10/974,813 US7479366B2 (en) | 2003-11-06 | 2004-10-28 | Method for forming pattern |
KR1020040089535A KR101122891B1 (ko) | 2003-11-06 | 2004-11-05 | 포토 마스크 및 패턴 형성 방법 |
DE102004053563A DE102004053563A1 (de) | 2003-11-06 | 2004-11-05 | Photomaske und Verfahren zum Bilden eines Musters |
US12/332,395 US7666577B2 (en) | 2003-11-06 | 2008-12-11 | Method for forming pattern |
US12/652,760 US7883834B2 (en) | 2003-11-06 | 2010-01-06 | Method for forming pattern |
US12/979,405 US8530145B2 (en) | 2003-11-06 | 2010-12-28 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003377439A JP4540327B2 (ja) | 2003-11-06 | 2003-11-06 | フォトマスクのパターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005140997A true JP2005140997A (ja) | 2005-06-02 |
JP4540327B2 JP4540327B2 (ja) | 2010-09-08 |
Family
ID=34544395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377439A Expired - Fee Related JP4540327B2 (ja) | 2003-11-06 | 2003-11-06 | フォトマスクのパターン形成方法 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7479366B2 (ja) |
JP (1) | JP4540327B2 (ja) |
KR (1) | KR101122891B1 (ja) |
DE (1) | DE102004053563A1 (ja) |
TW (1) | TWI363369B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006259381A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
JP2007013088A (ja) * | 2005-06-29 | 2007-01-18 | Hynix Semiconductor Inc | 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク |
JP2007067376A (ja) * | 2005-08-31 | 2007-03-15 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体製造におけるフォトリソグラフィのシステム及びその方法 |
JP2007258419A (ja) * | 2006-03-23 | 2007-10-04 | Toppan Printing Co Ltd | インプリント用モールドの製造方法 |
KR100894393B1 (ko) | 2007-06-11 | 2009-04-20 | 주식회사 동부하이텍 | 마스크의 설계방법 및 반도체소자 |
KR100960887B1 (ko) | 2008-06-12 | 2010-06-04 | 주식회사 동부하이텍 | 반도체 소자의 마스크 제조 방법 |
KR20120101618A (ko) * | 2011-02-28 | 2012-09-14 | 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. | 현상제 조성물 및 포토리소그래피 패턴 형성 방법 |
JP2014511569A (ja) * | 2011-02-18 | 2014-05-15 | アプライド マテリアルズ インコーポレイテッド | ウエハレベルのシンギュレーションのための方法およびシステム |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4540327B2 (ja) * | 2003-11-06 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | フォトマスクのパターン形成方法 |
US8691843B2 (en) * | 2006-07-12 | 2014-04-08 | Novus International, Inc. | Antioxidant combinations for use in ruminant feed rations |
US7910604B2 (en) * | 2006-07-12 | 2011-03-22 | Novus International, Inc. | Antioxidant combinations for use in feed rations to increase milk production and milk fat |
KR100798738B1 (ko) * | 2006-09-28 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 제조 방법 |
JP2008091720A (ja) * | 2006-10-03 | 2008-04-17 | Toshiba Corp | 半導体装置の製造方法 |
KR100771891B1 (ko) * | 2006-11-10 | 2007-11-01 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
KR100930378B1 (ko) * | 2006-12-14 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US7867912B2 (en) * | 2007-02-20 | 2011-01-11 | Qimonda Ag | Methods of manufacturing semiconductor structures |
WO2008108032A1 (ja) * | 2007-03-05 | 2008-09-12 | Sharp Kabushiki Kaisha | 液晶表示装置及びその製造方法 |
KR100862315B1 (ko) * | 2007-03-23 | 2008-10-13 | 주식회사 하이닉스반도체 | 마스크 리워크 방법 |
TWI334163B (en) * | 2007-03-30 | 2010-12-01 | Nanya Technology Corp | Method of pattern transfer |
KR100959440B1 (ko) * | 2007-11-30 | 2010-05-25 | 주식회사 동부하이텍 | 마스크, 마스크의 제조 방법 및 이를 이용하여 제조된 반도체 소자 |
US8404714B2 (en) * | 2008-01-04 | 2013-03-26 | Novus International, Inc. | Combinations to improve animal health and performance |
US8163466B2 (en) * | 2009-02-17 | 2012-04-24 | International Business Machines Corporation | Method for selectively adjusting local resist pattern dimension with chemical treatment |
US8598032B2 (en) * | 2011-01-19 | 2013-12-03 | Macronix International Co., Ltd | Reduced number of masks for IC device with stacked contact levels |
US8697537B2 (en) * | 2012-02-01 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of patterning for a semiconductor device |
US9841170B2 (en) | 2012-04-19 | 2017-12-12 | Philips Lighting Holding B.V. | LED grid device and a method of manufacturing a LED grid device |
US9349639B2 (en) | 2014-10-08 | 2016-05-24 | United Microelectronics Corp. | Method for manufacturing a contact structure used to electrically connect a semiconductor device |
TWI648857B (zh) | 2015-05-07 | 2019-01-21 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
US9368365B1 (en) | 2015-05-12 | 2016-06-14 | United Microelectronics Corp. | Method for forming a semiconductor structure |
US9991167B2 (en) | 2016-03-30 | 2018-06-05 | Globalfoundries Inc. | Method and IC structure for increasing pitch between gates |
CN112951803B (zh) * | 2019-11-26 | 2023-12-01 | 华邦电子股份有限公司 | 微影制程的关键尺寸的监控结构 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07181668A (ja) * | 1993-03-03 | 1995-07-21 | Toshiba Corp | 微細パターン形成方法及び露光用マスク |
JPH07211619A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | 回路パターンの形成方法及びそれに用いられるレチクル |
JPH08255737A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | レジストパターン形成方法 |
JPH08288200A (ja) * | 1995-04-14 | 1996-11-01 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH09115810A (ja) * | 1995-10-19 | 1997-05-02 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH09205057A (ja) * | 1996-01-25 | 1997-08-05 | Hitachi Ltd | 半導体装置の製造方法 |
JPH11214280A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | パターン形成方法 |
JP2001257156A (ja) * | 2000-03-13 | 2001-09-21 | Toshiba Corp | 半導体装置の製造方法 |
JP2002158157A (ja) * | 2000-11-17 | 2002-05-31 | Nikon Corp | 照明光学装置および露光装置並びにマイクロデバイスの製造方法 |
JP2003051495A (ja) * | 2001-06-28 | 2003-02-21 | Hynix Semiconductor Inc | 半導体素子におけるコンタクト孔の形成方法 |
JP2003209167A (ja) * | 2002-01-10 | 2003-07-25 | Sony Corp | 半導体装置の製造方法および半導体装置 |
WO2004061918A1 (ja) * | 2002-12-27 | 2004-07-22 | Nikon Corporation | パターン形成方法、電子デバイス製造方法、及び電子デバイス、並びにフォトマスク |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5523258A (en) * | 1994-04-29 | 1996-06-04 | Cypress Semiconductor Corp. | Method for avoiding lithographic rounding effects for semiconductor fabrication |
WO2000067302A1 (fr) | 1999-04-28 | 2000-11-09 | Nikon Corporation | Procede d'exposition, dispositif d'exposition, systeme d'exposition, masque et procede de fabrication de composants |
US6451508B1 (en) | 2000-04-28 | 2002-09-17 | International Business Machines Corporation | Plural interleaved exposure process for increased feature aspect ratio in dense arrays |
JP4417527B2 (ja) | 2000-05-15 | 2010-02-17 | 大日本印刷株式会社 | マスクパタンの形成方法、およびフォトマスク |
US6368979B1 (en) * | 2000-06-28 | 2002-04-09 | Lsi Logic Corporation | Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure |
US6905800B1 (en) * | 2000-11-21 | 2005-06-14 | Stephen Yuen | Etching a substrate in a process zone |
JP2002189279A (ja) | 2000-12-19 | 2002-07-05 | Sony Corp | フォトマスクの製造方法、フォトマスクの製造装置およびフォトマスク |
JP2002324743A (ja) * | 2001-04-24 | 2002-11-08 | Canon Inc | 露光方法及び装置 |
US7014955B2 (en) * | 2001-08-28 | 2006-03-21 | Synopsys, Inc. | System and method for indentifying dummy features on a mask layer |
TW491967B (en) | 2001-11-14 | 2002-06-21 | Taiwan Semiconductor Mfg | Mask combination and method of use |
JP2003248296A (ja) | 2002-02-27 | 2003-09-05 | Sony Corp | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 |
US6929887B1 (en) * | 2002-04-18 | 2005-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Printable assist lines and the removal of such |
JP4342767B2 (ja) * | 2002-04-23 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
US7223517B2 (en) * | 2003-08-05 | 2007-05-29 | International Business Machines Corporation | Lithographic antireflective hardmask compositions and uses thereof |
JP4540327B2 (ja) * | 2003-11-06 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | フォトマスクのパターン形成方法 |
-
2003
- 2003-11-06 JP JP2003377439A patent/JP4540327B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-22 TW TW093132169A patent/TWI363369B/zh active
- 2004-10-28 US US10/974,813 patent/US7479366B2/en active Active
- 2004-11-05 DE DE102004053563A patent/DE102004053563A1/de not_active Withdrawn
- 2004-11-05 KR KR1020040089535A patent/KR101122891B1/ko active IP Right Grant
-
2008
- 2008-12-11 US US12/332,395 patent/US7666577B2/en active Active
-
2010
- 2010-01-06 US US12/652,760 patent/US7883834B2/en active Active
- 2010-12-28 US US12/979,405 patent/US8530145B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07181668A (ja) * | 1993-03-03 | 1995-07-21 | Toshiba Corp | 微細パターン形成方法及び露光用マスク |
JPH07211619A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | 回路パターンの形成方法及びそれに用いられるレチクル |
JPH08255737A (ja) * | 1995-03-16 | 1996-10-01 | Toshiba Corp | レジストパターン形成方法 |
JPH08288200A (ja) * | 1995-04-14 | 1996-11-01 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH09115810A (ja) * | 1995-10-19 | 1997-05-02 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH09205057A (ja) * | 1996-01-25 | 1997-08-05 | Hitachi Ltd | 半導体装置の製造方法 |
JPH11214280A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | パターン形成方法 |
JP2001257156A (ja) * | 2000-03-13 | 2001-09-21 | Toshiba Corp | 半導体装置の製造方法 |
JP2002158157A (ja) * | 2000-11-17 | 2002-05-31 | Nikon Corp | 照明光学装置および露光装置並びにマイクロデバイスの製造方法 |
JP2003051495A (ja) * | 2001-06-28 | 2003-02-21 | Hynix Semiconductor Inc | 半導体素子におけるコンタクト孔の形成方法 |
JP2003209167A (ja) * | 2002-01-10 | 2003-07-25 | Sony Corp | 半導体装置の製造方法および半導体装置 |
WO2004061918A1 (ja) * | 2002-12-27 | 2004-07-22 | Nikon Corporation | パターン形成方法、電子デバイス製造方法、及び電子デバイス、並びにフォトマスク |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4598575B2 (ja) * | 2005-03-17 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
JP2006259381A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
JP2007013088A (ja) * | 2005-06-29 | 2007-01-18 | Hynix Semiconductor Inc | 二重露光技術を用いた二重露光方法及びこの二重露光方法のためのフォトマスク |
JP2007067376A (ja) * | 2005-08-31 | 2007-03-15 | Taiwan Semiconductor Manufacturing Co Ltd | 半導体製造におけるフォトリソグラフィのシステム及びその方法 |
US8178289B2 (en) | 2005-08-31 | 2012-05-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for photolithography in semiconductor manufacturing |
JP2007258419A (ja) * | 2006-03-23 | 2007-10-04 | Toppan Printing Co Ltd | インプリント用モールドの製造方法 |
KR100894393B1 (ko) | 2007-06-11 | 2009-04-20 | 주식회사 동부하이텍 | 마스크의 설계방법 및 반도체소자 |
KR100960887B1 (ko) | 2008-06-12 | 2010-06-04 | 주식회사 동부하이텍 | 반도체 소자의 마스크 제조 방법 |
JP2014511569A (ja) * | 2011-02-18 | 2014-05-15 | アプライド マテリアルズ インコーポレイテッド | ウエハレベルのシンギュレーションのための方法およびシステム |
US9502294B2 (en) | 2011-02-18 | 2016-11-22 | Applied Materials, Inc. | Method and system for wafer level singulation |
KR20120101618A (ko) * | 2011-02-28 | 2012-09-14 | 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. | 현상제 조성물 및 포토리소그래피 패턴 형성 방법 |
JP2012181523A (ja) * | 2011-02-28 | 2012-09-20 | Rohm & Haas Electronic Materials Llc | 現像剤組成物、およびフォトリソグラフィパターンを形成する方法 |
KR101894257B1 (ko) * | 2011-02-28 | 2018-09-04 | 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 | 현상제 조성물 및 포토리소그래피 패턴 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR101122891B1 (ko) | 2012-06-05 |
JP4540327B2 (ja) | 2010-09-08 |
US7666577B2 (en) | 2010-02-23 |
US20100104986A1 (en) | 2010-04-29 |
US7883834B2 (en) | 2011-02-08 |
TW200518172A (en) | 2005-06-01 |
US20110091819A1 (en) | 2011-04-21 |
US8530145B2 (en) | 2013-09-10 |
US7479366B2 (en) | 2009-01-20 |
KR20050043680A (ko) | 2005-05-11 |
US20050100799A1 (en) | 2005-05-12 |
TWI363369B (en) | 2012-05-01 |
US20090092932A1 (en) | 2009-04-09 |
DE102004053563A1 (de) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4540327B2 (ja) | フォトマスクのパターン形成方法 | |
KR100231937B1 (ko) | 멀티레벨 레티클 시스템 및 멀티레벨 포토레지스트 프로파일 형성 방법 | |
JP3177404B2 (ja) | フォトマスクの製造方法 | |
US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
US6509137B1 (en) | Multilayer photoresist process in photolithography | |
US6187480B1 (en) | Alternating phase-shifting mask | |
JP2005534978A (ja) | リム位相シフトマスクの形成方法および該リム位相シフトマスクを使用した半導体デバイスの構築 | |
JP2005150494A (ja) | 半導体装置の製造方法 | |
KR100475083B1 (ko) | 미세한 콘택홀 어레이를 위한 포토마스크, 그 제조방법 및사용방법 | |
US7741016B2 (en) | Method for fabricating semiconductor device and exposure mask | |
JP2005159264A (ja) | パターン形成方法及び半導体装置の製造方法 | |
US7754397B2 (en) | Phase-shift mask, manufacturing method thereof and manufacturing method of semiconductor element | |
US20070069387A1 (en) | Semiconductor device and method of forming the same | |
JP2001174976A (ja) | ハーフトーン型位相シフトマスク及びハーフトーン型位相シフトマスクブランク | |
JP2008098203A (ja) | 膜のパターニング方法及び露光用マスク | |
US5814424A (en) | Half tone phase shift masks with staircase regions and methods of fabricating the same | |
JP4579609B2 (ja) | マスクの製造方法 | |
US7838181B2 (en) | Photo mask and method for manufacturing semiconductor device using the same | |
JP3322007B2 (ja) | ハーフトーン方式位相シフトマスク及びレジスト露光方法 | |
JP2007123356A (ja) | 半導体装置の製造方法 | |
JP3173314B2 (ja) | 位相シフトマスクの製造方法 | |
JP2002278040A (ja) | ハーフトーン型位相シフトマスク及びホールパターン形成方法 | |
JP2008071838A (ja) | 半導体装置の製造方法 | |
EP1083463A2 (en) | Patterning method and semiconductor device | |
US7632611B2 (en) | Method of manufacturing rim type of photomask and photomask made by such method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061002 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4540327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |