KR20050043680A - 포토 마스크 및 패턴 형성 방법 - Google Patents

포토 마스크 및 패턴 형성 방법 Download PDF

Info

Publication number
KR20050043680A
KR20050043680A KR1020040089535A KR20040089535A KR20050043680A KR 20050043680 A KR20050043680 A KR 20050043680A KR 1020040089535 A KR1020040089535 A KR 1020040089535A KR 20040089535 A KR20040089535 A KR 20040089535A KR 20050043680 A KR20050043680 A KR 20050043680A
Authority
KR
South Korea
Prior art keywords
mask
pattern
film
resist
photo
Prior art date
Application number
KR1020040089535A
Other languages
English (en)
Other versions
KR101122891B1 (ko
Inventor
하기와라다꾸야
Original Assignee
가부시끼가이샤 한도따이 센단 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 한도따이 센단 테크놀로지스 filed Critical 가부시끼가이샤 한도따이 센단 테크놀로지스
Publication of KR20050043680A publication Critical patent/KR20050043680A/ko
Application granted granted Critical
Publication of KR101122891B1 publication Critical patent/KR101122891B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명의 과제는 패턴의 주기성으로부터 벗어난 부분에 있어서도, 정확하게 패턴을 형성하는 것이다.
노광에 있어서, 피가공막에 실제로 형성하는 패턴에 대응하는 실패턴과, 포토 마스크 내의 패턴 피치를 소정의 범위 내로 하도록 가한 더미 패턴을 갖는 제1 포토 마스크와, 실패턴이 형성된 영역과 더미 패턴이 형성된 영역을 구분하는 패턴을 갖는 제2 포토 마스크를 조합하여 이용한다. 패턴 형성시에는, 기판에 피가공막을 형성한 후, 피가공막 상에 제1 포토 마스크를 이용한 리소그래피에 의해 제1 마스크를 형성하고, 상기 피가공막에 제2 포토 마스크를 이용한 리소그래피에 의해 제2 마스크를 형성한다. 그 후, 제1 및 제2 마스크를 마스크로 하고 피가공막을 에칭하여 패턴을 형성한다.

Description

포토 마스크 및 패턴 형성 방법{PHOTOMASK, AND METHOD FOR FORMING PATTERN}
본 발명은 포토 마스크 및 패턴 형성 방법에 관한 것이다. 더욱 구체적으로는, 피가공막에 리소그래피 기술에 의해 미세 패턴을 형성하는 경우에 이용되는 포토 마스크 및 이를 이용한 패턴 형성 방법에 관한 것이다.
최근, 반도체 장치 등의 고도 집적화 및 미세화에 수반하여, 광리소그래피 기술에 있어서의 해상력의 향상이 요구되고 있다. 광리소그래피에 있어서, 해상할 수 있는 한계의 패턴 치수인 한계 해상도(R)는, 다음 [수학식 1]로 나타낸다.
[수학식 1]
R ＝ k1 · λ/(NA)
또한, 여기서 k1은 결상 조건과 레지스트 조건에 의존하는 정수이며, λ(㎚)는 노광광의 파장, NA는 투영 렌즈의 개구수를 나타낸다.
따라서, 해상력을 향상시키기 위해서는 노광 광원의 파장(λ)을 짧게 하거나, 혹은 렌즈의 개구수를 크게 하면 된다. 그러나, 현재 노광 기술에 있어서 요구되는 패턴 사이즈는, 축소화가 진행되어 현 단계에 있어서 실현 가능한 노광광의 파장(λ)과 렌즈의 개구수(NA)에 의해 결정되는 한계 해상도(R)보다 더욱 미세한 패턴의 형성이 요구되고 있다.
예를 들어, 다층 배선 구조를 갖는 반도체 장치에 있어서 그 최하층 부근, 즉 콘택트 홀에 가까운 부분에 있어서는 게이트 피치와 동일한 1 : 1에서의 라인 · 앤드 · 스페이스 패턴(이하, L/S 패턴이라 함)의 형성이 필요하게 된다. 예를 들어, 65 ㎚ 기술 노드에 있어서 게이트 피치는, 130 ㎚ 정도이므로 이 반도체 장치의 하층부 부근에서는 그 간격의 L/S 패턴의 형성이 필요해진다. 그러나, 이러한 미세한 패턴에는 단파장화와 고개구수화만으로 대응하는 것은 곤란하다.
따라서, 노광 장치의 한계 해상도(R)보다도 더욱 미세한 패턴을 형성하기 위해, 단파장화 및 고개구수화에다가, 이른바 초해상이라 불리우는 기술을 병용하는 것이 고려되고 있다. 이 초해상이라 불리우는 기술에는, 조명에 관한 것과 마스크에 관한 것이 있다.
구체적으로, 조명에 관한 초해상 기술이라 함은 변형 조명법을 이용하는 기술이다. 이는, 노광 광원의 아래에 애퍼쳐라 불리우는 조리개를 가하는 것으로, 예를 들어 빛의 중앙부를 차단하여 3광속 간섭에 의한 상 성분을 저감하고, 링 조명에 의한 변형 조명법 중 링 조명은 2광속 간섭 성분을 많게 함으로써 해상도를 향상시키는 것이다.
한편, 마스크에 관한 초해상 기술로서는 위상 시프트 마스크를 이용하는 것이 있다. 종래의 크롬 마스크가 빛의 진폭만을 제어하는 것인 데 반해, 위상 시프트 마스크는 빛의 위상차를 이용하여 해상도를 향상시키는 것이다. 위상 시프트 마스크에는, 예를 들어 하프톤형 위상 시프트 마스크나 레벤손형 위상 시프트 마스크 등이 있다(예를 들어, 특허 문헌 1 참조).
미세 패턴의 형성에는 이 2개의 초해상 기술, 즉 변형 조명과 위상 시프트 마스크를 병용하여 사용하는 경우가 많다.
[특허 문헌 1]
일본 특허 공개 평7-181668호 공보
그런데, 변형 조명법은 패턴 의존성이 강하다. 예를 들어, 종방향 혹은 횡방향으로 달리는 라인에만 대한 것이라면, 2점 조명 광원이 가장 광강도의 콘트라스트가 강하고 유효하다. 또한, 종방향 및 횡방향의 양방향의 라인 패턴이 있는 경우에는, 4점 조명 광원이 유효하다. 또한, 라인의 방향, 혹은 각도에 제한이 없는 경우에는 링 조명이 유효하다.
또한, 애퍼쳐의 개구 최적 위치는 주기 패턴의 패턴 피치에 의존한다. 따라서, 변형 조명법은 특히 주기성이 있는 패턴에 대해 유효하고, 패턴 피치를 어느 정도 일정하게 하지 않으면 그 효과가 적어진다. 또한, 주기성으로부터 벗어난 패턴, 예를 들어 다른 피치의 패턴, 고립된 패턴, 혹은 패턴의 단부에 위치하는 패턴 등에 관해서는, 반대로 광강도 프로파일이 크게 다르다. 따라서, 이러한 주기성이 없는 패턴인 경우에는 해상도 및 촛점 심도가 통상 조명에 의한 노광보다도 오히려 열화되는 경우도 있다.
또한, 주기성이 없는 패턴에 있어서의 치수차를 수정하는 대책으로서, 예를 들어 광근접 효과 보정(OPC ; Optical Proximity Correction)에 의한 보정을 행하는 것도 생각할 수 있다. 그러나, OPC는 치수의 보정에는 효과가 있지만, 촛점 심도나 노광 여유도 등의 프로세스의 여유도는 열화된 상태가 된다.
도44는 패턴이 형성된 포토 마스크를 설명하기 위한 개략도이다. 도45는 이 포토 마스크의 패턴을 전사한 경우에, 디포커스(μm)와 전사된 각 라인 패턴의 치수(㎚)의 관계를 설명하기 위한 그래프이다.
여기서 이용한 마스크는, 130 ㎚ 피치의 L/S 패턴을 레이아웃한 5 ％의 투과율을 갖는 하프톤형 위상 시프트 마스크이다.
여기서는, OPC에 의한 치수 보정을 행하고 있으므로, 도45에 나타낸 바와 같이 각 라인도 베스트 포커스에서의 치수는 거의 일치되어 있다. 그러나, 디포커스한 경우, 주기성이 있는 중앙 부근의 라인 2 및 라인 3의 치수는 변하지 않지만, 단부의 라인 1과 고립된 라인 4의 치수는 작아져 치수가 크게 변화된다.
이와 같이, 종래의 변형 조명법이나 위상 시프트 마스크 등을 이용한 경우, 주기성이 없는 패턴에 대한 프로세스 마진은 낮고, OPC에 의한 치수 보정을 이용해도 정확한 패턴의 전사에는 한계가 있다. 따라서, 주기성이 없는 패턴을 전사한 패턴 부분에 있어서는, 설계치의 패턴 치수와의 어긋남이 커지고 이로 인해 이 부분에 있어서 숏이나 단선 등의 불량이 발생하는 경우가 많아 문제이다.
따라서 본 발명은, 이상과 같은 문제를 해결하여 주기성이 없는 패턴을 형성하는 경우에도, 피가공막에 보다 정확하게 패턴을 전사하기 위해 포토 마스크 및 패턴 형성 방법을 제공하는 것이다.
본 발명의 포토 마스크는, 포토리소그래피에 있어서 이용되는 제1 및 제2 포토 마스크로 이루어지는 한 쌍의 포토 마스크이며,
상기 제1 포토 마스크는,
피가공막에 형성되는 실제의 패턴인 실패턴과 패턴 피치가 소정의 범위 내가 되도록 가한 더미 패턴을 갖고,
상기 제2 포토 마스크는,
상기 더미 패턴이 형성된 영역과,
상기 실패턴이 형성된 영역을 구분하는 패턴을 갖는 것이다.
또한, 본 발명의 패턴 형성 방법은 기판에 피가공막을 형성하는 피가공막 형성 공정과,
제1 포토 마스크를 이용한 리소그래피에 의해 제1 마스크를 형성하는 제1 마스크 형성 공정과,
상기 피가공 기판에 제2 포토 마스크를 이용한 리소그래피에 의해 제2 마스크를 형성하는 제2 마스크 형성 공정과,
상기 제1 마스크 및 상기 제2 마스크를 마스크로 하여 상기 피가공막을 에칭는 에칭 공정을 구비하고,
상기 제1 포토 마스크는,
상기 피가공막에 실제로 형성하는 패턴에 대응하는 실패턴과 포토 마스크 내의 패턴 피치를 소정의 범위 내로 하도록 가한 더미 패턴을 갖고,
상기 제2 포토 마스크는,
상기 제1 마스크의 상기 실패턴이 형성된 영역과 상기 더미 패턴이 형성된 영역을 구분하는 패턴을 갖는 것이다.
이하, 도면을 참조하여 본 발명의 실시 형태에 대해 설명한다. 또한, 각 도면에 있어서 동일 또는 상당하는 부분에는 동일 부호를 붙이고 그 설명을 간략화 내지 생략한다.
(제1 실시 형태)
도1은 본 발명의 제1 실시 형태에 있어서의 제1 포토 마스크를 설명하기 위한 상면도이다. 또한, 도2는 제1 실시 형태에 있어서의 제2 포토 마스크를 설명하기 위한 상면도이다.
도1에 도시한 바와 같이, 제1 포토 마스크는 5 ％ 투과율의 하프톤형 위상 시프트 마스크이다.
제1 포토 마스크에는 5 ％의 광투과율을 갖는 차광부(2)와, 차광부(2)에 형성된 개구부인 실패턴(4)과, 더미 패턴(6)이 형성되어 있다. 실패턴(4)은 최종적으로 가공 대상이 되는 피가공막에 형성되는 홈 패턴에 대응하는 패턴이고, 더미 패턴(6)은 제1 포토 마스크(100) 전체의 라인 패턴의 피치가 어느 정도 일정해지도록 실패턴(4)에 추가하여 형성된 패턴이다. 이 실패턴(4)과 더미 패턴(6)을 합쳐, 제1 포토 마스크에는 패턴 피치 130 ㎚의 1 : 1 라인 · 앤드 · 스페이스 패턴(이하, L/S 패턴이라 함)이 형성되어 있다. 여기서, 패턴 피치라 함은 1개의 라인 패턴으로부터 그 부근의 라인 패턴까지의 거리를 나타내고, 여기서는 라인 패턴의 폭과 라인 패턴 사이의 스페이스의 폭을 더한 값이 된다.
제2 포토 마스크에는, 크롬에 의한 차광부(8)와 개구부(10)가 형성되어 있다. 개구부(10)는 제1 포토 마스크의 실패턴(4)이 형성된 영역을 둘러싸도록 하여 개구한다. 또한, 차광부(8)는 제1 포토 마스크의 패턴이 형성되어 있지 않은 외주의 차광부(2)와 더미 패턴(6)이 형성된 부분에 대응하여 형성되어 있다.
즉, 제1 포토 마스크와 제2 포토 마스크를 포갠 경우에, 개구되어 있는 것은 실패턴(4)의 부분만이 되도록 형성되어 있다.
도3은, 본 발명의 제1 실시 형태에 있어서 제1 및 제2 포토 마스크를 이용하여 형성되는 홈 패턴을 설명하기 위한 개략도이고, 도3의 (a)는 상면, 도3의 (b)는 도3의 (a)의 A-A'에 있어서의 단면을 나타낸다.
도3에 도시한 바와 같이, 기판(20) 상에는 저유전율 절연막(22)이 형성되어 있다. 저유전율 절연막(22)은, 제1 실시 형태에 있어서 가공의 대상이 되는 피가공막이다. 저유전율막(22)에는 제1 및 제2 포토 마스크를 이용하여 형성된 홈 패턴(24)이 형성되어 있다.
도3의 (a)에 도시한 바와 같이, 홈 패턴(24)은 제1 포토 마스크의 실패턴(4)에 대응하는 패턴이다. 또한 환언하면, 홈 패턴(24)은 제1 포토 마스크와 제2 포토 마스크를 포갠 패턴에 대응하는 패턴이다.
도4는 본 발명의 제1 실시 형태에 있어서의 홈 패턴(24)의 형성 방법에 대해 설명하기 위한 흐름도이다. 또한, 도5 내지 도13은 홈 패턴(24)의 각 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도이다.
이하, 도4 내지 도13을 이용하여 본 발명의 제1 실시 형태에 있어서의 홈 패턴(24)의 형성 방법에 대해 구체적으로 설명한다.
우선, 도5에 도시한 바와 같이 기판(20) 상에 플라즈마 CVD(Chemical Vapor Deposition)에 의해 저유전율 절연막(22)을 증착한다(스텝 S2). 다음에, 저유전율 절연막(22) 상에 실리콘 질화막(30)을 증착한다(스텝 S4). 여기서, 실리콘 질화막(30)은 플라즈마 CVD법에 의해 막 두께 약 80 ㎚로 형성한다. 실리콘 질화막(30)은, 이후에 패터닝되어 제1 하드 마스크가 되는 재료막이다. 그 후, 유기 반사 방지막(32)을 형성하고(스텝 S6), 또한 그 위에 포지티브형의 감광제인 포지티브 레지스트(34)를 형성한다(스텝 S8). 여기서는, 예를 들어, F2 리소그래피용 불소 주쇄(主鎖) 포지티브 레지스트 등을 스핀 코팅에 의해 도포하면 좋다.
다음에, 도6에 도시한 바와 같이 포지티브 레지스트(34)의 노광을 행한다(스텝 S10). 여기서는, 파장 157.6 ㎚의 F2 엑시머 레이저를 노광 광원으로 하고 센터 시그마(σ)가 0.4, σ의 반경이 0.05인 2점 조명 광원을 이용한다. 또한, 렌즈 개구수(NA)는 0.95로 한다. 또한, 포토 마스크로서 상술한 제1 포토 마스크를 이용한다.
그 후, 현상 처리를 행하고(스텝 S12), 필요에 따라서 열처리를 실시한다. 이에 의해, 포지티브 레지스트(34)에 제1 포토 마스크에 대응하는 패턴을 전사한다. 즉, 포지티브 레지스트(34)에 실패턴(4)에 대응하는 개구(실)(36)와 더미 패턴(6)에 대응하는 개구(더미)(38)를 형성한다.
다음에, 도7에 도시한 바와 같이 포지티브 레지스트(34)의 패턴을 마스크로 하여 드라이 에칭을 행한다(스텝 S14). 에칭 가스로서는, 예를 들어 4불화 탄소와 산소와 아르곤과의 혼합 가스를 이용한다. 이에 의해, 유기 반사 방지막(32)과 실리콘 질화막(30)이 에칭되고, 개구(36, 38)는 유기 반사 방지막(32) 및 실리콘 질화막(30)을 관통하여, 개구 바닥부에 있어서 저유전율 절연막(22) 표면이 노출된다.
다음에, 포지티브 레지스트(34)와 유기 반사 방지막(32)을 박리한다(스텝 S16). 이에 의해, 저유전율 절연막(22) 상에는 실리콘 질화막(30)으로 이루어지는 제1 하드 마스크(40)가 형성된다.
다음에, 도8에 도시한 바와 같이 제1 하드 마스크(40) 및 저유전율 절연막(22) 상에 실리콘 산화막(42)을 증착한다(스텝 S18). 실리콘 산화막(42)은, 플라즈마 CVD법에 의해 약 30 ㎚의 막 두께로 형성한다. 실리콘 산화막(42)은, 이후에 패터닝되어 제2 하드 마스크가 되는 재료막이다.
다음에, 도9에 도시한 바와 같이 실리콘 산화막(42) 상에 유기 반사 방지막(44)을 형성하고(스텝 S20), 또한 그 위에 포지티브 레지스트(46)를 도포한다(스텝 S22). 여기서, 포지티브 레지스트(46)는 상술한 포지티브 레지스트(34)와 마찬가지로 F2 리소그래피용 불소 주쇄 포지티브 레지스트 등을 이용하여 스핀 코팅에 의해 도포하면 좋다.
다음에, 포지티브 레지스트(46)의 노광을 행한다(스텝 S24). 여기서는, F2 엑시머 레이저를 노광 광원으로 하고, 상술한 제2 포토 마스크를 이용하여 노광을 행한다. 그 후, 현상 처리를 행하고(스텝 S26) 필요에 따라서 열처리를 실시한다. 이에 의해, 도10에 도시한 바와 같이 포지티브 레지스트(46)에 개구(실)(36)가 형성되어 있는 영역 상에 개구하는 개구(48)가 형성된다. 이 개구(48)는 제2 포토 마스크의 개구부(10)에 대응하는 것이다.
다음에, 도11에 도시한 바와 같이 이 포지티브 레지스트(46)를 마스크로 하여, 유기 반사 방지막(44)과 실리콘 산화막(42)의 드라이 에칭을 행한다(스텝 S28 내지 S30). 여기서는, 에칭 가스로서 예를 들어 8불화 시클로부탄(C4F8)과, 산소와, 아르곤의 혼합 가스를 이용한다. 이 에칭 가스는 제1 하드 마스크(40)인 실리콘 질화막(30)과 실리콘 산화막(42)의 선택비가 충분히 큰 가스이다. 따라서, 이 가스에 의해 실리콘 산화막(42)을 에칭해도 제1 하드 마스크(40)를 에칭하지 않고 남길 수 있다.
다음에, 포지티브 레지스트(46)와 유기 반사 방지막(44)을 박리한다(스텝 S32). 이에 의해, 도12에 도시한 바와 같이 저유전율 절연막(22) 상에 제1 하드 마스크(40)와 제2 하드 마스크(50)가 형성된다. 여기서, 저유전율 절연막(22)의 표면을 노출하는 개구는 제1 포토 마스크의 실패턴(4)에 대응하는 부분인 개구(실)(36)뿐이며, 제1 하드 마스크(40)의 개구(더미)(38)는 제2 하드 마스크(50)에 의해 덮여 있다.
다음에, 도13에 도시한 바와 같이 제1 및 제2 하드 마스크(40, 50)를 마스크로 하고, 저유전율 절연막(22)을 드라이 에칭에 의해 가공한다(스텝 S34). 그 후, 제1 및 제2 하드 마스크(40, 50)를 제거한다(스텝 S36). 이에 의해, 도3에 도시한 바와 같이 저유전율 절연막(22) 상에 원하는 홈 패턴(24)이 형성된다.
이상 설명한 바와 같이, 제1 실시 형태에 있어서는 실패턴(4)에 더미 패턴(6)을 가하여 패턴 피치를 정렬한 제1 포토 마스크를 하프톤형 위상 시프트 마스크로 하고, 또한 노광 조건으로서 2점 조명 광원을 이용하였다. 이에 의해, 주기적인 미세 패턴을 정확하게 전사하여, 패턴 설계에 충실한 패턴 치수를 갖는 제1 하드 마스크(40)를 형성할 수 있다.
또한, 그 후 제1 하드 마스크(40) 상에 필요한 실패턴(4)이 형성된 영역에만 개구(10)를 갖는 제2 포토 마스크를 이용하여, 제2 하드 마스크(50)를 형성한다. 여기서, 제2 포토 마스크는 실패턴(4)이 형성된 영역과 더미 패턴(6)이 형성된 영역을 구분하는 비교적 간단한 패턴이며, 따라서 통상의 노광에 의해서도 비교적 정확한 패턴의 전사를 행할 수 있다.
그리고, 제1 하드 마스크(40)와 제2 하드 마스크(50)가 포개져 2층의 하드 마스크를 마스크로서 이용함으로써, 저유전율 절연막(22)을 에칭할 수 있다.
따라서, 패턴 피치가 주기적이 아닌 경우나 고립된 패턴을 갖는 패턴을 형성하는 경우에도, 미세한 가공이 필요한 부분에 있어서는 변형 조명이나 위상 시프트 마스크 등의 초해상 기술을 이용할 수 있고, 따라서 정확하게 미세 패턴을 형성할 수 있다.
또한 제1 실시 형태에 있어서는, 간략화하여 2개의 홈 패턴(24)만을 도면에 나타내고 있지만, 본 발명은 필요에 따라서 복수 부위에 복수의 패턴을 형성할 수 있다.
또한, 제1 및 제2 포토 마스크는 도1 및 도2에 있어서 나타낸 것에 한정되는 것은 아니다. 본 발명에 있어서, 제1 포토 마스크는 실패턴에 더미 패턴을 가하고 패턴 피치를 어느 정도 정렬한 것이라면 좋고, 또한 제2 포토 마스크는 이를 이용하여 형성한 제2 마스크가 제1 마스크의 더미 패턴 부분을 덮는 것이라면 좋다.
또한, 제1 포토 마스크로서 하프톤형 위상 시프트 마스크를 이용하였다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 예를 들어 레벤손형 위상 시프트 마스크 등을 이용해도 좋다. 또한, 형성하는 패턴의 치수에 따라서는 크롬 마스크 등이라도 좋다. 또한, 제2 포토 마스크로서 크롬 마스크를 이용하였다. 그러나, 제2 포토 마스크의 패턴의 주기성을 고려하면, 제1 포토 마스크와 마찬가지로 위상 시프트 마스크를 이용하는 것도 가능하다.
또한, 제1 실시 형태에 있어서는 제1 하드 마스크(4O)를 형성할 때의 노광 조건으로 하고, F2 엑시머 레이저를 노광 광원으로 하여 2점 조명 광원을 이용하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서는 이에 한정되는 것은 아니며, 다른 파장의 광원을 이용해도 좋다. 또한, 2점 조명 광원에 한정되는 것은 아니며, 4점 조명 광원이나 링 조명 광원 등 다른 변형 조명을 이용한 것이라도 좋고, 변형 조명을 이용하지 않는 것이라도 좋다. 여기서는, 제1 포토 마스크로서 하프톤형 위상 시프트 마스크를 이용하여 라인형의 패턴을 형성하기 때문에 2점 조명 광원이나 4점 조명 광원, 링 조명 광원 등이 적합하지만, 이러한 광원의 조건은 제1 포토 마스크의 종류, 패턴 형상이나, 패턴 치수 등을 고려하여 적절하게 선택하면 좋다.
또한, 제1 실시 형태에 있어서는 피가공막으로서 저유전율막(22)을 이용하였다. 그러나, 본 발명에 있어서는 이에 한정되는 것은 아니며, 다른 막의 패터닝에 있어서도 이용할 수 있다.
또한, 제1 실시 형태에 있어서는 제1 하드 마스크(40)로서 실리콘 질화막(30) 및 제2 하드 마스크로서 실리콘 산화막(42)을 이용하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서는 이에 한정되는 것은 아니며, 다른 막을 이용한 것이라도 좋다. 단, 하드 마스크의 재료의 선택에 있어서는 에칭 조건 등을 고려하여, 각 하드 마스크와 피가공막과의 에칭 선택성 및 2개의 하드 마스크 사이에서의 에칭 선택성을 충분히 크게 취할 수 있는 막을 선택할 필요가 있다.
또한, 제1 실시 형태에 있어서는 포지스트 레지스트(34, 46)로서 F2 리소그래피용 불소 주쇄 포지티브 레지스트를 이용하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서 레지스트는 이에 한정되는 것은 아니며, 다른 레지스트라도 좋다. 또한, 포토 마스크의 패턴을 고려하여 네거티브형인 것을 이용해도 좋다.
또한, 본 발명에 있어서 각 막의 형성 방법이나 재료, 혹은 에칭 조건, 노광 조건 등은 제1 실시 형태에 있어서 설명한 것에 한정되는 것은 아니다. 이들은, 본 발명의 범위 내에서 필요에 따라서 적절하게 선택할 수 있는 것이다.
(제2 실시 형태)
도14는 본 발명의 제2 실시 형태에 있어서의 제1 포토 마스크를 설명하기 위한 상면도이고, 도15는 본 발명의 제2 실시 형태에 있어서의 제2 포토 마스크를 설명하기 위한 상면도이다. 또한, 도16은 이 제1 포토 마스크와 제2 포토 마스크를 포갠 상태를 설명하기 위한 개략도이다.
도14에 도시한 바와 같이, 제2 실시 형태에 있어서의 제1 포토 마스크는 하프톤형 위상 시프트 마스크이다. 제1 포토 마스크에는 차광부(52)와, 실제로 피가공막에 형성하는 라인 패턴에 대응하는 실패턴(54)과, 제1 포토 마스크 전체의 패턴 피치를 소정 범위 내로 조절하기 위해 형성한 더미 패턴(56)에 의해 구성된다.
도15에 도시한 바와 같이, 제2 포토 마스크는 차광부(58)와 개구부(60)를 구비한다. 개구부(60)는 제1 포토 마스크의 실패턴(54)이 형성된 영역을 둘러싸는 위치에 형성되어 있다. 또한 차광부(58)는, 제1 포토 마스크의 더미 패턴(56)과 외측의 패턴이 형성되어 있지 않은 차광부(52)를 덮는 위치에 형성되어 있다.
따라서, 제1 포토 마스크와 제2 포토 마스크를 포개면, 도16에 도시한 바와 같이 실패턴(54)의 부분만이 개구된 패턴이 된다.
제2 실시 형태에 있어서의 피가공막으로의 미세 패턴의 형성 방법은, 제1 실시 형태에 있어서 설명한 경우와 동일하다. 즉, 피가공막 상에 제1 포토 마스크를 이용하여 제1 하드 마스크를 형성하고(스텝 S4 내지 스텝 S16), 그 후 제1 하드 마스크 상에 제2 포토 마스크를 이용하여 제2 하드 마스크를 형성한다(스텝 S18 내지 스텝 S32). 다음에, 제1 하드 마스크와 제2 하드 마스크를 마스크로 하여 피가공막을 에칭하고(스텝 S34), 제1 및 제2 하드 마스크를 제거한다(스텝 S36). 이에 의해, 피가공막에 실패턴(54)에 대응하는 라인 패턴을 형성할 수 있다.
도17은 제2 실시 형태에 있어서 형성한 라인 패턴의 라인의 치수와 디포커스와의 관계를 설명하기 위한 그래프로, 종축은 패턴 치수(㎚)를 나타내고, 횡축은 디포커스(μm)를 나타낸다. 또한, 도17에 있어서 라인 1(◇ 플롯), 라인 2(□ 플롯), 라인 3(△ 플롯), 라인 4(○ 플롯)로 나타내고, 선은 각각 도14에 도시한 제1 포토 마스크의 라인 1, 라인 2, 라인 3, 라인 4가 전사된 라인 패턴을 나타내고 있다.
도17에 도시한 바와 같이, 제2 실시 형태의 방법에 따르면 실패턴으로만 보면 주기성을 갖지 않는 패턴, 예를 들어 실패턴(54) 중 단부의 라인 1 및 독립된 부분에 위치하는 라인 4에 대해 디포커스한 경우에도, 형성되는 라인 치수의 변화는 도45에 도시한 종래의 경우와 비교하여 작게 되어 있다. 즉, 주기성이 없는 패턴의 전사에 있어서도 대폭적으로 촛점 심도가 향상되고 있는 것을 알 수 있다.
그 밖의 부분은, 제1 실시 형태와 동일하므로 설명을 생략한다.
(제3 실시 형태)
도18은 본 발명의 제3 실시 형태에 있어서의 제1 포토 마스크를 설명하기 위한 상면도이고, 도19는 본 발명의 제3 실시 형태에 있어서의 제2 포토 마스크를 설명하기 위한 상면도이다. 또한 도20은, 이 제1 포토 마스크와 제2 포토 마스크를 포갠 상태를 설명하기 위한 개략도이다.
도18에 도시한 바와 같이, 제3 실시 형태에 있어서의 제1 포토 마스크는 5 ％ 투과율의 하프톤형 위상 시프트 마스크이다. 제1 포토 마스크에는 차광부(62)와, 실제로 피가공막에 형성되는 패턴에 대응하는 실패턴(64)과, 제1 포토 마스크 전체의 패턴 피치를 소정 범위 내로 조절하기 위해 배치한 더미 패턴(66)에 의해 구성된다. 제1 포토 마스크에는 실패턴(64)과 더미 패턴(66)을 합쳐, 패턴 피치 130 ㎚의 구멍 패턴이 형성되어 있다.
또한, 도19에 도시한 바와 같이 제3 실시 형태에 있어서의 제2 포토 마스크는, 차광부(68)와 개구부(70)를 구비한다. 개구부(70)는 제1 포토 마스크의 실패턴(64)이 형성된 영역에 개구하도록 형성되어 있다. 또한 차광부(68)는, 제1 포토 마스크의 더미 패턴(66)과 외측의 차광부(62)를 덮도록 형성되어 있다.
따라서, 제1 포토 마스크와 제2 포토 마스크를 포개면, 도20에 도시한 바와 같이 실패턴(64) 부분에 있어서만 개구된 패턴이 된다.
이러한 구멍 패턴의 포토 마스크를 이용하는 경우에도, 피가공막으로의 미세 패턴의 형성 방법은 제1 실시 형태에 있어서 설명한 경우와 동일하다. 이하에 구체적으로 설명한다.
우선, 기판 상에 피가공막으로서 저유전율막을 형성한다(스텝 S2). 그 후, 저유전율막 상에 제3 실시 형태에 있어서의 제1 포토 마스크를 이용하여 제1 하드 마스크를 형성하고(스텝 S4 내지 스텝 S16), 그 후 저유전율막 및 제1 하드 마스크 상에 제3 실시 형태에 있어서의 제2 포토 마스크를 이용하여 제2 하드 마스크를 형성한다(스텝 S18 내지 S32). 그 후, 제1 하드 마스크와 제2 하드 마스크를 마스크로 하여 저유전율막을 에칭하고(스텝 S34), 제1 및 제2 하드 마스크를 박리한다. 이와 같이 하여, 저유전율막에 제1 하드 마스크의 실패턴(64)에 대응하는 구멍 패턴을 형성할 수 있다.
단, 이 제3 실시 형태에 있어서는 저유전율막의 막 두께는 250 ㎚로 한다. 또한, 형성하는 패턴이 구멍 패턴이다. 따라서, 구멍 패턴이 규칙적으로 배열된 제1 포토 마스크를 이용한 노광(스텝 S10)을 행할 때에는 조명 광원으로서 센터 시그마(σ)0.4, σ의 반경이 0.05인 4점 조명 광원을 이용한다.
이상 설명한 바와 같이, 가공하는 패턴이 구멍 패턴인 경우에도 위상 시프트 마스크와 변형 조명을 이용하여 우선 주기적인 패턴을 정확하게 형성한 후, 불필요 부분을 덮는 제2 하드 마스크를 형성한다. 그리고, 이 제1 하드 마스크와 제2 하드 마스크를 2층의 마스크로 하고, 에칭을 행한다. 이에 의해, 가공하는 패턴이 미세한 구멍 패턴인 경우에도 정확한 패턴을 형성할 수 있다.
또한, 본 제3 실시 형태에 있어서는 구멍 패턴을 형성하기 위해, 노광의 조명 광원으로서 4점 조명 광원을 이용하는 경우에 대해 설명하였다. 그러나, 제1 실시 형태에 있어서 설명한 것과 마찬가지로, 본 발명에 있어서 조명의 조건은 이에 한정되는 것은 아니며, 제1 포토 마스크의 종류나 패턴 형상 등을 고려하여 적절한 것을 선택하면 된다.
그 밖의 부분은, 제1 실시 형태와 동일하므로 설명을 생략한다.
(제4 실시 형태)
도21은 본 발명의 제4 실시 형태에 있어서의 패턴의 형성 방법에 대해 설명하기 위한 흐름도이다. 또한, 도22 내지 도27은 본 발명의 제4 실시 형태에 있어서의 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도이다.
제4 실시 형태에 있어서, 패턴 형성에 이용하는 포토 마스크는 제1 실시 형태에 있어서 설명한 것과 동일한 제1 및 제2 포토 마스크이다. 또한, 형성하는 미세 패턴도 제1 실시 형태에 있어서 설명한 홈 패턴(24)과 동일한 것이다.
단, 제1 실시 형태에서는 저유전율 절연막(22)의 에칭에 있어서 제1 및 제2 하드 마스크(40, 50)를 이용한 데 반해, 제4 실시 형태에 있어서는 2층의 레지스트 마스크를 이용하여 에칭을 행한다. 즉, 제1 포토 마스크에 의해 제1 레지스트 마스크를 형성하고, 제2 포토 마스크에 의해 제2 레지스트 마스크를 형성하고, 이를 마스크로 하여 저유전율 절연막(22)의 에칭를 행한다. 이하, 상세하게 설명한다.
우선, 도22에 도시한 바와 같이 제1 실시 형태의 스텝 S2와 마찬가지로 기판(20) 상에 피가공막인 저유전율 절연막(22)을 형성한다(스텝 S40). 그 후, 저유전율 절연막(22) 상에 유기 반사 방지막(72)을 형성하고(스텝 S42), 포지티브 레지스트(74)를 스핀 코팅에 의해 도포한다(스텝 S44). 또한, 유기 반사 방지막(72)은 이후의 에칭시의 조건을 고려하여 포지티브 레지스트(74)에 대해 충분히 큰 에칭 선택비를 취할 수 있는 것을 선택한다.
그 후, 제1 실시 형태에 있어서 설명한 제1 포토 마스크를 마스크로 하여 노광, 현상 처리, 베이크를 행한다(스텝 S48 내지 스텝 S52). 이에 의해, 도23에 도시한 바와 같이 포지티브 레지스트(74)가 패터닝되고, 제1 포토 마스크의 실패턴(4), 더미 패턴(6)에 각각 대응하는 개구(실)(76), 개구(더미)(78)를 갖는 제1 레지스트 마스크(80)가 형성된다. 또한, 여기서의 노광 조건 등은 제1 실시 형태에 있어서 설명한 것와 동일하다.
다음에, 도24에 도시한 바와 같이 제1 레지스트 마스크(80) 및 유기 반사 방지막(72) 상에 개구(76, 78)를 매립하도록 하여, 유기 반사 방지막(82)을 형성한다(스텝 S54). 또한, 유기 반사 방지막(82)에 의해 제1 레지스트 마스크(80)를 매립하고, 유기 반사 방지막(82)의 표면에 제1 레지스트 마스크(80)에 의한 요철이 없도록 한다. 또한, 여기서 유기 반사 방지막(82)은 이후의 에칭시의 조건을 고려하여, 제1 레지스트 마스크(80)에 대해 충분히 큰 에칭 선택비를 취할 수 있는 것을 선택한다. 또한, 유기 반사 방지막(82)의 막 두께는 이후의 노광에 사용하는 빛을 충분히 흡수할 수 있는 막 두께로 한다. 그 후, 유기 반사 방지막(82) 상에 포지티브 레지스트(84)를 스핀 코팅에 의해 도포한다(스텝 S56).
다음에, 제1 실시 형태에 있어서의 제2 포토 마스크를 마스크로 하여, 노광, 현상, 베이크를 행한다(스텝 S58 내지 스텝 S62). 여기서의 노광 조건 등도 제1 실시 형태에 있어서 설명한 조건과 동일하다. 이에 의해, 제1 레지스트 패턴(80)의 개구(실)(76) 부분에 있어서 개구하는 개구(86)를 갖는 제2 레지스트 마스크(88)가 형성된다. 또한, 여기서 제1 레지스트 마스크(80) 상에는 노광광을 충분히 흡수하는 막 두께로 유기 반사 방지막(82)이 형성되어 있다. 따라서, 이 노광시에 있어서, 포지티브 레지스트(84)와 함께 제1 레지스트 마스크(80)가 감광되어 버리는 것을 방지할 수 있다.
다음에, 도26에 도시한 바와 같이 제2 레지스트 마스크(88)를 마스크로 하여 개구(86) 바닥부에 있어서 노출되는 유기 반사 방지막(72, 82)을 에칭한다(스텝 S64). 그 후, 제1 레지스트 마스크(80)와 제2 레지스트 마스크(88)를 마스크로 하여 저유전율 절연막(22)의 에칭을 행한다(스텝 S66). 여기서, 제1 레지스트 마스크(80)와 제2 레지스트 마스크(88)가 포개져 있는 도26의 상태에 있어서는, 저유전율 절연막(22)의 표면이 노출되어 있는 것은 실패턴에 대응하는 개구(실)(76)에 있어서만이다. 따라서, 도27에 도시한 바와 같이 개구(실)(76)의 부분이 에칭되어, 저유전율막(22)에 홈 패턴(24)이 형성된다.
그 후, 제1 레지스트 마스크(80)와 제2 레지스트 마스크(88)를 박리한다(스텝 S68). 이상과 같이 해도, 제1 실시 형태로 한 도3과 동일한 미세한 패턴을 형성할 수 있다.
이상 설명한 바와 같이, 제4 실시 형태에 따르면 하드 마스크를 이용하지 않고 레지스트 마스크를 이용하고 있다. 따라서, 제1 실시 형태에 있어서는 한 번 레지스트 패턴을 형성한 후에 레지스트 패턴을 마스크로 하여, 하드 마스크를 에칭하고 있는 데 반해, 제4 실시 형태에서는 제1 및 제2 레지스트 마스크를 형성하고, 이 레지스트 마스크를 저유전율 절연막(22) 에칭시의 마스크로 하여 직접 이용하고 있다. 따라서, 미세 패턴 형성의 공정수를 감소시킬 수 있어, 반도체 장치나 액정 장치의 처리량 향상을 도모할 수 있다.
또한, 제4 실시 형태에 있어서도 제1 레지스트 마스크 형성에 있어서는 패턴 피치를 일정하게 정렬한 하프톤형 위상 시프트 마스크를 이용하고, 또한 노광 광원으로서 2점 조명 광원을 이용하고 있다. 따라서, 포지티브 레지스트(72)를 정확하게 패터닝할 수 있다. 또한, 제2 레지스트 마스크(88)는 제1 레지스트 마스크(80)의 불필요 부분을 덮도록 형성된다. 따라서, 제1 및 제2 포토 마스크의 조합에 의해 미세한 패턴을 갖는 마스크를 정확하게 형성할 수 있어, 정확한 패턴의 형성을 행할 수 있다.
또한, 제4 실시 형태에 있어서는 제2 레지스트 마스크(88) 형성을 위한 포지티브 레지스트(84)의 도포 전에 유기 반사 방지막(82)을 형성한다(스텝 S54). 이와 같이 유기 반사 방지막(82)을 형성함으로써, 제1 레지스트 마스크(80)에 의한 요철을 평탄하게 할 수 있어, 포지티브 레지스트(84)를 균일하게 도포할 수 있다. 또한, 유기 반사 방지막(82)을 충분한 막 두께로 형성함으로써 노광광을 흡수시키고, 제1 레지스트 마스크(80)가 포지티브 레지스트(84)의 노광시에 동시에 감광되는 것을 방지할 수 있다. 따라서, 유기 반사 방지막(82)을 형성함으로써, 보다 정확한 미세 패턴의 형성을 실현할 수 있다.
그러나 본 발명은, 이와 같이 유기 반사 방지막(82)의 막 두께를 노광광을 흡수하는 막 두께로 형성하는 경우에 한정되는 것은 아니다. 본 발명에 있어서는, 예를 들어 감도가 다른 2 종류의 레지스트를 각각 제1 레지스트 마스크(80), 제2 레지스트 마스크(88)로서 이용한 것이라도 좋다. 이와 같이 해도, 제2 레지스트 마스크(88) 형성시의 노광에 있어서 제1 레지스트 마스크(80)가 감광하는 것을 억제할 수 있다.
또한, 본 실시 형태에 있어서는 제1 및 제2 마스크와 함께 레지스트 마스크를 이용하였지만, 본 발명은 이에 한정되는 것은 아니다. 예를 들어, 보다 미세한 패턴의 노광 및 현상이 필요한, 제1층의 마스크에만 제1 실시 형태와 마찬가지로 제1 하드 마스크(40)를 형성하고(스텝 S4 내지 스텝 S16), 제2층의 마스크에는 제4 실시 형태에 있어서 설명한 레지스트 마스크(88)를 이용해도 좋다. 이와 같이 하면, 비교적 미세한 패턴이 적은 제2층의 마스크 형성에 있어서, 하드 마스크용 재료막의 에칭 공정을 삭제할 수 있어, 처리량의 향상을 도모하면서 보다 정확한 미세 패턴을 형성할 수 있다.
예를 들어, 일반적으로 제1 실시 형태와 같이 하드 마스크를 이용하는 경우, 하드 마스크와 가공 대상막과의 에칭 선택비를 충분히 크게 취하면, 하드 마스크 자체는 비교적 얇게 할 수 있다. 따라서, 하드 마스크 형성용으로 이용하는 레지스트의 막 두께도 얇게 할 수 있어, 정확한 노광을 행할 수 있다. 이에 대해, 제4 실시 형태와 같이 막 두께의 비교적 두꺼운 가공 대상막을 레지스트 마스크를 이용하여 직접 가공하기 위해서는, 어느 정도 레지스트의 막 두께를 확보해야 한다. 따라서, 하드 마스크를 이용하는 제1 내지 제3 실시 형태와 비교한 경우에는, 미세 가공의 정밀도는 열화되어 있다. 한편, 레지스트 마스크를 이용하는 경우에는 하드 마스크 형성의 경우보다 공정수를 적게 할 수 있다.
따라서, 미세 패턴의 형성시에는 패턴 가공에 필요한 정밀도나 생산성 등을 고려하여 하드 마스크를 이용할지, 혹은 레지스트 마스크를 이용할지, 혹은 제1 마스크를 하드 마스크로 하고 제2 마스크를 레지스트 마스크로 하여 이용할지를 선택하면 된다.
그 밖의 부분은, 제1 실시 형태와 동일하므로 설명을 생략한다.
(제5 실시 형태)
도28은 본 발명의 제5 실시 형태에 있어서의 반도체 장치에 대해 설명하기 위한 단면 개략도이다. 또한, 도29는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 방법에 대해 설명하기 위한 흐름도이다. 또한, 도30 내지 도43는 제5 실시 형태에 있어서의 반도체 장치의 각 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도이다.
제5 실시 형태에 있어서는, 상술한 제1 내지 제4 실시 형태의 미세 패턴 형성 방법을 이용하여, 싱글 다마신법에 의한 배선 구조를 갖는 반도체 장치의 제조를 행한다. 이하, 도28 내지 도44를 이용하여 구체적으로 설명한다.
도28에 도시한 바와 같이, 반도체 장치의 기판(90) 상에는 트랜지스터(92)가 형성되어 있다. 또한, 기판(90) 상에 트랜지스터(92)를 매립하고 실리콘 산화막을 거쳐서 실리콘 산화막(94)이 형성되어 있다. 실리콘 산화막(94)은 층간 절연막이며, 그 막 두께는 약 600 ㎚이다. 실리콘 산화막(94)에는 트랜지스터(92)의 소스/드레인에 이르는 콘택트 플러그(96)가 형성되어 있다. 콘택트 플러그(96)는, 콘택트홀(98)에 질화티탄 및 티탄의 2층으로 이루어지는 배리어 메탈(100)을 거쳐서 텅스텐(102)이 매립되어 구성되어 있다.
실리콘 산화막(94) 상에는 저유전율 절연막(104)이 형성되어 있다. 저유전율 절연막(104)의 막 두께는 약 130 ㎚이다. 저유전율 절연막(104)을 관통하여, 콘택트 플러그(96)에 접속하는 금속 배선(106)이 형성되어 있다. 금속 배선(106)은 홀(108)에 질화탄탈, 탄탈의 2층으로 이루어지는 배리어 메탈(110)을 거쳐서 구리(Cu)(112)가 매립되어 구성되어 있다.
저유전율 절연막(104) 상에는 저유전율 절연막(114)이 형성되어 있다. 저유전율 절연막(114)의 막 두께는 약 250 ㎚이다. 저유전율 절연막(114)을 관통하여 금속 배선(106)에 접속하는 비아 플러그(116)가 형성되어 있다. 비아 플러그(116)는 비아 홀(118)에 질화탄탈 및 탄탈의 2층으로 이루어지는 배리어 메탈(120)을 거쳐서 구리(122)가 매립되어 구성되어 있다.
이상과 같이 구성된 반도체 장치를 제조하는 경우에는, 실리콘 산화막(94), 저유전율 절연막(104, 114)에 각각 필요한 개구를 형성할 때에 제1 내지 제4 실시 형태에 있어서 설명한 방법을 이용한다. 이에 대해, 이하에 구체적으로 설명한다.
우선, 기판(90) 상에 게이트 및 소스/드레인 등을 형성하고, 트랜지스터(92)를 형성한다(스텝 S102).
다음에, 기판(90) 상에 트랜지스터(92)를 매립하여 실리콘 질화막을 형성하고, 층간 절연막으로서 실리콘 산화막(94)을 형성한다(스텝 S104). 여기서는, 플라즈마 CVD법을 이용하여 실리콘 산화막(94)을 퇴적한 후, CMP에 의해 평탄화를 행한다. 평탄화 후, 기판(90) 표면으로부터의 실리콘 산화막(94)의 막 두께가 약 600 ㎚가 되도록 한다.
다음에, 실리콘 산화막(94)에 콘택트 홀(98)을 개구한다(스텝 S106). 이 콘택트홀(98)의 개구에 있어서는 제4 실시 형태에 있어서 설명한 방법을 이용한다.
우선, 제1 실시 형태의 스텝 S4 내지 스텝 S16과 마찬가지로, 제1 하드 마스크를 형성한다. 구체적으로는, 도30에 도시한 바와 같이 제1 실시 형태의 실리콘 산화막(94) 상에 막 두께 80 ㎚의 실리콘 질화막(130) 및 유기 반사 방지막(132), 포지티브 레지스트(134)를 형성한다. 그 후, 제1 포토 마스크를 이용하여 포지티브 레지스트(134)의 노광 및 현상을 행한다. 여기서, 제1 포토 마스크로서는 콘택트 홀(98)에 대응하는 실패턴과, 이 패턴 피치나 밀도를 조정하기 위해 배치한 더미 패턴을 구비하는 것을 이용한다.
또한, 도31에 도시한 바와 같이 포지티브 레지스트(134)를 마스크로 하여, 유기 반사 방지막(132) 및 실리콘 질화막(130)의 에칭을 행한다. 그 후, 포지티브 레지스트(134) 및 유기 반사 방지막(132)을 제거한다. 이에 의해, 콘택트 홀(98)을 형성하는 위치 상의 개구(실)(136)와, 패턴 피치를 정렬하기 위해 형성된 개구(더미)(138)를 갖는 제1 하드 마스크(140)가 형성된다.
다음에, 제4 실시 형태의 스텝 S54 내지 스텝 S64와 마찬가지로, 제2 레지스트 마스크를 형성한다. 구체적으로는, 도32에 도시한 바와 같이 실리콘 산화막(94) 및 제1 하드 마스크(140) 상에 유기 반사 방지막(144)을 형성한다. 유기 반사 방지막(144)은 제1 하드 마스크(140)에 의한 요철을 덮고, 표면이 어느 정도 평탄해지도록 형성한다. 그 후, 유기 반사 방지막(144) 상에 포지티브 레지스트(146)를 형성한다. 다음에, 제2 포토 마스크를 이용하여 포지티브 레지스트(146)의 노광 및 현상을 행한다. 제2 포토 마스크로서는, 제1 포토 마스크의 실패턴이 형성된 영역을 둘러싸는 위치에 개구를 갖고 더미 패턴이 형성된 영역에 대응하는 위치에 차광부를 갖는 것을 이용한다. 그 후, 도33에 도시한 바와 같이 포지티브 레지스트(146)를 마스크로 하여, 유기 반사 방지막(144)의 에칭을 행한다. 이에 의해, 개구(실)(136) 상에 개구(148)를 갖는 제2 레지스트 마스크(150)가 형성된다.
다음에, 제1 하드 마스크(140)와 제2 레지스트 마스크(150)를 마스크로 하여 실리콘 산화막(94)의 에칭을 행하고, 에칭 후 제1 하드 마스크(140)와 제2 레지스트 마스크(150)를 제거한다. 이에 의해, 도34에 도시한 바와 같이 실리콘 산화막(94)에 콘택트 홀(98)이 형성된다.
다음에, 콘택트홀(98)에 배리어 메탈(100)로서 질화티탄 및 티탄의 2층의 막을 증착한다(스텝 S108). 또한, 콘택트 홀(98) 내에 텅스텐(102)을 매립하고(스텝 S110), 표면에 실리콘 산화막(94)이 노출되도록 에칭을 행한다(스텝 S112). 이에 의해, 도35에 도시한 바와 같이 실리콘 산화막(94)에 소스/드레인에 접속하는 콘택트 플러그(96)가 형성된다.
다음에, 실리콘 산화막(94) 상에 저유전율 절연막(104)을 형성한다(스텝 S114). 저유전율 절연막(104)은 플라즈마 CVD법에 의해 막 두께 130 ㎚로 퇴적한다. 그 후, 저유전율 절연막(104)에 미세한 홀을 형성한다(스텝 S116). 이 홀의 형성에 있어서는, 제1 실시 형태에 있어서 설명한 패턴 형성의 방법을 이용한다.
구체적으로는, 우선 실시 형태(S4 내지 S16)와 마찬가지로 저유전율 절연막(104) 상에 제1 하드 마스크를 형성한다. 여기서는, 제1 하드 마스크의 재료막으로서, 막 두께 80 ㎚의 실리콘 질화막(230)을 저유전율 절연막(104) 상에 형성한 후, 실리콘 질화막(230) 상에 유기 반사 방지막(232) 및 포지티브 레지스트(234)를 형성한다. 그 후, 제1 포토 마스크를 마스크로 하여 노광을 행한다. 여기서, 제1 포토 마스크로서는 홀(108)에 대응하는 실패턴과 포토 마스크 전체의 패턴 피치나 밀도를 일정하게 하기 위해 배치한 더미 패턴을 포함하는 것을 이용한다. 또한, 여기서의 노광 조건은 제3 실시 형태와 마찬가지로 파장 157 ㎚의 F2 엑시머 레이저를 노광 광원으로 하고, 센터 시그마(σ) 0.4, σ의 반경이 0.05인 4점 조명 광원을 이용한다. 또한, 렌즈의 개구수(NA)는 0.95로 한다.
그 후, 포지티브 레지스트(234)의 현상 처리를 행하여 레지스트 패턴을 형성하고, 이를 마스크로 하여 유기 반사 방지막(232) 및 실리콘 질화막(230)의 에칭을 행한다. 이에 의해, 도36에 도시한 바와 같이 홀(108)에 대응하는 개구(실)(236)와 패턴 피치를 정렬하기 위한 개구(더미)(238)가 형성된다. 그 후, 포지티브 레지스트(234)와 유기 반사 방지막(232)을 박리한다(스텝 S16). 이에 의해, 저유전율 절연막(104) 상에 제1 하드 마스크(240)가 형성된다.
다음에, 제1 실시 형태의 스텝 S18 내지 스텝 S32와 마찬가지로 도37에 도시한 바와 같이 저유전율 절연막(104) 상에 제2 하드 마스크를 형성한다. 여기서는 우선, 저유전율 절연막(104)과 제1 하드 마스크(240)의 표면 상에 제2 하드 마스크의 재료막으로서 막 두께 30 ㎚의 실리콘 산화막(242)을 형성하고, 그 위에 유기 반사 방지막(244) 및 포지티브 레지스트(246)를 형성한다.
다음에, 노광을 행한다. 여기서 이용하는 제2 포토 마스크는 크롬 마스크이며, 제1 하드 마스크의 실패턴과 더미 패턴을 구분하여 실패턴 부분만을 개구시키는 것이다. 노광 후, 현상 처리를 행하여 레지스트 패턴을 형성하고, 이를 마스크로 하여 유기 반사 방지막(244) 및 실리콘 산화막(242)의 에칭을 행한다. 이에 의해, 도38에 도시한 바와 같이 개구(실)(236) 상에 개구(248)가 형성된다. 그 후, 포지티브 레지스트(246) 및 유기 반사 방지막(244)을 박리한다. 이에 의해, 제2 하드 마스크(250)가 형성된다.
다음에, 도39에 도시한 바와 같이 제1 하드 마스크(240) 및 제2 하드 마스크(250)를 마스크로 하여, 저유전율 절연막(104)의 에칭을 행한다. 그 후, 제1 및 제2 하드 마스크(240, 250)를 박리한다. 이에 의해, 저유전율 절연막(104)에 홀(108)이 형성된다.
또한, 홀(108)의 형성을 위한 노광이나 에칭 조건 등은 특별히 기재한 경우를 제외하고, 제1 실시 형태와 동일하다.
다음에, 홀(108)의 내벽에 배리어 메탈(110)을 형성한다(스텝 S118). 배리어 메탈(110)은 질화 탄탈과 탄탈의 2층막을 플라즈마 CVD로 증착함으로써 형성한다. 그 후, 홀(108) 내에 전계 도금법에 의해 구리(112)를 매립하고(스텝 S120), CMP에 의한 평탄화를 행한다(스텝 S122). 이에 의해, 도40에 도시한 바와 같이 저유전율 절연막(104)에 콘택트 플러그(96)에 접속하는 금속 배선(106)이 형성된다.
다음에, 저유전율 절연막(104) 상에 저유전율 절연막(114)을 형성한다(스텝 S124). 저유전율 절연막(114)은, 플라즈마 CVD법에 의해 막 두께 약 250 ㎚로 퇴적된다. 그 후, 저유전율 절연막(114)에 비아 홀(118)을 형성한다(스텝 S126). 비아 홀(118)의 형성에 있어서도, 홀(108)의 형성과 마찬가지로 제1 실시 형태에 있어서의 스텝 S4 내지 스텝 S36과 동일한 방법을 이용한다.
구체적으로는, 저유전율 절연막(114) 상에 실리콘 질화막(330), 유기 반사 방지막(332), 포지티브 레지스트(334)를 성막한다. 그 후, 비아 홀(118)에 대응하는 실패턴과 패턴 피치를 조절하는 더미 패턴을 포함하는 제1 포토 마스크를 이용하여 노광하여 현상 처리를 행하고, 또한 도41에 도시한 바와 같이 포지티브 레지스트(334)를 마스크로 하여 유기 반사 방지막(332) 및 실리콘 질화막(330)의 에칭 등을 행한다. 이에 의해, 실패턴에 대응하는 개구(실)(336)와 더미 패턴에 대응하는 개구(더미)(338)를 포함하는 제1 하드 마스크(340)가 형성된다.
포지티브 레지스트(334)와 유기 반사 방지막(332)의 박리 후 저유전율 절연막(114) 및 제1 하드 마스크(340) 상에 실리콘 산화막(342), 유기 반사 방지막(344), 포지티브 레지스트(346)를 성막하고, 제2 포토 마스크를 이용하여 포지티브 레지스트(346)의 노광 및 현상을 행한다. 또한, 도42에 도시한 바와 같이 포지티브 레지스트(346)를 마스크로 하여, 유기 반사 방지막(334) 및 실리콘 질화막(342)의 에칭을 행하고 개구(348)를 형성한다. 이에 의해, 개구(더미)(338) 상을 덮고 개구(실)(336)가 형성된 영역에 있어서 개구하는 개구(348)를 갖는 제2 하드 마스크(350)가 형성된다.
포지티브 레지스트(346)와 유기 반사 방지막(344)의 박리 후, 도43에 도시한 바와 같이 제1 및 제2 하드 마스크(340, 350)를 마스크로 하여 저유전율 절연막(114)의 에칭을 행하고, 비아 홀(118)을 형성한 후 제1 및 제2 하드 마스크(340, 350)를 제거한다.
또한, 비아 홀(118)의 형성을 위한 노광이나 에칭 조건 등은 특별히 기재한 경우를 제외하고 제1 실시 형태와 동일하다.
다음에, 비아 홀(118)의 내벽에 질화 탄탈과 탄탈의 2층막으로 이루어지는 배리어 메탈(120)을 형성하고(스텝 S128), 전계 도금법에 의해 구리를 매립하여(스텝 S130) CMP에 의한 평탄화를 행한다(스텝 S132). 이에 의해, 도28에 도시한 바와 같이 저유전율 절연막(114)에 비아 플러그(116)가 형성된다.
이상과 같이 하여, 싱글 다마신 구조의 다층 배선층을 갖는 반도체 장치가 형성된다. 또한, 필요에 따라서 더욱 상층에 배선층을 적층해도 좋다.
이상 설명한 바와 같이, 본 발명의 제5 실시 형태에 따르면 제1 내지 제4 실시 형태에 있어서 설명한 2층의 마스크를 형성하고, 이 2층의 마스크를 이용하여 패턴의 형성을 행한다. 따라서, 미세한 패턴을 패턴 설계에 충실히 형성할 수 있어, 신뢰성이 높은 반도체 장치를 얻을 수 있다.
또한, 제5 실시 형태에 있어서는 간략화를 위해, 도면에 1개의 콘택트 플러그(96), 금속 배선(106), 비아 플러그(116)를 나타내고 있다. 그러나, 본 발명에 있어서는 이에 한정되는 것은 아니며, 필요한 부위에 필요한 배선층을 제5 실시 형태와 동일한 방법에 의해 제조할 수 있다.
또한, 이 제5 실시 형태에 있어서는 싱글 다마신 구조의 배선층을 갖는 반도체 장치를 형성하는 경우에 대해 설명하였다. 그러나, 본 발명은 다른 반도체 장치나 혹은 액정 장치 등, 미세 패턴을 형성할 필요가 있는 경우에 널리 적용할 수 있다.
또한, 제5 실시 형태에 있어서는 콘택트 홀(98) 형성에 있어서, 하드 마스크 상에 레지스트 마스크를 조합하여 실리콘 산화막(94)의 에칭을 행하는 경우에 대해 설명하였다. 또한, 홀(108) 및 비아 홀(118)의 형성에 있어서, 2층의 하드 마스크를 이용하는 경우에 대해 설명하였다. 그러나, 본 발명에 있어서는 이에 한정되는 것은 아니며, 제1 실시 형태에 설명한 2층의 하드 마스크를 조합하는 것, 제4 실시 형태에 설명한 2층의 레지스트 마스크를 조합하는 것, 혹은 하드 마스크와 레지스트 마스크를 조합하는 것 등 다른 마스크의 조합으로 한 것이라도 좋다. 이러한 마스크의 선택은, 상술한 바와 같이 필요한 패턴의 치수나 생산성 등을 고려하여 적절하게 선택하면 된다. 단, 예를 들어 하드 마스크를 조합한 마스크에 의해, 에칭을 행할 때에는 피가공막[예를 들어, 실리콘 산화막(94) 등]과의 에칭 선택비를 충분히 크게 취할 수 있는 재료를 이용하는 것이 필요하다.
또한, 예를 들어 제1 실시 형태의 스텝 S2, 제3 실시 형태의 스텝 S40을 실행함으로써, 본 발명의 피가공막 형성 공정이 실행된다. 또한, 예를 들어 제1 실시 형태의 스텝 S4 내지 S16, 혹은 제3 실시 형태의 스텝 S42 내지 S52를 실행함으로써 본 발명의 제1 마스크 형성 공정이 실행되고, 제1 실시 형태의 스텝 S18 내지 스텝 S32, 혹은 제3 실시 형태의 스텝 S54 내지 스텝 S62를 실행함으로써 본 발명의 제2 마스크 형성 공정이 실행된다. 또한, 제1 및 제3 실시 형태의 스텝 S34 및 스텝 S66을 실행함으로써 본 발명의 에칭 공정이 실행된다.
또한 예를 들어, 제1 실시 형태에 있어서 스텝 S4 및 스텝 S18을 실행함으로써 각각 본 발명의 제1 및 제2 재료막 형성 공정이 실행되고, 스텝 S8 내지 스텝 S12, 스텝 S22 내지 스텝 S26을 실행함으로써 각각 제1 및 제2 레지스트 패턴 형성 공정이 실행되고, 스텝 S14 및 스텝 S30을 실행함으로써 각각 제1 및 제2 에칭 공정이 실행된다.
또한 예를 들어, 제3 실시 형태에 있어서 스텝 S44 및 스텝 S56을 실행함으로써 제1 및 제2 레지스트 도포 공정이 실행되고, 스텝 S48 내지 스텝 S52, 스텝 S56 내지 스텝 S62를 실행함으로써 각각 제1 및 제2 레지스트 마스크 형성 공정이 실행되고, 스텝 S64를 실행함으로써 반사 방지막 에칭 공정이 실행된다.
본 발명에 따르면, 노광에 있어서 이용하는 포토 마스크를 제1 및 제2 포토 마스크의 조합에 의해 구성한다. 이 제1 및 제2 포토 마스크를 이용하여 피가공막 상에 형성된 제1 및 제2 마스크를 조합한 마스크는 실제로 형성하는 실패턴 부분에만 개구하는 마스크로 되어 있다. 그리고, 이 제1 및 제2 마스크를 마스크로 하고, 피가공막을 에칭함으로써 원하는 패턴을 형성할 수 있다. 여기서, 제1 마스크에 있어서는, 패턴 피치가 소정의 범위 내가 되도록 조정되어 있으므로, 초해상 기술 등 패턴에 어느 정도의 주기성이 필요한 기술을 이용해도 정확하게 패턴을 형성할 수 있다. 또한, 제2 마스크에 의해 패턴의 불필요 부분이 덮인다. 따라서, 주기성으로부터 벗어난 부분을 갖는 패턴을 패턴 설계에 충실히 형성할 수 있다.
도1은 본 발명의 제1 실시 형태에 있어서의 제1 포토 마스크를 설명하기 위한 개략도.
도2는 본 발명의 제1 실시 형태에 있어서의 제2 포토 마스크를 설명하기 위한 개략도.
도3은 본 발명의 제1 실시 형태에 있어서 형성한 홈 패턴을 설명하기 위한 개략도.
도4는 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 방법을 설명하기 위한 흐름도.
도5는 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도6은 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도7은 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도8은 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도9는 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도10은 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도11은 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도12는 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도13은 본 발명의 제1 실시 형태에 있어서의 홈 패턴의 형성 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도14는 본 발명의 제2 실시 형태에 있어서의 제1 포토 마스크를 설명하기 위한 개략도.
도15는 본 발명의 제2 실시 형태에 있어서의 제2 포토 마스크를 설명하기 위한 개략도.
도16은 본 발명의 제2 실시 형태에 있어서의 제1 포토 마스크와 제2 포토 마스크를 포갠 상태를 설명하기 위한 개략도.
도17은 본 발명의 제2 실시 형태에 있어서 형성한 라인 패턴의 치수와 디포커스의 관계를 설명하기 위한 그래프.
도18은 본 발명의 제3 실시 형태에 있어서의 제1 포토 마스크를 설명하기 위한 개략도.
도19는 본 발명의 제3 실시 형태에 있어서의 제2 포토 마스크를 설명하기 위한 개략도.
도20은 본 발명의 제3 실시 형태에 있어서의 제1 포토 마스크와 제2 포토 마스크를 포갠 상태를 설명하기 위한 개략도.
도21은 본 발명의 제4 실시 형태에 있어서의 홈 패턴의 형성 방법에 대해 설명하기 위한 흐름도.
도22는 본 발명의 제4 실시 형태에 있어서의 홈 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도.
도23은 본 발명의 제4 실시 형태에 있어서의 홈 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도.
도24는 본 발명의 제4 실시 형태에 있어서의 홈 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도.
도25는 본 발명의 제4 실시 형태에 있어서의 홈 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도.
도26은 본 발명의 제4 실시 형태에 있어서의 홈 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도.
도27은 본 발명의 제4 실시 형태에 있어서의 홈 패턴 형성 과정의 상태를 설명하기 위한 단면 개략도.
도28은 본 발명의 제5 실시 형태에 있어서의 반도체 장치 대해 설명하기 위한 단면 개략도.
도29는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 방법에 대해 설명하기 위한 흐름도.
도30은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도31은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도32는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도33은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도34는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도35는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도36은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도37은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도38은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도39는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도40은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도41은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도42는 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도43은 본 발명의 제5 실시 형태에 있어서의 반도체 장치의 제조 과정에 있어서의 상태를 설명하기 위한 단면 개략도.
도44는 종래의 패턴이 형성된 포토 마스크를 설명하기 위한 개략도.
도45는 종래의 포토 마스크의 패턴을 전사한 경우에 디포커스(μm)와, 전사된 각 라인의 치수(㎚)의 관계를 설명하기 위한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
2, 8, 52, 58, 62, 68 : 차광부
4, 54, 64 : 실패턴
6, 56, 66 : 더미 패턴
10, 48, 60, 70, 86, 148, 248, 348 : 개구
20, 90 : 기판
22 : 저유전율 절연막
24 : 홈 패턴
30, 130, 230, 330 : 실리콘 질화막
32, 44, 72, 82, 132, 144, 232, 244, 332, 344 : 유기 반사 방지막
34, 46, 74, 84, 134, 146, 234, 246, 346, 432 : 포지티브 레지스트
36, 76, 136, 236, 336 : 개구(실)
38, 78, 138, 238, 338 개구(더미)
40, 140, 240, 340 : 제1 하드 마스크
42, 242, 342 : 실리콘 산화막
50, 250, 350 : 제2 하드 마스크
80 : 제1 레지스트 마스크
88, 150 : 제2 레지스트 마스크
92 : 트랜지스터
94 : 실리콘 산화막
96, 98 : 콘택트 플러그
100, 110, 120 : 배리어 메탈
102 : 텅스텐
104, 114 : 저유전율 절연막
106 : 금속 배선
108 : 홀
112, 122 : 구리
116 : 비아 플러그(via plug)
118 : 비아 홀(via hole)

Claims (12)

  1. 포토리소그래피에 있어서 이용되는 제1 및 제2 포토 마스크로 이루어지는 한 쌍의 포토 마스크이며,
    상기 제1 포토 마스크는,
    피가공막에 형성되는 실제의 패턴인 실패턴과 상기 제1 포토 마스크의 패턴 피치가 소정의 범위 내가 되도록 가한 더미 패턴을 갖고,
    상기 제2 포토 마스크는,
    상기 더미 패턴이 형성된 영역과 상기 실패턴이 형성된 영역을 구분하는 패턴을 갖는 것을 특징으로 하는 포토 마스크.
  2. 제1항에 있어서, 상기 제1 포토 마스크는 하프톤형 위상 시프트 마스크 또는 레벤손형 위상 시프트 마스크인 것을 특징으로 하는 포토 마스크.
  3. 기판에 피가공막을 형성하는 피가공막 형성 공정과,
    상기 피가공막에 제1 포토 마스크를 이용한 리소그래피에 의해 제1 마스크를 형성하는 제1 마스크 형성 공정과,
    상기 피가공막 및 상기 제1 마스크 상에 제2 포토 마스크를 이용한 리소그래피에 의해 제2 마스크를 형성하는 제2 마스크 형성 공정과,
    상기 제1 마스크 및 상기 제2 마스크를 마스크로 하고, 상기 피가공막을 에칭하는 에칭 공정을 구비하고,
    상기 제1 포토 마스크는,
    상기 피가공막에 실제로 형성하는 패턴에 대응하는 실패턴과 포토 마스크 내의 패턴 피치를 소정의 범위 내로 하도록 가한 더미 패턴을 갖고,
    상기 제2 포토 마스크는,
    상기 제1 마스크의 상기 실패턴이 형성된 영역과 상기 더미 패턴이 형성된 영역을 구분하는 패턴을 갖는 것을 특징으로 하는 패턴 형성 방법.
  4. 제3항에 있어서, 상기 제1 마스크는 하드 마스크이며,
    상기 제1 마스크 형성 공정은,
    상기 피가공막 상에 제1 마스크의 재료가 되는 제1 재료막을 형성하는 제1 재료막 형성 공정과,
    상기 제1 재료막 상에 리소그래피에 의해 상기 제1 포토 마스크의 패턴을 전사하여 가공한 제1 레지스트 패턴을 형성하는 제1 레지스트 패턴 형성 공정과,
    상기 제1 레지스트 패턴을 마스크로 하고, 상기 제1 재료막을 에칭하는 제1 에칭 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  5. 제4항에 있어서, 상기 제2 마스크는 하드 마스크이며,
    상기 제2 마스크 형성 공정은,
    상기 피가공막 및 상기 제1 마스크 상에 제2 마스크의 재료막이 되는 제2 재료막을 형성하는 제2 재료막 형성 공정과,
    상기 제2 재료막 상에 리소그래피에 의해 상기 제2 포토 마스크의 패턴을 전사하여 가공한 제2 레지스트 패턴을 형성하는 제2 레지스트 패턴 형성 공정과,
    상기 제2 레지스트 패턴을 마스크로 하고, 상기 제2 재료막을 에칭하는 제2 에칭 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  6. 제5항에 있어서, 상기 제1 마스크는 실리콘 질화막이고, 상기 제2 마스크는 실리콘 산화막인 것을 특징으로 하는 패턴 형성 방법.
  7. 제4항에 있어서, 상기 제2 마스크는 레지스트 마스크이며,
    상기 제2 마스크 형성 공정은,
    상기 피가공막 및 상기 제1 마스크 상에 제2 레지스트를 도포하는 제2 레지스트 도포 공정과,
    리소그래피에 의해 상기 제2 레지스트에 상기 제2 포토 마스크 패턴을 전사하여 제2 레지스트 마스크를 형성하는 레지스트 마스크 형성 공정을 구비하는 것을 특징으로 하는 패턴 형성 방법.
  8. 제3항에 있어서, 상기 제1 및 제2 마스크는 레지스트 마스크이며,
    상기 제1 마스크 형성 공정은,
    상기 피가공막 상에 제1 레지스트를 도포하는 제1 레지스트 도포 공정과,
    리소그래피에 의해 상기 제1 레지스트에 상기 제1 포토 마스크의 패턴을 전사하여 제1 레지스트 마스크를 형성하는 레지스트 마스크 형성 공정을 구비하고,
    상기 제2 마스크 형성 공정은,
    상기 피가공막 및 상기 제1 마스크 상에 반사 방지막을 형성하는 반사 방지막 형성 공정과 제2 레지스트를 도포하는 제2 레지스트 도포 공정과,
    리소그래피에 의해 상기 제2 레지스트에 상기 제2 포토 마스크 패턴을 전사하여 제2 레지스트 마스크를 형성하는 제2 레지스트 마스크 형성 공정과,
    상기 제2 레지스트 마스크를 마스크로 하고, 상기 반사 방지막을 에칭하는 반사 방지막 에칭 공정을 구비하는 것을 특징으로 하는 패턴 형성 방법.
  9. 제8항에 있어서, 상기 제1 레지스트는 상기 제2 레지스트보다 감도가 낮은 것을 특징으로 하는 패턴 형성 방법.
  10. 제8항에 있어서, 상기 반사 방지막은 제2 레지스트 형성 공정에 있어서의 리소그래피에 있어서, 사용하는 노광광을 충분히 흡수할 수 있는 막 두께로 형성하는 것을 특징으로 하는 패턴 형성 방법.
  11. 제3항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 마스크 형성 공정에 있어서의 리소그래피시에 노광의 조명으로서 4점 조명 광원, 2점 조명 광원 및 링 조명 광원 중 어느 하나의 광원을 이용하는 것을 특징으로 하는 패턴 형성 방법.
  12. 제3항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 포토 마스크는 하프톤형 위상 시프트 마스크 또는 레벤손형 위상 시프트 마스크 중 어느 하나인 것을 특징으로 하는 패턴 형성 방법.
KR1020040089535A 2003-11-06 2004-11-05 포토 마스크 및 패턴 형성 방법 KR101122891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003377439A JP4540327B2 (ja) 2003-11-06 2003-11-06 フォトマスクのパターン形成方法
JPJP-P-2003-00377439 2003-11-06

Publications (2)

Publication Number Publication Date
KR20050043680A true KR20050043680A (ko) 2005-05-11
KR101122891B1 KR101122891B1 (ko) 2012-06-05

Family

ID=34544395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040089535A KR101122891B1 (ko) 2003-11-06 2004-11-05 포토 마스크 및 패턴 형성 방법

Country Status (5)

Country Link
US (4) US7479366B2 (ko)
JP (1) JP4540327B2 (ko)
KR (1) KR101122891B1 (ko)
DE (1) DE102004053563A1 (ko)
TW (1) TWI363369B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930378B1 (ko) * 2006-12-14 2009-12-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100959440B1 (ko) * 2007-11-30 2010-05-25 주식회사 동부하이텍 마스크, 마스크의 제조 방법 및 이를 이용하여 제조된 반도체 소자

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540327B2 (ja) * 2003-11-06 2010-09-08 ルネサスエレクトロニクス株式会社 フォトマスクのパターン形成方法
JP4598575B2 (ja) * 2005-03-17 2010-12-15 ルネサスエレクトロニクス株式会社 パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法
KR100613461B1 (ko) * 2005-06-29 2006-08-17 주식회사 하이닉스반도체 이중노광기술을 이용한 이중노광방법과 이를 위한포토마스크
US7501227B2 (en) * 2005-08-31 2009-03-10 Taiwan Semiconductor Manufacturing Company System and method for photolithography in semiconductor manufacturing
JP4952009B2 (ja) * 2006-03-23 2012-06-13 凸版印刷株式会社 インプリント用モールドの製造方法
US7910604B2 (en) * 2006-07-12 2011-03-22 Novus International, Inc. Antioxidant combinations for use in feed rations to increase milk production and milk fat
US8691843B2 (en) * 2006-07-12 2014-04-08 Novus International, Inc. Antioxidant combinations for use in ruminant feed rations
KR100798738B1 (ko) * 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
JP2008091720A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体装置の製造方法
KR100771891B1 (ko) * 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US7867912B2 (en) * 2007-02-20 2011-01-11 Qimonda Ag Methods of manufacturing semiconductor structures
US8134668B2 (en) * 2007-03-05 2012-03-13 Sharp Kabushiki Kaisha Liquid crystal display device and production method thereof
KR100862315B1 (ko) * 2007-03-23 2008-10-13 주식회사 하이닉스반도체 마스크 리워크 방법
TWI334163B (en) * 2007-03-30 2010-12-01 Nanya Technology Corp Method of pattern transfer
KR100894393B1 (ko) 2007-06-11 2009-04-20 주식회사 동부하이텍 마스크의 설계방법 및 반도체소자
US8404714B2 (en) * 2008-01-04 2013-03-26 Novus International, Inc. Combinations to improve animal health and performance
KR100960887B1 (ko) 2008-06-12 2010-06-04 주식회사 동부하이텍 반도체 소자의 마스크 제조 방법
US8163466B2 (en) * 2009-02-17 2012-04-24 International Business Machines Corporation Method for selectively adjusting local resist pattern dimension with chemical treatment
US8598032B2 (en) * 2011-01-19 2013-12-03 Macronix International Co., Ltd Reduced number of masks for IC device with stacked contact levels
KR101579772B1 (ko) * 2011-02-18 2015-12-23 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼 레벨 싱귤레이션 방법 및 시스템
EP2492753A2 (en) * 2011-02-28 2012-08-29 Rohm and Haas Electronic Materials LLC Developer compositions and methods of forming photolithographic patterns
US8697537B2 (en) * 2012-02-01 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning for a semiconductor device
US9841170B2 (en) 2012-04-19 2017-12-12 Philips Lighting Holding B.V. LED grid device and a method of manufacturing a LED grid device
US9349639B2 (en) 2014-10-08 2016-05-24 United Microelectronics Corp. Method for manufacturing a contact structure used to electrically connect a semiconductor device
TWI648857B (zh) 2015-05-07 2019-01-21 聯華電子股份有限公司 半導體元件及其製作方法
US9368365B1 (en) 2015-05-12 2016-06-14 United Microelectronics Corp. Method for forming a semiconductor structure
US9991167B2 (en) 2016-03-30 2018-06-05 Globalfoundries Inc. Method and IC structure for increasing pitch between gates
CN112951803B (zh) * 2019-11-26 2023-12-01 华邦电子股份有限公司 微影制程的关键尺寸的监控结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234084B2 (ja) * 1993-03-03 2001-12-04 株式会社東芝 微細パターン形成方法
JPH07211619A (ja) * 1994-01-25 1995-08-11 Hitachi Ltd 回路パターンの形成方法及びそれに用いられるレチクル
US5523258A (en) * 1994-04-29 1996-06-04 Cypress Semiconductor Corp. Method for avoiding lithographic rounding effects for semiconductor fabrication
JP3421466B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 レジストパターン形成方法
JP3444692B2 (ja) * 1995-04-14 2003-09-08 沖電気工業株式会社 パターン形成方法
JPH09115810A (ja) * 1995-10-19 1997-05-02 Hitachi Ltd 半導体集積回路装置の製造方法
JPH09205057A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体装置の製造方法
JPH11214280A (ja) * 1998-01-20 1999-08-06 Nec Corp パターン形成方法
WO2000067302A1 (fr) 1999-04-28 2000-11-09 Nikon Corporation Procede d'exposition, dispositif d'exposition, systeme d'exposition, masque et procede de fabrication de composants
JP2001257156A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置の製造方法
US6451508B1 (en) 2000-04-28 2002-09-17 International Business Machines Corporation Plural interleaved exposure process for increased feature aspect ratio in dense arrays
JP4417527B2 (ja) 2000-05-15 2010-02-17 大日本印刷株式会社 マスクパタンの形成方法、およびフォトマスク
US6368979B1 (en) * 2000-06-28 2002-04-09 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
JP2002158157A (ja) * 2000-11-17 2002-05-31 Nikon Corp 照明光学装置および露光装置並びにマイクロデバイスの製造方法
US6905800B1 (en) * 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
JP2002189279A (ja) 2000-12-19 2002-07-05 Sony Corp フォトマスクの製造方法、フォトマスクの製造装置およびフォトマスク
JP2002324743A (ja) * 2001-04-24 2002-11-08 Canon Inc 露光方法及び装置
KR100479600B1 (ko) * 2001-06-28 2005-04-06 주식회사 하이닉스반도체 콘택 형성 방법
US7014955B2 (en) * 2001-08-28 2006-03-21 Synopsys, Inc. System and method for indentifying dummy features on a mask layer
TW491967B (en) 2001-11-14 2002-06-21 Taiwan Semiconductor Mfg Mask combination and method of use
JP2003209167A (ja) * 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
JP2003248296A (ja) 2002-02-27 2003-09-05 Sony Corp 露光マスクおよびその製造方法、ならびに転写パターンの形成方法
US6929887B1 (en) * 2002-04-18 2005-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Printable assist lines and the removal of such
JP4342767B2 (ja) * 2002-04-23 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2006156422A (ja) * 2002-12-27 2006-06-15 Nikon Corp パターン形成方法、電子デバイス製造方法、及び電子デバイス
US7223517B2 (en) * 2003-08-05 2007-05-29 International Business Machines Corporation Lithographic antireflective hardmask compositions and uses thereof
JP4540327B2 (ja) * 2003-11-06 2010-09-08 ルネサスエレクトロニクス株式会社 フォトマスクのパターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100930378B1 (ko) * 2006-12-14 2009-12-08 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100959440B1 (ko) * 2007-11-30 2010-05-25 주식회사 동부하이텍 마스크, 마스크의 제조 방법 및 이를 이용하여 제조된 반도체 소자

Also Published As

Publication number Publication date
KR101122891B1 (ko) 2012-06-05
DE102004053563A1 (de) 2005-06-09
US20090092932A1 (en) 2009-04-09
US7883834B2 (en) 2011-02-08
US20050100799A1 (en) 2005-05-12
US7479366B2 (en) 2009-01-20
TW200518172A (en) 2005-06-01
JP2005140997A (ja) 2005-06-02
JP4540327B2 (ja) 2010-09-08
TWI363369B (en) 2012-05-01
US7666577B2 (en) 2010-02-23
US8530145B2 (en) 2013-09-10
US20110091819A1 (en) 2011-04-21
US20100104986A1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
KR101122891B1 (ko) 포토 마스크 및 패턴 형성 방법
KR100231937B1 (ko) 멀티레벨 레티클 시스템 및 멀티레벨 포토레지스트 프로파일 형성 방법
KR100647182B1 (ko) 포토마스크, 포토마스크의 제조 방법, 및 그 포토마스크를이용한 반도체 장치의 제조 방법
JPH08328235A (ja) フォトマスク及びその製造方法
JPH06289594A (ja) 放射感知層のパターン化に使用するレチクルおよび放射感知層をパターン化する方法
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
US6355503B2 (en) Method for producing square contact holes utilizing side lobe formation
US8343713B2 (en) Method for patterning material layer
KR101656456B1 (ko) 하프톤형 위상반전 블랭크 포토마스크와 하프톤형 위상반전 포토마스크 및 그의 제조방법
JP2001235850A (ja) フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法
US6187480B1 (en) Alternating phase-shifting mask
US7741016B2 (en) Method for fabricating semiconductor device and exposure mask
US20070087571A1 (en) Etching bias reduction
JP2005159264A (ja) パターン形成方法及び半導体装置の製造方法
US5895735A (en) Phase shift masks including first and second radiation blocking layer patterns, and methods of fabricating and using the same
JPH1048806A (ja) フォトマスク及びその製造方法、フォトマスクブランクス
US20070069387A1 (en) Semiconductor device and method of forming the same
US8475976B2 (en) Method of fabricating integrated circuit using alternating phase-shift mask and phase-shift trim mask
KR100752673B1 (ko) 보조 패턴을 갖는 포토마스크 및 그 제조 방법
US20030180629A1 (en) Masks and method for contact hole exposure
US5814424A (en) Half tone phase shift masks with staircase regions and methods of fabricating the same
US6316340B1 (en) Photolithographic process for preventing corner rounding
KR20050069363A (ko) 노광 방법
KR100685891B1 (ko) 위상반전마스크
JP2007123356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 8