JP2577507B2 - ウェーハの描画装置 - Google Patents
ウェーハの描画装置Info
- Publication number
- JP2577507B2 JP2577507B2 JP2403792A JP40379290A JP2577507B2 JP 2577507 B2 JP2577507 B2 JP 2577507B2 JP 2403792 A JP2403792 A JP 2403792A JP 40379290 A JP40379290 A JP 40379290A JP 2577507 B2 JP2577507 B2 JP 2577507B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- shot
- area
- chip
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
Description
【０００１】
【産業上の利用分野】本発明は、縮小型投影装置（以
下、ステッパ）を使ってレティクル上に描かれたパター
ンをウェーハ上に縮小投影する描画装置に関するもの
で、特にフォトレジストをステップ＆リピート方式で感
光させる際に使用されるものである。
下、ステッパ）を使ってレティクル上に描かれたパター
ンをウェーハ上に縮小投影する描画装置に関するもの
で、特にフォトレジストをステップ＆リピート方式で感
光させる際に使用されるものである。
【０００２】
【従来の技術】従来、ステッパを使ってレティクル上に
描かれたパターンをウェーハ上に縮小投影する際に、一
描画（以下、ショット）ずつフォトレジストを感光さ
せ、ウェーハ全面を描画する方法としては、その配列の
仕方によって表１に示すような四つの種類に分けること
ができる。
描かれたパターンをウェーハ上に縮小投影する際に、一
描画（以下、ショット）ずつフォトレジストを感光さ
せ、ウェーハ全面を描画する方法としては、その配列の
仕方によって表１に示すような四つの種類に分けること
ができる。
【０００３】
【表１】
【０００４】つまり、ウェーハ面内において、Ｘ方向Ｙ
方向共にショットが偶数個配列する場合、Ｘ方向にショ
ットが偶数個、Ｙ方向にショットが奇数個配列する場
合、Ｘ方向にショットが奇数個、Ｙ方向にショットが偶
数個配列する場合、Ｘ方向Ｙ方向共にショットが奇数個
配列する場合がある。
方向共にショットが偶数個配列する場合、Ｘ方向にショ
ットが偶数個、Ｙ方向にショットが奇数個配列する場
合、Ｘ方向にショットが奇数個、Ｙ方向にショットが偶
数個配列する場合、Ｘ方向Ｙ方向共にショットが奇数個
配列する場合がある。
【０００５】上記配列の方法は、具体的には図７乃至図
１０に示すようになるが、例えば５インチウェーハを想
定し、一ショットの大きさを１５ｍｍ×１５ｍｍと仮定
すると、完全な形で得られるショット数は、それぞれ３
８ショット、４０ショット、３９ショット、３７ショッ
トとなる。従って、一ショットが一個の集積回路（以
下、ＩＣ）とすれば、図８の配列によるときがウェーハ
当りのショット数が最も多くなる。つまり、図８の配列
によりウェーハを描画すれば、最も生産効率が良くな
る。
１０に示すようになるが、例えば５インチウェーハを想
定し、一ショットの大きさを１５ｍｍ×１５ｍｍと仮定
すると、完全な形で得られるショット数は、それぞれ３
８ショット、４０ショット、３９ショット、３７ショッ
トとなる。従って、一ショットが一個の集積回路（以
下、ＩＣ）とすれば、図８の配列によるときがウェーハ
当りのショット数が最も多くなる。つまり、図８の配列
によりウェーハを描画すれば、最も生産効率が良くな
る。
【０００６】ここで、上記描画方法では、四種類の配列
方法から、ウェーハ当りのショット数が最も多くなる配
列方法を選択する必要がある。かかる選択には、それぞ
れの配列方法について人が手書きしたものの中からウェ
ーハ当りのショット数が最も大きくなるものを人が数え
ることによって行われていた。
方法から、ウェーハ当りのショット数が最も多くなる配
列方法を選択する必要がある。かかる選択には、それぞ
れの配列方法について人が手書きしたものの中からウェ
ーハ当りのショット数が最も大きくなるものを人が数え
ることによって行われていた。
【０００７】しかしながら、ＩＣサイズ（チップサイ
ズ）が小さくなり、ＩＣの数（チップ数）が多くなる
と、人が手書きし、かつその個数を数えるのは大変に酷
となる。
ズ）が小さくなり、ＩＣの数（チップ数）が多くなる
と、人が手書きし、かつその個数を数えるのは大変に酷
となる。
【０００８】図１１は、チップサイズと、チップグロス
又は理論グロスとの関係を示したものである。ここで、
理論グロスとは、ウェーハ主表面の面積を一つのＩＣの
面積で割った数をいい、図１１において破線によって示
されるものである。また、チップグロスとは、ウェーハ
主表面に完全な形で形成される実際のＩＣの数をいい、
図５において実線によって示されるものである。つま
り、例えばチップサイズを３ｍｍ×３ｍｍとすると、チ
ップグロスは約１３００となり、もはや人が一つ一つ数
えるのは不可能に近くなる。
又は理論グロスとの関係を示したものである。ここで、
理論グロスとは、ウェーハ主表面の面積を一つのＩＣの
面積で割った数をいい、図１１において破線によって示
されるものである。また、チップグロスとは、ウェーハ
主表面に完全な形で形成される実際のＩＣの数をいい、
図５において実線によって示されるものである。つま
り、例えばチップサイズを３ｍｍ×３ｍｍとすると、チ
ップグロスは約１３００となり、もはや人が一つ一つ数
えるのは不可能に近くなる。
【０００９】ここで、ステッパのショットサイズとチッ
プサイズとの関係について、後の説明の便宜のため、説
明しておくこととする。即ち、ショットサイズとは、ス
テッパによって描画するときの一ショットの大きさをい
い、チップサイズとは、一つのＩＣの大きさをいう。つ
まり、一ショット中に多数のＩＣが含まれる場合があ
り、又、一ショット中に一つのＩＣが含まれるときはシ
ョットサイズとチップサイズは同等になる。
プサイズとの関係について、後の説明の便宜のため、説
明しておくこととする。即ち、ショットサイズとは、ス
テッパによって描画するときの一ショットの大きさをい
い、チップサイズとは、一つのＩＣの大きさをいう。つ
まり、一ショット中に多数のＩＣが含まれる場合があ
り、又、一ショット中に一つのＩＣが含まれるときはシ
ョットサイズとチップサイズは同等になる。
【００１０】
【発明が解決しようとする課題】このように、従来で
は、四つの配列方法の中から、人が手書きし、かつその
個数を数えることにより、ウェーハ当りのＩＣの数が最
も多くなる配列方法を選択していたため、ＩＣサイズ
（チップサイズ）が小さくなり、ＩＣの数（チップ数）
が多くなるにつれて、最も生産効率の良い配列方法を選
ぶのが事実上不可能となる欠点があった。
は、四つの配列方法の中から、人が手書きし、かつその
個数を数えることにより、ウェーハ当りのＩＣの数が最
も多くなる配列方法を選択していたため、ＩＣサイズ
（チップサイズ）が小さくなり、ＩＣの数（チップ数）
が多くなるにつれて、最も生産効率の良い配列方法を選
ぶのが事実上不可能となる欠点があった。
【００１１】本発明は、上記欠点を解決すべくなされた
ものであり、ウェーハ当りのショット数が最も少なく、
かつウェーハ当りのチップグロスが最大となる配列方法
を自動的かつ短時間に決定でき、その配列方法に従い、
レティクル上に描かれたパターンをウェーハ上に縮小投
影できるウェーハの描画装置を提供することを目的とす
る。
ものであり、ウェーハ当りのショット数が最も少なく、
かつウェーハ当りのチップグロスが最大となる配列方法
を自動的かつ短時間に決定でき、その配列方法に従い、
レティクル上に描かれたパターンをウェーハ上に縮小投
影できるウェーハの描画装置を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の描画装置は、ショット配列の中心となる基
本ショットの位置を、ウェーハの中心に対して少しずつ
移動させ、各配列方法におけるチップグロス又はショッ
トグロスを算出し、これら配列方法のうちウェーハ当り
のショット数が最も少なく、かつウェーハ当りのチップ
グロスが最大となる所定の配列方法を選択する第１の手
段と、前記所定の配列方法に従い、レティクル上に描か
れたパターンをウェーハ上に描画する第２の手段とを備
えている。
に、本発明の描画装置は、ショット配列の中心となる基
本ショットの位置を、ウェーハの中心に対して少しずつ
移動させ、各配列方法におけるチップグロス又はショッ
トグロスを算出し、これら配列方法のうちウェーハ当り
のショット数が最も少なく、かつウェーハ当りのチップ
グロスが最大となる所定の配列方法を選択する第１の手
段と、前記所定の配列方法に従い、レティクル上に描か
れたパターンをウェーハ上に描画する第２の手段とを備
えている。
【００１３】また、前記第１の手段は、前記ウェーハの
周辺部に形成されるディフェクトエリアと前記ウェーハ
の情報エリアとを除いたウェーハ面内において、ウェー
ハ当りのショット数が最も少なく、かつウェーハ当りの
チップグロスが最大となる所定の配列方法を選択してい
る。
周辺部に形成されるディフェクトエリアと前記ウェーハ
の情報エリアとを除いたウェーハ面内において、ウェー
ハ当りのショット数が最も少なく、かつウェーハ当りの
チップグロスが最大となる所定の配列方法を選択してい
る。
【００１４】
【作用】上記の構成によれば、ウェーハ当りのショット
数が最も少なく、かつウェーハ当りのチップグロスが最
大となる配列方法を自動的かつ短時間に決定でき、その
配列方法に従い、レティクル上に描かれたパターンをウ
ェーハ上に縮小投影することができる。
数が最も少なく、かつウェーハ当りのチップグロスが最
大となる配列方法を自動的かつ短時間に決定でき、その
配列方法に従い、レティクル上に描かれたパターンをウ
ェーハ上に縮小投影することができる。
【００１５】
【実施例】以下、図面を参照しながら、本発明の一実施
例に係わるウェーハの描画装置について詳細に説明す
る。
例に係わるウェーハの描画装置について詳細に説明す
る。
【００１６】ウェーハ上に形成されたフォトレジストを
ステップ＆リピート方式で感光させる際に、従来技術に
おいてはその配列の仕方に四つのパターンがあることを
述べたが、本発明ではその配列の仕方を四つのパターン
に限定せず、考えられる配列方法を全てについて検討
し、これらの中から、ウェーハ当りのショット数が最も
少なく、かつウェーハ当りのチップグロスが最大となる
配列方法を自動的かつ短時間に決定しようとするもので
ある。
ステップ＆リピート方式で感光させる際に、従来技術に
おいてはその配列の仕方に四つのパターンがあることを
述べたが、本発明ではその配列の仕方を四つのパターン
に限定せず、考えられる配列方法を全てについて検討
し、これらの中から、ウェーハ当りのショット数が最も
少なく、かつウェーハ当りのチップグロスが最大となる
配列方法を自動的かつ短時間に決定しようとするもので
ある。
【００１７】以下、図１乃至図３を参照しながら、本発
明に係わるショットの配列方法と、その配列方法による
ショットグロス及びチップグロスの算出方法について具
体的に説明する。
明に係わるショットの配列方法と、その配列方法による
ショットグロス及びチップグロスの算出方法について具
体的に説明する。
【００１８】まず、ウェーハのサイズＷＳについて検討
する。ウェーハのサイズＷＳは、例えば３、４、５又は
６インチのいずれかとする。次に、ウェーハの中心（図
１乃至図３において×印で示す）を決め、そこを原点Ｏ
と定義する。また、この原点Ｏを中心にＸ軸とこれに直
行するＹ軸を決め、所定の座標系を決定する。次に、シ
ョットサイズＳとチップサイズＣＳについて検討する。
ここでは、説明を簡単にするため、ショットサイズＳと
チップサイズＣＳとは等しいものと仮定する。また、一
ショットずつウェーハ上のフォトレジストを感光させ、
ウェーハ全面にショットの配列を形成するが、各ショッ
トの四辺はＸ軸又はＹ軸に平行又は直行するものとす
る。さらに、原点に最も近接する一ショットを基本ショ
ットと定義し、かつこの基本ショットの中心をショット
配列の中心として定義する。ここで、ショット配列の中
心の原点Ｏからの距離Ｒ（ｘ，ｙ）は、
する。ウェーハのサイズＷＳは、例えば３、４、５又は
６インチのいずれかとする。次に、ウェーハの中心（図
１乃至図３において×印で示す）を決め、そこを原点Ｏ
と定義する。また、この原点Ｏを中心にＸ軸とこれに直
行するＹ軸を決め、所定の座標系を決定する。次に、シ
ョットサイズＳとチップサイズＣＳについて検討する。
ここでは、説明を簡単にするため、ショットサイズＳと
チップサイズＣＳとは等しいものと仮定する。また、一
ショットずつウェーハ上のフォトレジストを感光させ、
ウェーハ全面にショットの配列を形成するが、各ショッ
トの四辺はＸ軸又はＹ軸に平行又は直行するものとす
る。さらに、原点に最も近接する一ショットを基本ショ
ットと定義し、かつこの基本ショットの中心をショット
配列の中心として定義する。ここで、ショット配列の中
心の原点Ｏからの距離Ｒ（ｘ，ｙ）は、
【００１９】
【００２０】で表される。
【００２１】次に、ショット配列の中心を以下に示す式
（２），（３）の範囲内で所定の規則に従って順次移動
させ、それぞれの配列方法によるショットグロス及びチ
ップグロス（ここでは、ショットサイズＳとチップサイ
ズＣＳとは等しいものと仮定しているため同じになる）
を算出する。
（２），（３）の範囲内で所定の規則に従って順次移動
させ、それぞれの配列方法によるショットグロス及びチ
ップグロス（ここでは、ショットサイズＳとチップサイ
ズＣＳとは等しいものと仮定しているため同じになる）
を算出する。
【００２２】
【００２３】例えば、所定の規則としては、ｘ及びｙを
上記式（２），（３）範囲内において１／１０ずつ移動
していき、それぞれの配列方法についてショットグロス
及びチップグロスを算出する。この場合、配列方法とし
ては、
上記式（２），（３）範囲内において１／１０ずつ移動
していき、それぞれの配列方法についてショットグロス
及びチップグロスを算出する。この場合、配列方法とし
ては、
【００２４】
【００２５】通り考えられる。なお、ショットグロス及
びチップグロスの算出方法としては、種々の方法が考え
られるが、例えば各ショットの四隅の点の原点Ｏからの
距離をそれぞれ算出し、四隅の点の全てが描画領域とし
てのウェーハの半径（ＷＳ／２）内に存在しているもの
については、それを数に入れ、一点でも半径外に存在し
てるものについては、それを数に入れないことにより行
うことができる。
びチップグロスの算出方法としては、種々の方法が考え
られるが、例えば各ショットの四隅の点の原点Ｏからの
距離をそれぞれ算出し、四隅の点の全てが描画領域とし
てのウェーハの半径（ＷＳ／２）内に存在しているもの
については、それを数に入れ、一点でも半径外に存在し
てるものについては、それを数に入れないことにより行
うことができる。
【００２６】なお、ウェーハの周辺部のディフェクトエ
リアを除くため、ウェーハの周辺部にサラウンドカット
ＳＣを設けることもできる。かかる場合には、ウェーハ
のサイズＷＳ´を、 ＷＳ´＝ＷＳ−２×ＳＣ …（５） として計算すれば問題はない。
リアを除くため、ウェーハの周辺部にサラウンドカット
ＳＣを設けることもできる。かかる場合には、ウェーハ
のサイズＷＳ´を、 ＷＳ´＝ＷＳ−２×ＳＣ …（５） として計算すれば問題はない。
【００２７】また、ウェーハの下部のオリエンテーショ
ンフラット部に情報エリアＬＭを設けることもできる。
かかる場合には、その情報エリアＬＭを描画領域から除
くようにすればよい。これにより、ウェーハ毎の各種情
報を蓄積することが可能となる。
ンフラット部に情報エリアＬＭを設けることもできる。
かかる場合には、その情報エリアＬＭを描画領域から除
くようにすればよい。これにより、ウェーハ毎の各種情
報を蓄積することが可能となる。
【００２８】つまり、図１から図３に示すように、ショ
ット配列の中心を、上記式（２），（３）の範囲内で少
しずつ移動させ、それぞれの配列方法についてショット
グロス及びチップグロスを算出する。
ット配列の中心を、上記式（２），（３）の範囲内で少
しずつ移動させ、それぞれの配列方法についてショット
グロス及びチップグロスを算出する。
【００２９】図４は、上記配列方法により算出したショ
ットグロス及びチップグロスに基づいて、ウェーハ当り
のショット数が最も少なく、かつウェーハ当りのチップ
グロスが最大となる配列方法を選択し、その配列方法に
より、ウェーハ上に形成されたフォトレジストをステッ
プ＆リピート方式で感光させるウェーハの描画装置の基
本構成図を示している。
ットグロス及びチップグロスに基づいて、ウェーハ当り
のショット数が最も少なく、かつウェーハ当りのチップ
グロスが最大となる配列方法を選択し、その配列方法に
より、ウェーハ上に形成されたフォトレジストをステッ
プ＆リピート方式で感光させるウェーハの描画装置の基
本構成図を示している。
【００３０】図４において、２１１はマスクアライナで
ある。このマスクアライナ２１１は、主として水銀ラン
プ２２、楕円ミラー２３、インテグレータ２４、コンデ
ンサレンズ２５、レティクル２６、縮小レンズ（１／ｍ
倍）２７からなる。水銀ランプ２２から発せられる光
は、縮小レンズ２７を介してウェーハ２８上に縮小投影
される。ここで、ウェーハ２８には、例えばＳｉＯ2 膜
が形成されており、このＳｉＯ2 膜をパターニングする
ためにＳｉＯ2 膜上にフォトレジストを塗布し、マスク
により上記フォトレジストを露光している。また、マス
クアライナは複数個存在しているもので、２１１，２１
２…で示しておく。２９１，２９２…は、マスクアライ
ナ２１１，２１２…に対応して設けられたマスクアライ
ナの全体の動作を制御するマイクロコンピュータであ
る。マイクロコンピュータ２９１，２９２…は、上位コ
ンピュータ３０により制御されている。上位コンピュー
タ３０には、上記配列方法によるショットグロス及びチ
ップグロスを算出するためのパタメータとして、ショッ
トサイズＳ、チップサイズＣＳ、オリエンテーションフ
ラット部の情報エリアＬＭ、ウェーハサイズＷＳ、サラ
ウンドカットＳＣの情報がそれぞれ入力される。上位コ
ンピュータ３０は、これら情報に基づいて、各配列方法
によるショットグロス及びチップグロスを算出し、かつ
これら配列方法のうちウェーハ当りのショット数が最も
少なく、かつウェーハ当りのチップグロスが最大となる
配列方法を選択する。そして、その配列方法により、ウ
ェーハ上に形成されたフォトレジストをステップ＆リピ
ート方式で感光させるべく、マイクロコンピュータ２９
１，２９２…を介してマスクアライナ２１１，２１２…
へ制御信号が送られる。
ある。このマスクアライナ２１１は、主として水銀ラン
プ２２、楕円ミラー２３、インテグレータ２４、コンデ
ンサレンズ２５、レティクル２６、縮小レンズ（１／ｍ
倍）２７からなる。水銀ランプ２２から発せられる光
は、縮小レンズ２７を介してウェーハ２８上に縮小投影
される。ここで、ウェーハ２８には、例えばＳｉＯ2 膜
が形成されており、このＳｉＯ2 膜をパターニングする
ためにＳｉＯ2 膜上にフォトレジストを塗布し、マスク
により上記フォトレジストを露光している。また、マス
クアライナは複数個存在しているもので、２１１，２１
２…で示しておく。２９１，２９２…は、マスクアライ
ナ２１１，２１２…に対応して設けられたマスクアライ
ナの全体の動作を制御するマイクロコンピュータであ
る。マイクロコンピュータ２９１，２９２…は、上位コ
ンピュータ３０により制御されている。上位コンピュー
タ３０には、上記配列方法によるショットグロス及びチ
ップグロスを算出するためのパタメータとして、ショッ
トサイズＳ、チップサイズＣＳ、オリエンテーションフ
ラット部の情報エリアＬＭ、ウェーハサイズＷＳ、サラ
ウンドカットＳＣの情報がそれぞれ入力される。上位コ
ンピュータ３０は、これら情報に基づいて、各配列方法
によるショットグロス及びチップグロスを算出し、かつ
これら配列方法のうちウェーハ当りのショット数が最も
少なく、かつウェーハ当りのチップグロスが最大となる
配列方法を選択する。そして、その配列方法により、ウ
ェーハ上に形成されたフォトレジストをステップ＆リピ
ート方式で感光させるべく、マイクロコンピュータ２９
１，２９２…を介してマスクアライナ２１１，２１２…
へ制御信号が送られる。
【００３１】図５は、５インチウェーハについて、各配
列方法によるチップグロスＣＧがチップサイズ（面積）
ＣＳに対してどの位のバラツキを有しているかを示すも
のである。なお、同図において、ＣＧMAX は最大のチッ
プグロス、ＣＧMIN は最小のチップグロスを示してい
る。
列方法によるチップグロスＣＧがチップサイズ（面積）
ＣＳに対してどの位のバラツキを有しているかを示すも
のである。なお、同図において、ＣＧMAX は最大のチッ
プグロス、ＣＧMIN は最小のチップグロスを示してい
る。
【００３２】同図からわかることは、チップサイズＣＳ
が大きくなるにつれて、チップグロスのバラツキも大き
くなることである。つまり、ショット配列のやり方次第
では、ウェーハ中に完全な形で得られるＩＣの数が多く
もなり、少なくもなることである。即ち、本発明によれ
ば、ウェーハ当りのショット数が最も少なく、かつウェ
ーハ当りのチップグロスが最大となる配列方法を自動的
かつ短時間に決定でき、その配列方法に従い、レティク
ル上に描かれたパターンをウェーハ上に縮小投影するこ
とが可能となる。
が大きくなるにつれて、チップグロスのバラツキも大き
くなることである。つまり、ショット配列のやり方次第
では、ウェーハ中に完全な形で得られるＩＣの数が多く
もなり、少なくもなることである。即ち、本発明によれ
ば、ウェーハ当りのショット数が最も少なく、かつウェ
ーハ当りのチップグロスが最大となる配列方法を自動的
かつ短時間に決定でき、その配列方法に従い、レティク
ル上に描かれたパターンをウェーハ上に縮小投影するこ
とが可能となる。
【００３３】図６は、４ＭＤＲＡＭを使った配列方法を
示すものである。本実施例は、ショットサイズとチップ
サイズが異なる例である。つまり、同図において実線で
囲まれた部分が一ショットを示している。また、一ショ
ット中には破線で分けられた二つのチップが存在してい
る。なお、×印がウェーハの中心を、一点破線の交差し
ている部分がショット配列の中心をそれぞれ示してい
る。また、ウェーハの中心と一点破線の交差点との間隔
がマップオフセット量であり、Ｘ方向が０．６５４ｍ
ｍ、Ｙ方向が１２ｍｍとなっている。
示すものである。本実施例は、ショットサイズとチップ
サイズが異なる例である。つまり、同図において実線で
囲まれた部分が一ショットを示している。また、一ショ
ット中には破線で分けられた二つのチップが存在してい
る。なお、×印がウェーハの中心を、一点破線の交差し
ている部分がショット配列の中心をそれぞれ示してい
る。また、ウェーハの中心と一点破線の交差点との間隔
がマップオフセット量であり、Ｘ方向が０．６５４ｍ
ｍ、Ｙ方向が１２ｍｍとなっている。
【００３４】
【発明の効果】ウェーハ当りのショット数が最も少な
く、かつウェーハ当りのチップグロスが最大となる配列
方法を自動的かつ短時間に決定でき、その配列方法に従
い、レティクル上に描かれたパターンをウェーハ上に縮
小投影できるウェーハの描画装置を提供することが可能
となる。
く、かつウェーハ当りのチップグロスが最大となる配列
方法を自動的かつ短時間に決定でき、その配列方法に従
い、レティクル上に描かれたパターンをウェーハ上に縮
小投影できるウェーハの描画装置を提供することが可能
となる。
【図１】本発明に係わる配列方法の一つを示すウェーハ
の平面図。
の平面図。
【図２】本発明に係わる配列方法の一つを示すウェーハ
の平面図。
の平面図。
【図３】本発明に係わる配列方法の一つを示すウェーハ
の平面図。
の平面図。
【図４】本発明の一実施例に係わる描画装置を示すブロ
ック図。
ック図。
【図５】チップサイズとチップグロスのバラツキとの関
係を示す図。
係を示す図。
【図６】本発明に係わる配列方法の一つを示すウェーハ
の平面図。
の平面図。
【図７】従来の配列方法の一つを示すウェーハの平面
図。
図。
【図８】従来の配列方法の一つを示すウェーハの平面
図。
図。
【図９】従来の配列方法の一つを示すウェーハの平面
図。
図。
【図１０】従来の配列方法の一つを示すウェーハの平面
図。
図。
【図１１】チップグロスとチップサイズとの関係を示す
図。
図。
２１１，２１２…マスクアライナ、２２…水銀ランプ、
２３…楕円ミラー、２４…インテグレータ、２５…コン
デンサレンズ、２６…レティクル、２７…縮小レンズ、
２８…ウェーハ、２９１，２９２…マイクロコンピュー
タ、３０…上位コンピュータ。
２３…楕円ミラー、２４…インテグレータ、２５…コン
デンサレンズ、２６…レティクル、２７…縮小レンズ、
２８…ウェーハ、２９１，２９２…マイクロコンピュー
タ、３０…上位コンピュータ。
Claims (7)
- 【請求項１】 ショット配列の中心となる基本ショット
の位置を、ウェ−ハの中心に対して少しずつ移動させ、
各配列方法におけるチップグロス又はショットグロスを
算出し、これら配列方法のうちウェ−ハ当りのショット
数が最も少なく、かつ、ウェ−ハ当りのチップグロスが
最大となる所定の配列方法を選択する第１の手段と、前
記所定の配列方法に従い、レティクル上に描かれたパタ
−ンをウェ−ハ上に描画する第２の手段とを具備するこ
とを特徴とするウェ−ハの描画装置。 - 【請求項２】 前記第１の手段は、前記ウェ−ハの周辺
部に形成されるディフェクトエリアと前記ウェ−ハの情
報エリアとを除いたウェ−ハ面内において、ウェ−ハ当
りのショット数が最も少なく、かつ、ウェ−ハ当りのチ
ップグロスが最大となる所定の配列方法を選択すること
を特徴とする請求項１記載のウェ−ハの描画装置。 - 【請求項３】 一つ以上のチップのパタ−ンが描かれた
レティクルと、 一回のショットで前記パタ−ンが描画される領域をショ
ット領域とした場合において、複数個のショット領域を
ウェ−ハの主表面に予備的に配置しマトリックスを構成
する手段と、 前記ウェ−ハを固定した状態において、前記マトリック
スを次の条件、 即ち、前記ウェハの中心点を原点とする二次元の座標系
を形成し、前記マトリックスの中心となるショット領域
の中心点Ｒ（ｘ，ｙ）を以下の範囲で移動させるという
条件に従って逐次動かし、 −Ｓｘ／２ ≦ ｘ ≦ Ｓｘ／２ −Ｓｙ／２ ≦ ｙ ≦ Ｓｙ／２ （但し、Ｓｘは、一つのショット領域のｘ軸方向のサイ
ズ、Ｓｙは、一つのショット領域のｙ軸方向のサイズと
する。） 各々の状態における前記マトリックスを構成す
るショット領域の数及び前記ウェ−ハの主表面内にパタ
−ンが完全に描かれるチップの数をそれぞれ算出する手
段と、 前記マトリックスを構成するショット領域の数が最も少
なく、かつ、前記ウェ −ハの主表面内にパタ−ンが完全
に描かれるチップの数が最も多くなる場合を選択する手
段と、 かかる場合において、前記マトリックスを構成する各々
のショット領域に前記レティクルに描かれたパタ−ンを
描画する手段と を具備することを特徴とするウェ−ハの
描画装置。 - 【請求項４】 前記ウェ−ハの周囲には、ディフェクト
領域が形成され、前記ディフェクト領域以外の領域にシ
ョット領域が配置されることを特徴とする請求項３記載
のウェ−ハの描画装置。 - 【請求項５】 前記ウェ−ハの周囲には、情報領域が形
成され、前記情報領域以外の領域にショット領域が配置
されることを特徴とする請求項３記載のウェ−ハの描画
装置。 - 【請求項６】 前記レティクルには、一つのチップのパ
タ−ンが形成され、 前記ウェ−ハの表面に形成される一
つのチップのｘ方向のサイズＣＳｘは、一つのショット
領域のｘ方向のサイズＳｘに等しく、 前記ウェ−ハの表面に形成される一つのチップのｙ方向
のサイズＣＳｙは、一つのショット領域のｙ方向のサイ
ズＳｙに等しい ことを特徴とする請求項３記載のウェ−
ハの描画装置。 - 【請求項７】 前記マトリックスの中心となるショット
領域の中心点Ｒ（ｘ，ｙ）は、ｘ方向に、一つのショッ
ト領域のｘ方向のサイズＳｘの１／１０ずつ移動させ、
ｙ方向に、一つのショット領域のｙ方向のサイズＳｙの
１／１０ずつ移動させることを特徴とする請求項３記載
のウェ−ハの描画装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403792A JP2577507B2 (ja) | 1990-12-19 | 1990-12-19 | ウェーハの描画装置 |
| KR1019910022971A KR950003892B1 (ko) | 1990-12-19 | 1991-12-14 | 웨이퍼 묘화장치 |
| US07/807,205 US5305222A (en) | 1990-12-19 | 1991-12-16 | Pattern forming system |
| EP91121690A EP0491375B1 (en) | 1990-12-19 | 1991-12-18 | Pattern forming system |
| DE69131682T DE69131682T2 (de) | 1990-12-19 | 1991-12-18 | Musterherstellungssystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2403792A JP2577507B2 (ja) | 1990-12-19 | 1990-12-19 | ウェーハの描画装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04218908A JPH04218908A (ja) | 1992-08-10 |
| JP2577507B2 true JP2577507B2 (ja) | 1997-02-05 |
Family
ID=18513522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2403792A Expired - Lifetime JP2577507B2 (ja) | 1990-12-19 | 1990-12-19 | ウェーハの描画装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5305222A (ja) |
| EP (1) | EP0491375B1 (ja) |
| JP (1) | JP2577507B2 (ja) |
| KR (1) | KR950003892B1 (ja) |
| DE (1) | DE69131682T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3336649B2 (ja) * | 1992-12-25 | 2002-10-21 | 株式会社ニコン | 露光装置、露光方法、及びその露光方法を含むデバイス製造方法、及びそのデバイス製造方法により製造されたデバイス |
| JPH07211622A (ja) * | 1994-01-27 | 1995-08-11 | Nikon Corp | 露光方法及び露光システム |
| JP3058245B2 (ja) * | 1995-01-27 | 2000-07-04 | キヤノン株式会社 | 投影露光装置及び半導体製造方法 |
| US5699260A (en) * | 1995-03-14 | 1997-12-16 | Analog Devices, Incorporated | Technique for optimizing the number of IC chips obtainable from a wafer |
| JP3320262B2 (ja) * | 1995-07-07 | 2002-09-03 | キヤノン株式会社 | 走査露光装置及び方法並びにそれを用いたデバイス製造方法 |
| DE19537756A1 (de) * | 1995-10-10 | 1997-04-17 | Itt Ind Gmbh Deutsche | Verfahren zum Optimieren einer Stepfeldanordnung auf einem Halbleiterwafer |
| JPH09190971A (ja) * | 1995-10-10 | 1997-07-22 | Deutsche Itt Ind Gmbh | 半導体ウエハにおけるチップパタンの最適化方法 |
| KR100219699B1 (ko) * | 1995-10-30 | 1999-09-01 | 손욱 | 음극선관 |
| US6021267A (en) * | 1997-09-08 | 2000-02-01 | International Business Machines Corporation | Aspect ratio program for optimizing semiconductor chip shape |
| US6604233B1 (en) | 1999-06-28 | 2003-08-05 | Texas Instruments Incorporated | Method for optimizing the integrated circuit chip size for efficient manufacturing |
| US6529790B1 (en) * | 1999-12-28 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Computation of die-per-wafer considering production technology and wafer size |
| US6374398B1 (en) * | 1999-12-28 | 2002-04-16 | Vlsi Technology, Inc. | Efficient database for die-per-wafer computations |
| US6522940B1 (en) * | 1999-12-28 | 2003-02-18 | Koninklijke Philips Electronics N.V. | Method and system for varying die shape to increase wafer productivity |
| US6980917B2 (en) * | 2002-12-30 | 2005-12-27 | Lsi Logic Corporation | Optimization of die yield in a silicon wafer “sweet spot” |
| US7243325B2 (en) * | 2004-07-21 | 2007-07-10 | Bae Systems Information And Electronic Systems Integration Inc. | Method and apparatus for generating a wafer map |
| US7353077B2 (en) * | 2005-07-29 | 2008-04-01 | Taiwan Semiconductor Manufacturing Company | Methods for optimizing die placement |
| DE102007030051B4 (de) | 2007-06-29 | 2018-05-30 | Globalfoundries Inc. | Waferlayout-Optimierungsverfahren und System |
| CN112446887B (zh) * | 2019-09-05 | 2022-04-08 | 长鑫存储技术有限公司 | 晶圆切割晶片数计算方法及计算设备 |
| CN114239467A (zh) * | 2020-09-09 | 2022-03-25 | 长鑫存储技术有限公司 | 晶圆的晶片布局计算方法、装置、介质与设备 |
| EP3992715B1 (en) | 2020-09-09 | 2023-05-31 | Changxin Memory Technologies, Inc. | Wafer chip layout calculation method, medium and apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58107633A (ja) * | 1981-12-21 | 1983-06-27 | Canon Inc | 特殊チツプを逃げたシヨツト配列方法 |
| JPS59101831A (ja) * | 1982-12-01 | 1984-06-12 | Canon Inc | 半導体焼付露光装置 |
| US4734746A (en) * | 1985-06-24 | 1988-03-29 | Nippon Kogaku K. K. | Exposure method and system for photolithography |
-
1990
- 1990-12-19 JP JP2403792A patent/JP2577507B2/ja not_active Expired - Lifetime
-
1991
- 1991-12-14 KR KR1019910022971A patent/KR950003892B1/ko not_active IP Right Cessation
- 1991-12-16 US US07/807,205 patent/US5305222A/en not_active Expired - Lifetime
- 1991-12-18 EP EP91121690A patent/EP0491375B1/en not_active Expired - Lifetime
- 1991-12-18 DE DE69131682T patent/DE69131682T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69131682D1 (de) | 1999-11-11 |
| EP0491375A2 (en) | 1992-06-24 |
| KR950003892B1 (ko) | 1995-04-20 |
| DE69131682T2 (de) | 2000-03-09 |
| KR920013644A (ko) | 1992-07-29 |
| US5305222A (en) | 1994-04-19 |
| EP0491375B1 (en) | 1999-10-06 |
| EP0491375A3 (en) | 1992-10-28 |
| JPH04218908A (ja) | 1992-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577507B2 (ja) | ウェーハの描画装置 | |
| KR100682636B1 (ko) | 겹침 오류들에 있어서 확대 오류들과 레티클 회전 오류들의 효과의 감소 | |
| JP2593440B2 (ja) | 投影型露光装置 | |
| US6963389B2 (en) | Alignment method, exposure apparatus and device fabrication method | |
| US20040070740A1 (en) | Exposure method and exposure apparatus | |
| US6238851B1 (en) | Exposure method | |
| US5699260A (en) | Technique for optimizing the number of IC chips obtainable from a wafer | |
| JP3954216B2 (ja) | マスクデータ設計方法 | |
| US6854105B2 (en) | Chip arrangement determining apparatus and method | |
| US5291239A (en) | System and method for leveling semiconductor wafers | |
| US5734462A (en) | Exposure apparatus and exposure method | |
| JPH08136236A (ja) | 形状シミュレーション方法 | |
| JP2005538425A (ja) | 多層レチクル | |
| WO2018061811A1 (ja) | 決定方法及び装置、プログラム、情報記録媒体、露光装置、レイアウト情報提供方法、レイアウト方法、マーク検出方法、露光方法、並びにデバイス製造方法 | |
| EP0459737A2 (en) | Reticle for a reduced projection exposure apparatus | |
| WO2004092865A2 (ja) | 選出方法、露光方法、選出装置、露光装置、並びにデバイス製造方法 | |
| JP2003347196A (ja) | 装置管理方法及び露光方法、リソグラフィシステム及びプログラム | |
| US7033847B2 (en) | Determining the maximum number of dies fitting on a semiconductor wafer | |
| JP3058245B2 (ja) | 投影露光装置及び半導体製造方法 | |
| JP3344426B2 (ja) | 計測方法及びデバイス製造方法 | |
| JPS6224624A (ja) | 露光方法及びフォトリソグラフィ装置 | |
| JP2647835B2 (ja) | ウェハーの露光方法 | |
| JPS6172253A (ja) | ステツパ | |
| JP3287745B2 (ja) | 露光装置及びデバイス製造方法 | |
| JPS6152973B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 15 |