JPS58107633A - 特殊チツプを逃げたシヨツト配列方法 - Google Patents
特殊チツプを逃げたシヨツト配列方法Info
- Publication number
- JPS58107633A JPS58107633A JP56207679A JP20767981A JPS58107633A JP S58107633 A JPS58107633 A JP S58107633A JP 56207679 A JP56207679 A JP 56207679A JP 20767981 A JP20767981 A JP 20767981A JP S58107633 A JPS58107633 A JP S58107633A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- special
- chip
- shot
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/44—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using single radiation source per colour, e.g. lighting beams or shutter arrangements
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本尭明は半導体焼付は装置特に縮小投影露光による分ｍ
ｓ付は装置（ス・チッパ−）において用いられる特殊チ
ップを逃げたシ厘ット配列方法に関する。
ｓ付は装置（ス・チッパ−）において用いられる特殊チ
ップを逃げたシ厘ット配列方法に関する。
一般に半導体焼付けｉｉ＆置は、原版えるマスクに設け
られるパターンＪｋり異ハに焼付けるものでるるか、ク
ーハＶｃ焼付ける方法として一囲のシ■ットで行なうも
の（一括焼付け）と、ａ鋏−ＯＶｍフット行なうもの（
分割焼付け）がある。
られるパターンＪｋり異ハに焼付けるものでるるか、ク
ーハＶｃ焼付ける方法として一囲のシ■ットで行なうも
の（一括焼付け）と、ａ鋏−ＯＶｍフット行なうもの（
分割焼付け）がある。
一括焼付けはマスクとウーハ倉コンタクトさせて行なう
場合（コンタクト法）若しくはマスクとり畠ハを微小閾
臓をもって対向させｌ１ｍ系を介さずに行なう場合（ブ
ーキシミティ法）と、マスク、とウーハを充分−し、レ
ンズ系着しくはフシ−系を用りた等倍Ｍｉ像系に１９両
者を結像関係を保って行なう場合（等倍投影法）等に用
いられる。すなわち一括焼付けではマスクのパターンが
一時にそのままウーハに焼付けられる。
場合（コンタクト法）若しくはマスクとり畠ハを微小閾
臓をもって対向させｌ１ｍ系を介さずに行なう場合（ブ
ーキシミティ法）と、マスク、とウーハを充分−し、レ
ンズ系着しくはフシ−系を用りた等倍Ｍｉ像系に１９両
者を結像関係を保って行なう場合（等倍投影法）等に用
いられる。すなわち一括焼付けではマスクのパターンが
一時にそのままウーハに焼付けられる。
しかしながら一括焼付けではウーハに焼き付けるべき所
望のパターンが徽細でるりマスクに設けられるパターン
−勢倍同−形状となる丸め、特ｖｃｊｌｋ積度の密な素
子を形成しようとするとき、マスク製造上の困離性を伴
なってい九〇この点を考慮して、結像倍率が１よ〕小さ
いレンズ系を用いて、マスクのノくターンを縮小投影し
てウェハに焼き付はシＩｌシト毎に露光域が重ならない
ようマスクと９Ｊ−／１を相対移動させて豪＃に−０７
，ットによりウーハ有効域に一括焼付けと同じパターン
ｆニー龜付けることが行なわれている。
望のパターンが徽細でるりマスクに設けられるパターン
−勢倍同−形状となる丸め、特ｖｃｊｌｋ積度の密な素
子を形成しようとするとき、マスク製造上の困離性を伴
なってい九〇この点を考慮して、結像倍率が１よ〕小さ
いレンズ系を用いて、マスクのノくターンを縮小投影し
てウェハに焼き付はシＩｌシト毎に露光域が重ならない
ようマスクと９Ｊ−／１を相対移動させて豪＃に−０７
，ットによりウーハ有効域に一括焼付けと同じパターン
ｆニー龜付けることが行なわれている。
この＃ｉ小投影露元による分割焼付けを行なえばマスク
に設けられるパターンは結像系の結像倍率の逆数倍だけ
９畠八に焼付けられるべ龜パターンより拡大することと
なり、マスク製造上の画一性が緩和される０ζζで分＠
焼付けを行なう場合、＃Ｉ１図に示されるように各シ■
ット毎にステージを直−的ｖｃ、ｓｍさせていく方法が
あるＱ こｔＬはステージの過多Ｓ＊に関しＸ方向及びＹ方向の
誤差が累積しないよう、例えばＸ方向に直線的に移動さ
せるものでめる。
に設けられるパターンは結像系の結像倍率の逆数倍だけ
９畠八に焼付けられるべ龜パターンより拡大することと
なり、マスク製造上の画一性が緩和される０ζζで分＠
焼付けを行なう場合、＃Ｉ１図に示されるように各シ■
ット毎にステージを直−的ｖｃ、ｓｍさせていく方法が
あるＱ こｔＬはステージの過多Ｓ＊に関しＸ方向及びＹ方向の
誤差が累積しないよう、例えばＸ方向に直線的に移動さ
せるものでめる。
第１図でａはつ轟ハ、ｂは各シｍｙ）の露光域を示し、
ま丸数字はシ＋ｗｙ）順序、矢印は送多方向を示す。
ま丸数字はシ＋ｗｙ）順序、矢印は送多方向を示す。
なおシーットにつき４から５．２８から２９は斜め移動
として図示しであるが非有効域で６９、有効域について
は直ｉＩ移動である。
として図示しであるが非有効域で６９、有効域について
は直ｉＩ移動である。
しかしながら、この方法であると次のような欠点がめる
〇 すなわち、各シ謂ットで複数個のチップを同時露光する
いわゆるマ〃チテシプシ、ットの場合、ウーハに焼付け
られない無効チップが多く存在するということである。
〇 すなわち、各シ謂ットで複数個のチップを同時露光する
いわゆるマ〃チテシプシ、ットの場合、ウーハに焼付け
られない無効チップが多く存在するということである。
これは籍に分１１１１焼付けと一括焼付けを混用する場
合に生ずる問題点で６って、分、ｌｌｌ１１焼付は時に
、−ｍ焼付は用の７２イメントキーパター′ン及び）（
。
合に生ずる問題点で６って、分、ｌｌｌ１１焼付は時に
、−ｍ焼付は用の７２イメントキーパター′ン及び）（
。
テストチップ等の特殊チップエリアを露光しな
。
。
いようにする丸め発生する。
すなわちＪｉｇ１図で分割焼付けｆＣ緻し特殊チップエ
リアｃｆ：ｊｌｌ光しないようシー？ト配列することと
なるが特殊チップエリアを含むシ■ットが存在しないた
め、このシ會ット領域に６って、特殊チップエリアｆｔ
除いえ領域に何等チップが焼きつけられずｌシ１ット４
チップのマルチチッグシｍｙ）の場合には３個の無効テ
ープｄを生ずる。
リアｃｆ：ｊｌｌ光しないようシー？ト配列することと
なるが特殊チップエリアを含むシ■ットが存在しないた
め、このシ會ット領域に６って、特殊チップエリアｆｔ
除いえ領域に何等チップが焼きつけられずｌシ１ット４
チップのマルチチッグシｍｙ）の場合には３個の無効テ
ープｄを生ずる。
ところで如上の問題点は各シ層ット毎にアライメントを
行なういわゆるダイ・パイ・ダイ・アライメントにおい
ても言えることである。
行なういわゆるダイ・パイ・ダイ・アライメントにおい
ても言えることである。
本発明はこの点に鑑み、特殊なシ１ット配列によシ無効
テップを最小にとどめ、特殊チップエリアを除くクーハ
向にテップを有効に一龜付けることｆｔａ的とするもの
で、％にダイ・パイダイアライメントが可能な分割焼付
は装置において有用である。
テップを最小にとどめ、特殊チップエリアを除くクーハ
向にテップを有効に一龜付けることｆｔａ的とするもの
で、％にダイ・パイダイアライメントが可能な分割焼付
は装置において有用である。
以下、１聞を用いて本宛＆Ｊ１１の実施例を説明する。
７１ｇ２図はｌシ１町ト４チップの場合の実施例で図中
の数字の順序にシーット配列することにより特殊テップ
エリアのみを遣けてり、ハ有効域に露光することかで龜
る。すなわち従来のように直線的に配列させるのではな
く、特殊チップＣの周辺を露光域すができる＠９空白部
をつくらないよう少なくとも特殊チップＣ周辺で斜め方
向ｙｃシ讃フット配列せるととｔ−特徴とする。
の数字の順序にシーット配列することにより特殊テップ
エリアのみを遣けてり、ハ有効域に露光することかで龜
る。すなわち従来のように直線的に配列させるのではな
く、特殊チップＣの周辺を露光域すができる＠９空白部
をつくらないよう少なくとも特殊チップＣ周辺で斜め方
向ｙｃシ讃フット配列せるととｔ−特徴とする。
勿論この空白部は特殊チップＣを包含する大きさでなけ
ればないない。
ればないない。
一般解については後述するがここで“簡単の丸め２つの
特殊チップＣの内側間隔２ＬがＩｌ′Ｘ：域すのｓｗｏ
ｍ数倍とする。
特殊チップＣの内側間隔２ＬがＩｌ′Ｘ：域すのｓｗｏ
ｍ数倍とする。
この場合、ｊｉｉ２図のようなシ１ット配列によ〕無効
チップは全く存在しないこととなる。
チップは全く存在しないこととなる。
５１２図において、第１図ＰＩＪ様に計３２回のシ１ッ
トで焼付けを行なうものであるがｌ Ｖ ｗット４チッ
プのマルチチップシーットＯ：＠合、嬉ｌ−では計６＠
Ｏ無幼チップｄｉ生じてい九〇に対し、第２図では無効
チップがゼ鑓となる。本発明において、途中０７１ツト
頴序は図示されたものに限らない。筐たｌｚｗット４テ
Ｖプ以上の一般的な！ルチテップシ１ットの場合にも特
殊テップエリアを逃げて無効チップを最小とすることが
可能でる多これを第３図において説明する。
トで焼付けを行なうものであるがｌ Ｖ ｗット４チッ
プのマルチチップシーットＯ：＠合、嬉ｌ−では計６＠
Ｏ無幼チップｄｉ生じてい九〇に対し、第２図では無効
チップがゼ鑓となる。本発明において、途中０７１ツト
頴序は図示されたものに限らない。筐たｌｚｗット４テ
Ｖプ以上の一般的な！ルチテップシ１ットの場合にも特
殊テップエリアを逃げて無効チップを最小とすることが
可能でる多これを第３図において説明する。
第３区間（均（６）（至）は谷々、特殊チップ間隔りに
応じて無効チツプ数を最小限に抑えられることを示すも
のである。
応じて無効チツプ数を最小限に抑えられることを示すも
のである。
一般に１シーツトのチップ数音１１１Ｘｎ個（４１殊テ
ップ配列方内にｍ個、これに直交する方向にｎ＠）とし
、！ｉ！：ｌテップ０＊殊チップ配列の方向の辺の最さ
、ｌＬｔ正の葺歇（Ｎ≧１）、ｑｋｍｆｔ越えない正ｏ
ｊｌ＆（Ｄ≦ｑ≦ｍ−１） とし、特殊チップ内側間隔
Ｌ−（ｍＮ＋ｑ）ｊとすると、 Ｏ≦ｑ≦ｍ−２の場合 最少限の無効チップ数は（ｍ−
２）個となり、 ｑ＝ｍ−１の場合 最少隈の無効チップ数は（ｍ−１）
個となる。
ップ配列方内にｍ個、これに直交する方向にｎ＠）とし
、！ｉ！：ｌテップ０＊殊チップ配列の方向の辺の最さ
、ｌＬｔ正の葺歇（Ｎ≧１）、ｑｋｍｆｔ越えない正ｏ
ｊｌ＆（Ｄ≦ｑ≦ｍ−１） とし、特殊チップ内側間隔
Ｌ−（ｍＮ＋ｑ）ｊとすると、 Ｏ≦ｑ≦ｍ−２の場合 最少限の無効チップ数は（ｍ−
２）個となり、 ｑ＝ｍ−１の場合 最少隈の無効チップ数は（ｍ−１）
個となる。
これはｊｇ３図囚区間）（ｑ−よシ理解される◎嬉３区
間はｑ＝□ｔＪＩａ図（麹はｑ”１ を第３図（Ｑはｑ
＝２Ｏ場合で、これらの場合には、左右で露光されない
最小限チップ数の総和はｍ個となシこのうち２個の特殊
テップを除けば、無効チップ数は（ｍ−２）＠となる。
間はｑ＝□ｔＪＩａ図（麹はｑ”１ を第３図（Ｑはｑ
＝２Ｏ場合で、これらの場合には、左右で露光されない
最小限チップ数の総和はｍ個となシこのうち２個の特殊
テップを除けば、無効チップ数は（ｍ−２）＠となる。
ｍｓ図（ロ）はｑ＝ｍ−１の場合（例えばｍ＝４の場合
にはｑ＝＝３となる）で、図中、右１ｓｏｑｅ殊チツプ
のまわ９でｍ＠のチップが露光されないこととなる０舊
い換えれば左右で露光されない最小限テップ数の総和は
（ｍ＋１）１ｍとなり、このうち２個の％殊チップ倉除
けば無効チップ数は（ｍ−１） ＠となる。
にはｑ＝＝３となる）で、図中、右１ｓｏｑｅ殊チツプ
のまわ９でｍ＠のチップが露光されないこととなる０舊
い換えれば左右で露光されない最小限テップ数の総和は
（ｍ＋１）１ｍとなり、このうち２個の％殊チップ倉除
けば無効チップ数は（ｍ−１） ＠となる。
８１１図に示す↓うな従来方法の場合、ｌシ層ツ）ｍＸ
ｎ鯛のチップを露光するものであれば露ｙｔされない最
小限チップ数の総和は２ｍｎ１ｍｌとなシ、このうち２
個の特殊チップを除けば無効テ２７’数は（２ｍｎ−２
）１１であシ、本＠羽の最小１菫 隈無効チップ数（ｍ−２）個ＯＭ用性が糠層される０ 以上、本発明Ｖこよれば特殊チップ０間隔、・シ嘗ット
の露光域の大きさに応じて、無効チップ発生を最小＠ｅ
Ｃ抑えることができ、ｊ！には％殊テッグ間−ｔＬ＝（
ｍＮ＋（１）ｊ但しＯ≦ｑ≦ｒｍ−２とけｙｃおいて非
常に有用なものとなる。
ｎ鯛のチップを露光するものであれば露ｙｔされない最
小限チップ数の総和は２ｍｎ１ｍｌとなシ、このうち２
個の特殊チップを除けば無効テ２７’数は（２ｍｎ−２
）１１であシ、本＠羽の最小１菫 隈無効チップ数（ｍ−２）個ＯＭ用性が糠層される０ 以上、本発明Ｖこよれば特殊チップ０間隔、・シ嘗ット
の露光域の大きさに応じて、無効チップ発生を最小＠ｅ
Ｃ抑えることができ、ｊ！には％殊テッグ間−ｔＬ＝（
ｍＮ＋（１）ｊ但しＯ≦ｑ≦ｒｍ−２とけｙｃおいて非
常に有用なものとなる。
４１図は従来の分ｌ４ＩｔＩａ付けのシ、ット配列法の
図、 Ｑ１Ｚ図は本発明のショット配列のａｍ例で１シーツト
４テツプの場合、 第３区間（Ｂｌｌ ＩＧ）（ロ）は各々、一般マルチチ
ップ７ｍｙ）での本発明の実施例の図、 図中 Ｃは特殊チップ ｄ ｒｉｔＩＡ効チップ ｌ乃至３２はショブト願序である。 出緘人 キャノン株式会社
図、 Ｑ１Ｚ図は本発明のショット配列のａｍ例で１シーツト
４テツプの場合、 第３区間（Ｂｌｌ ＩＧ）（ロ）は各々、一般マルチチ
ップ７ｍｙ）での本発明の実施例の図、 図中 Ｃは特殊チップ ｄ ｒｉｔＩＡ効チップ ｌ乃至３２はショブト願序である。 出緘人 キャノン株式会社
Claims (1)
- １．４Ｎ鋏−〇シーットＶζより、つ鼻ハに特殊テ、グ
エリアを逃げてパターンを分割焼付けしていく分ｌｌ１
ｌ焼付は露光装置ｔｏフシ−）配列方ｔ＆において、特
殊チＶプ周辺ＯＪ１に光を受けない無効チップを最小隈
とするよう、特殊チップ間隔、谷シ■ットでＯＩｌ光域
の大きさに応じて少なくと４特殊チップ周辺で斜め方向
にシーット配列させることｔ４Ｉ黴とする特殊テ、グ倉
逃げ九シ、ット配列方法。 ２、％妹テップＯ配夕舗方向にｌシ＊１）でｍ個のテッ
プを焼き付ける特許請求Ｏ＠ＩＩＪＩＩＪｌ［紀櫨Ｏ％
殊チップを逃は九シーット配列方法において、ｌテップ
幅を４とするとき特殊チップの円冑関隔Ｌ＝（ｍＮ＋ｑ
）ｊ但しＮは正の普畝、ｑは０≦ｑ≦ｍ−２の正０ＩＩ
Ｅ数である特殊チップを逃は友シ鯵ット配列方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207679A JPS58107633A (ja) | 1981-12-21 | 1981-12-21 | 特殊チツプを逃げたシヨツト配列方法 |
| US06/449,825 US4488806A (en) | 1981-12-21 | 1982-12-14 | Shot arranging method in a divisional printing apparatus |
| DE19823247141 DE3247141A1 (de) | 1981-12-21 | 1982-12-20 | Verfahren zum anordnen von aufnahmeflaechen bei einem aufteilungs-druckgeraet |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207679A JPS58107633A (ja) | 1981-12-21 | 1981-12-21 | 特殊チツプを逃げたシヨツト配列方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58107633A true JPS58107633A (ja) | 1983-06-27 |
Family
ID=16543770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207679A Pending JPS58107633A (ja) | 1981-12-21 | 1981-12-21 | 特殊チツプを逃げたシヨツト配列方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4488806A (ja) |
| JP (1) | JPS58107633A (ja) |
| DE (1) | DE3247141A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102523A (ja) * | 1985-10-29 | 1987-05-13 | Canon Inc | 露光方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883359A (en) * | 1984-02-28 | 1989-11-28 | Canon Kabushiki Kaisha | Alignment method and pattern forming method using the same |
| GB2190215B (en) * | 1986-05-01 | 1989-12-13 | Smiths Industries Plc | Integrated circuit substrates and masks |
| GB8610655D0 (en) * | 1986-05-01 | 1986-06-04 | Smiths Industries Plc | Integrated circuit substrates |
| GB8803171D0 (en) * | 1988-02-11 | 1988-03-09 | English Electric Valve Co Ltd | Imaging apparatus |
| US4849313A (en) * | 1988-04-28 | 1989-07-18 | Vlsi Technology, Inc. | Method for making a reticle mask |
| JP2577507B2 (ja) * | 1990-12-19 | 1997-02-05 | 株式会社東芝 | ウェーハの描画装置 |
| US5617182A (en) * | 1993-11-22 | 1997-04-01 | Nikon Corporation | Scanning exposure method |
| US6118515A (en) | 1993-12-08 | 2000-09-12 | Nikon Corporation | Scanning exposure method |
| JP3320262B2 (ja) * | 1995-07-07 | 2002-09-03 | キヤノン株式会社 | 走査露光装置及び方法並びにそれを用いたデバイス製造方法 |
| DE19537756A1 (de) * | 1995-10-10 | 1997-04-17 | Itt Ind Gmbh Deutsche | Verfahren zum Optimieren einer Stepfeldanordnung auf einem Halbleiterwafer |
| JP3728610B2 (ja) * | 1996-07-04 | 2005-12-21 | 株式会社ニコン | 走査型露光装置及び露光方法 |
| US5719605A (en) * | 1996-11-20 | 1998-02-17 | Lexmark International, Inc. | Large array heater chips for thermal ink jet printheads |
| CN1244018C (zh) * | 1996-11-28 | 2006-03-01 | 株式会社尼康 | 曝光方法和曝光装置 |
| IT1290887B1 (it) * | 1997-01-08 | 1998-12-14 | Consorzio Eagle | Procedimento per ottimizzare la fabbricazione di circuiti integrati |
| JPH10303126A (ja) * | 1997-02-28 | 1998-11-13 | Nikon Corp | 移動シーケンスの決定方法 |
| US6070004A (en) * | 1997-09-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method of maximizing chip yield for semiconductor wafers |
| KR100418194B1 (ko) * | 2001-04-07 | 2004-02-19 | 주식회사 메닉스 | 다이의 갯수를 최대화하는 방법 |
| EP1524555B1 (en) * | 2003-10-16 | 2008-02-13 | ASML Netherlands B.V. | Lithographic device manufacturing method |
| KR102426485B1 (ko) | 2017-09-29 | 2022-07-27 | 온투 이노베이션 아이엔씨. | 리소그래피 노광 공정의 최적화를 위한 시스템 및 방법 |
| KR20220143743A (ko) | 2020-02-21 | 2022-10-25 | 온투 이노베이션 아이엔씨. | 리소그래피 공정에서 오버레이 오류를 보정하기 위한 시스템 및 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4431304A (en) * | 1981-11-25 | 1984-02-14 | Mayer Herbert E | Apparatus for the projection copying of mask patterns on a workpiece |
-
1981
- 1981-12-21 JP JP56207679A patent/JPS58107633A/ja active Pending
-
1982
- 1982-12-14 US US06/449,825 patent/US4488806A/en not_active Expired - Lifetime
- 1982-12-20 DE DE19823247141 patent/DE3247141A1/de not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62102523A (ja) * | 1985-10-29 | 1987-05-13 | Canon Inc | 露光方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3247141A1 (de) | 1983-06-30 |
| US4488806A (en) | 1984-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58107633A (ja) | 特殊チツプを逃げたシヨツト配列方法 | |
| JP6089375B2 (ja) | Ｅｕｖマイクロリソグラフィのための照明光学ユニット | |
| JP4299420B2 (ja) | 逐次露光方法 | |
| JP2771150B2 (ja) | 斜入射用露光マスク | |
| US6908830B2 (en) | Method for printing marks on the edges of wafers | |
| US3519348A (en) | Photomasks for fabrication of semiconductor devices | |
| US8822104B2 (en) | Photomask | |
| JP2013174728A (ja) | フォトマスク及び半導体装置の製造方法 | |
| JP2624570B2 (ja) | 固体撮像素子の製造方法 | |
| TWI332677B (en) | Method and apparatus for manufacturing multiple circuit patterns using a multiple project mask | |
| JPS599663A (ja) | 縮小投影露光方法 | |
| JP2004071650A (ja) | 露光方法 | |
| JPH0463417A (ja) | 半導体装置の製造方法 | |
| DE102018111880A1 (de) | Belichtungsverfahren | |
| JP2003149787A (ja) | レベンソン位相シフトマスク及びこれを用いた微細パターン形成方法 | |
| TWI790790B (zh) | 光刻系統的掃描方法和光刻系統 | |
| JPH06163364A (ja) | 露光装置及びパターン形成方法 | |
| JPH0777796A (ja) | 露光用マスク及び露光方法 | |
| JP2005283609A (ja) | 縮小投影露光装置用レチクル | |
| JP2586144B2 (ja) | 半導体装置の製造方法 | |
| JPS59192248A (ja) | レテイクル | |
| JP3110669B2 (ja) | 半導体装置の製造方法 | |
| JPH10189431A (ja) | 照明光学系及びそれを用いた露光装置 | |
| JPH0812416B2 (ja) | マスク | |
| JP2000306818A (ja) | ストライプ状パターンの露光方法 |