JP2586144B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法、特に半導体基板上に複数の層
のチップパターンを重ねて焼付ける方法の改良に関し、 高信頼度を有する半導体チップが高収率で且つ露光処
理時間の大幅な増大を招かずに形成できるチップ露光方
法の提供を目的とし、 一半導体基板上に複数個のチップパターンを複数の層
重ねて焼付ける露光工程を有する半導体装置の製造方法
において、前記露光工程が、１層を除く前記複数の層
に、複数個のチップを第１の露光単位とし、該半導体基
板の少なくとも周辺部を所定の幅で除いた内部領域の全
面を覆うようにチップパターンを焼付ける工程と、前記
１層のみ、前記第１の露光単位より少ないチップ数を第
２の露光単位とし、該半導体基板の該内部領域内のみに
チップパターンを焼付る工程とを含んで構成される。

〔産業上の利用分野〕

本発明は半導体装置の製造方法、特に半導体基板上に
複数の層のチップパターンを重ねて焼付る方法の改良に
関する。

近年、半導体装置の高集積化に伴って、微小な疵やご
みに起因する信頼性低下の問題が顕在化している。

これは半導体装置製造に際してのウエーハプロセスに
おいて、ウエーハ保持のための爪等に接触するために疵
やごみがつき易いウエーハの周辺部に形成されるチップ
が、初期特性のみの試験によって良品として用いられる
ことに原因がある。

そこでウエーハ周辺部のチップを予め、正常動作をせ
ず、初期試験で良品として判定されないようなチップと
して形成する必要がある。

〔従来の技術〕

そこでウエーハ周辺部に形成されるチップを明らかに
不良と判定されるチップに形成するために従来は、ウエ
ーハの前記疵やごみのつき易い数mm程度の幅の周辺部を
除いた内部領域のみにチップパターンを焼付けを行い、
周辺部にはチップパターンを焼付けない方法が用いられ
ていた。

この思想に基づいて縮小投影露光によるチップ露光に
際して従来行われていた第１の方法は、第３図の模式平
面図に示すように、同図（ａ）の如く複数個のチップ例
えば２×２＝４個のチップ１を一露光単位２として同図
（ｂ）に示すようにステップ露光によりウエーハ３の前
記幅を有する周辺部４を除いた内部領域５内のみに順次
焼付ける方法であった。

また第２の方法は第４図の模式平面図に示すように、
同図（ａ）の如く１個のチップ１を一露光単位102とし
て同図（ｂ）に示すようにステップ露光によりウエーハ
３の周辺部４を除いた内部領域５内のみに順次焼付ける
方法であった。

〔発明が解決しようとする課題〕

しかし上記従来の第１の方法によると、第３図に見ら
れるように一露光単位２の面積が大きいためにチップを
形成し得る内部領域４内に斜線を付して示すようなチッ
プ露光がなされない広い面積の不使用領域６が残留し、
チップの収率が大幅に低下するという問題があった。

また、従来の第２の方法によると、第４図に示される
ように、一露光単位102が１個のチップ１で一露光単位1
02の面積が小さいためにウエーハ内部領域５の斜線を付
して示す不使用領域６は減少しチップ収率は大幅に向上
するが、露光ステップが大幅に増大し、これに伴って露
光処理時間が長引いて露光装置の能力低下を招くという
問題があった。

そこで本発明は、従来同等の高信頼度を有するチップ
が高収率で且つ露光処理時間の大幅な増大を招かずに形
成できるチップ露光方法の提供を目的とする。

〔課題を解決するための手段〕

上記課題は、一半導体基板上に複数個のチップパター
ンを複数の層重ねて焼付ける露光工程を有する半導体装
置の製造方法において、前記露光工程が、１層を除く前
記複数の層に、複数個のチップを第１の露光単位とし、
該半導体基板の少なくとも周辺部を所定の幅で除いた内
部領域の全面を覆うようにチップパターンを焼付ける工
程と、前記１層のみ、前記第１の露光単位より少ないチ
ップ数を第２の露光単位とし、該半導体基板い該内部領
域内のみにチップパターンを焼付る工程とを含む本発明
による半導体装置の製造方法によって解決される。

〔作 用〕

即ち本発明の方法は、半導体基板上に複数の層のチッ
プパターンを重ねて露光する複数の露光工程の中、１層
を除く総ての層の露光は複数個のチップを第１の露光単
位として少ない露光ステップで半導体基板の全面を覆う
範囲にチップパターンの焼付けを行い、１層のみを、疵
やごみのつき易い半導体基板の周辺部を除いた領域に、
上記第１の露光単位より少ないチップ数例えば１個のチ
ップを第２の露光単位としてチップパターンの焼付けを
行う。

これによって、第２の露光単位によるパターンの焼付
けがなされなかった半導体基板周辺部のチップは正常動
作をしない明らかに不良と判定されるチップとなり、初
期特性が良品として得られるチップの信頼度は向上す
る。

そして、良品として得られるチップ数は、半導体基板
の周辺部を除いた領域内に少ないチップ数例えば１個の
チップを露光単位として焼付けられる数だけ取得される
ので、チップ収率は従来の第１の方法に比べて大幅に向
上する。

また、１層を除く総ての層がチップ数の多い露光単位
で露光され、１層のみが少ないチップ数例えば１個のチ
ップを露光単位として露光されるので、全層が少ない例
えば１個のチップを露光単位として露光される従来の第
２の方法に比べて露光ステップは大幅に減少し、また従
来の第１の方法に比べても露光ステップの増加は僅かと
なり、露光時間の短縮が図れる。

〔実施例〕

以下本発明を、図示実施例により具体的に説明する。

第１図は本発明の方法の一実施例の工程平面図で
（ａ）は第１の露光、（ｂ）は第２の露光、第２図は本
発明の他の実施例に用いるマスクの模式平面図で（ａ）
は第１の露光用マスク、（ｂ）は第２の露光用マスクで
ある。

全図を通じ同一対象物は同一符合で示す。

縮小投影露光方法を用いてパターンの転写がなされる
半導体装置の製造方法においては、ステッパを用いて半
導体基板上に複数個のチップパターンを直接縮小投影し
て順次焼付けて行く工程を、例えば拡散領域パターンの
形成、コンタクト窓の形成、配線パターンの形成等を含
む14〜15層以上の層について重ねて行うことによって半
導体チップが形成される。

この方法に本発明を適用する際には、上記複数の層の
露光の中、例えば配線パターンを形成するための１層の
みを除いて他の総ての層の露光は、第１図（ａ）に示す
ように、例えば２×２即ち４個のチップ１を第１の露光
単位２として半導体基板３の疵やごみのつき易い幅数mm
程度の周辺部４を除いた内部領域５の全面を覆う領域
に、チップパターンの縮小投影露光を順次第１のステッ
プ露光により行う。

そして上記第１のステップ露光から除かれた前記配線
パターンを形成する一層の露光を、第１図（ｂ）に示す
ように例えば１個のチップを第２の露光単位として、半
導体基板３の前記内部領域５内のみに、前記露光パター
ンに重ねて、順次チップパターンの縮小投影露光による
第２のステップ露光により行う。

上記露光方法によれば、第２の露光により配線パター
ンの焼付けがなされたチップ、即ち第１の露光で上記配
線パターン以外の総ての層のパターン焼付けがなされ、
且つ上記第２の露光により更に配線パターンの焼付けが
なされたチップは良品チップとなり、疵やごみのつき易
い基板周辺部４の第２の露光がなされなかったチップは
配線パターンが形成されないので正規の動作をせず明ら
かに不良と判定されるチップとなる。従って初期試験で
良品と判定されるチップの信頼度は従来方法と同様に向
上する。

また、配線パターンの露光以外の総ての層の露光は４
チップを露光単位とする第１のステップ露光により少な
いステップ数でなされ、配線パターン露光の１層のみが
露光ステップの多い１チップを露光単位とした第２のス
テップ露光でなされるために、全層が１チップを露光単
位とするステップ露光で露光がなされる従来の第２の露
光方法よりは露光ステップが大幅に減少し、露光時間が
大幅に短縮される。また全層を例えば４チップを露光単
位としてステップ露光により行っていた従来の第１の露
光方法に比べても、１チップ単位の露光が一層のみであ
るので、それ程大きな露光時間の増加は生じない。

更にまた、１チップを露光単位として第２の露光がな
されたチップは総て良品チップとなるので、全層１チッ
プ単位で露光を行った従来の第２の方法と同様の高収率
が得られる。

なお上記縮小投影露光における第１、第２の露光の単
位チップ数は、上記実施例の数に限定されるものではな
い。

本発明の方法は、複数層のマスクを用い等倍の露光に
よってチップパターンの形成がなされる場合にも適用さ
れる。

第２図はその際用いられるマスクを示したもので、
（ａ）は上記実施例同様例えば配線パターンを焼付ける
１層のマスクのみを除く他の総ての層に用いる第１の露
光用マスクを示し、この第１の露光用マスク７のチップ
パターンは、前記実施例における第１の露光と同様に、
半導体基板３の疵やごみがつき易い周辺部４を除いた内
部領域５の全面を完全に覆うように、４個のチップ１を
一露光単位２とし、縮小投影によるステップ露光により
焼付けられる。そして例えば配線パターンを焼付けるた
めの１層のマスクである第２の露光用マスク８のみは、
同図（ｂ）に示すように、前記実施例における第２の露
光と同様に、半導体基板３の前記内部領域５内のみに、
前記実施例と同様に１個のチップ１を露光単位102とし
てチップパターンが、上記第１の露光用マスク７におけ
る配列ビッチと等しい配列ピッチで、投影露光によるス
テップ露光によって焼付けられる。

これらのマスクを用いて例えば密着露光により半導体
基板上にチップパターンを形成する際には、配線パター
ンの焼付のみを除いて他の層のパターン焼付けは総て第
１のマスク７を用いて行い、配線パターンの焼付けのみ
第２のマスク８を用いて行う。

これにより、前記第１の実施例同様に、第１のマスク
７によるパターン焼付けと第２のマスク８によるパター
ン焼付けが共になされたチップのみが良品チップとな
り、第２のマスク８によるパターン焼付けがなされなか
った半導体基板３の周辺部４を含むチップは完全動作を
しない不良チップとなるので、初期試験で合格したチッ
プの信頼度の向上が図れる。

また良品チップを決める第２のマスク８のチップ配置
が、半導体基板３の内部領域５内に１個のチップ１を露
光単位102として配置されるのでチップの配置効率が高
まり、チップの収率が向上する。

そしてこの方法によると、半導体基板上に直に投影露
光によるステップ露光を行う場合と同様に、チップの収
率を向上させながら、複数層の露光用マスクにチップパ
ターンを焼付けるための総ステップ露光数を大幅に減少
できるので、マスクコストの低減が図れる。

〔発明の効果〕

以上説明のように本発明によれば、一半導体基板上に
チップパターンを複数層重ねて焼付ける露光工程により
形成される半導体チップの信頼度及び収率が向上し、且
つ露光時間の短縮が図れる。従って本発明は半導体装置
の歩留り及び信頼性の向上及び製造コストの低減に有効
である。

またマスクコストの低減も図れる。

【図面の簡単な説明】

第１図は本発明の方法の一実施例の工程平面図で、
（ａ）は第１の露光、（ｂ）は第２の露光、 第２図は本発明の他の実施例に用いるマスクの模式平面
図で、（ａ）は第１の露光用マスク、（ｂ）は第２の露
光用マスク、 第３図は従来の第１の方法の工程平面図、 第４図は従来の第２の方法の工程平面図 である。 図において、 １はチップ、 ２及び102は露光単位、 ３は半導体基板、 ４は周辺部、 ５は内部領域、 ６は不使用領域、 ７は第１の露光用マスク、 ８は第２の露光用マスク を示す。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】一半導体基板上に複数個のチップパターン
   を複数の層重ねて焼付ける露光工程を有する半導体装置
   の製造方法において、 前記露光工程が、 １層を除く前記複数の層に、複数個のチップを第１の露
   光単位とし、該半導体基板の少なくとも周辺部を所定の
   幅で除いた内部領域の全面を覆うようにチップパターン
   を焼付ける工程と、 前記１層のみ、前記第１の露光単位より少ないチップ数
   を第２の露光単位とし、該半導体基板の該内部領域内の
   みにチップパターンを焼付る工程と を含むことを特徴とする半導体装置の製造方法。
2. 【請求項２】上記複数の層の焼付が、縮小投影によるス
   テップ露光によってなされることを特徴とする請求項１
   記載の半導体装置の製造方法。
3. 【請求項３】上記複数の層の焼付が、マスクを介し等倍
   の露光でなされることを特徴とする請求項１記載の半導
   体装置の製造方法。