DE10243755B4 - Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer - Google Patents

Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer Download PDF

Info

Publication number
DE10243755B4
DE10243755B4 DE2002143755 DE10243755A DE10243755B4 DE 10243755 B4 DE10243755 B4 DE 10243755B4 DE 2002143755 DE2002143755 DE 2002143755 DE 10243755 A DE10243755 A DE 10243755A DE 10243755 B4 DE10243755 B4 DE 10243755B4
Authority
DE
Germany
Prior art keywords
exposure
matrix
semiconductor wafer
arrangement
fields
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2002143755
Other languages
English (en)
Other versions
DE10243755A1 (de
Inventor
Thorsten Schedel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2002143755 priority Critical patent/DE10243755B4/de
Publication of DE10243755A1 publication Critical patent/DE10243755A1/de
Application granted granted Critical
Publication of DE10243755B4 publication Critical patent/DE10243755B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors

Abstract

Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern (5) auf einem idealisierten Halbleiterwafer (1) für die Belichtung eines Halbleiterwafers, umfassend die Schritte:
a) Vorgeben des idealisierten Halbleiterwafers, welcher Außenabmessungen (20, 21) aufweist,
b) Vorgeben der Größe der Belichtungsfelder (5) und der Schrittweite, mit welcher die Belichtungsfelder auf dem idealisierten Halbleiterwafer anzuordnen sind,
c) Festlegen einer ersten Referenzkoordinate auf der vorgegebenen Fläche des idealisierten Halbleiterwafers,
d) Bilden einer ersten matrixförmigen Anordnung der Belichtungsfelder mit jeweils einer Lageposition ausgehend von der ersten Referenzkoordinate unter Berücksichtigung der Größe und der Schrittweite der Belichtungsfelder (5),
e) Auswählen eines ersten Belichtungsfeldes (5', 5'') aus der matrixförmigen Anordnung, welches nur teilweise innerhalb der Außenabmessungen des idealisierten Halbleiterwafers angeordnet ist,
f) Vorgeben von Positionen von Fokussensoren innerhalb des ersten Belichtungsfeldes (5', 5'') eines im Falle einer tatsächlichen Belichtung eingesetzten Belichtungsgerätes,
g) Vorgeben eines Referenzwertes für eine zu erreichende Anzahl von...

Description

  • Die Erfindung betrifft ein Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer für die Durchführung einer Belichtung eines tatsächlichen Halbleiterwafers in einem Belichtungsgerät.
  • Zur Herstellung integrierter Schaltungen werden Halbleiterwafer ebenenweise mit den auf einer Maske angeordneten Strukturen in einem lithographischen Projektionsschritt belichtet. Da lithographische Projektionen einerseits im allgemeinen verkleinernd ausgeführt werden, beispielsweise mit Verkleinerungsfaktoren von 4 bis 5, und sich andererseits der Waferdurchmesser mit fortschreitender Entwicklung weiter vergrößert (derzeit 300 mm), kann eine Vielzahl abgebildeter Strukturen auf dem Halbleiterwafer Platz finden. Das Abbild der Strukturen von einer Maske auf einem Wafer, welches in einem Belichtungsschritt durchgeführt wird, bezeichnet man als Belichtungsfeld. In einem durch eine Belichtung generierten Belichtungsfeld befinden sich wiederum meist mehrere voneinander unabhängige Schaltungen bzw. Bauteile. Speicherbausteine können beispielsweise auf einer Maske und damit in dem später belichteten Belichtungsfeld in 2 Spalten zu 6 Reihen angeordnet sein.
  • Üblicherweise werden die Belichtungsfelder auf dem Halbleiterwafer schrittweise in einem Belichtungsgerät, den Steppern oder Scannern, schrittweise nebeneinander belichtet. Aufgrund der Platzersparnis wird für einen später durchzuführenden Sägeprozeß dabei die Anordnung der Belichtungsfelder in einer Matrixform gewählt.
  • Ein typisches Vorgehen zur Verteilung der Anordnung von Belichtungsfeldern auf einem Halbleiterwafer zur Bildung der Matrixform besteht darin, eine vorherige Simulation durchzuführen. Dabei besteht das Erfordernis, auf der fest vorgegebenen Fläche des Halbleiterwafers, welche durch seine Außenabmessungen gegeben ist, möglichst viele Schaltungen bei möglichst wenig Belichtungsfeldern (englisch: wafer shots) zu integrieren. Der Grund liegt darin, daß jede zusätzliche Belichtung wertvolle Nutzungszeit der meist sehr teuren Belichtungsgeräte in Anspruch nimmt.
  • Eine solche Simulation wird durchgeführt, indem Referenz- bzw. Nullpunktskoordinaten vorgegeben werden, von denen ausgehend die matrixförmige Anordnung der Belichtungsfelder gebildet wird.
  • Hierzu werden die Schrittweite sowie die Größen der Belichtungsfelder jeweils in x- und y-Richtung vorgegeben. Beide Größen sind im allgemeinen für die matrixförmige Anordnung der Belichtungsfelder konstant. Weitere notwenige Eingabegrößen betreffen die genannten Geometrien der Schaltungsanordnungen innerhalb eines zu belichtenden Belichtungsfeldes mit den Positionen und Größen der jeweiligen Schaltungen.
  • Die im Regelfall kreisrunde Form der Halbleiterwafer führt dazu, daß gerade im Randbereich des Wafers einzelne Belichtungsfelder teilweise auf der Fläche des Halbleiterwafers liegen, teilweise aber auch darüber hinausragen. Die von der Maske bei der Projektion auf den Halbleiterwafer in das Belichtungsfeld übertragenen Schaltungen beziehungsweise Schaltungsebenen werden daher zum Teil am Rand abgeschnitten oder unterliegen den am Rand des Halbleiterwafers häufig auftretenden Prozeßproblemen. In Erwartung einer niedrigen Ausbeute oder einer minderen Qualität werden diese Belichtungsfelder, welche in der Simulation zunächst auf einem idealisierten, virtuellen Halbleiterwafer angeordnet werden, in der letztendlich ausgewählten, tatsächlich zu belichtenden matrixför migen Anordnung, der sogenannten Wafer-Shot-Map, nicht aufgenommen. Das Ergebnis der Simulation ist demnach eine Anweisungskarte für das Belichtungsgerät mit einer Matrix von zu belichtenden Belichtungsfeldern.
  • Bei der Belichtung werden die Matrixkoordinaten je nach Belichtungsgerät in die Koordinaten des Substrathalters (englisch: stage), welcher den Halbleiterwafer verfährt, um jeweils eine neue Belichtung auszuführen, umgerechnet.
  • Um nun das Ziel einer möglichst hohen Produktivität mit einer möglichst hohen Anzahl von Schaltungen je Waferfläche zu erreichen, können die Referenzkoordinaten, von denen ausgehend die Matrix gebildet wird, variiert werden. In der Simulation werden dazu im allgemeinen zu jedem Durchlauf mit Vorgabe jeweils einer Referenzkoordinate die Schaltungen der in der jeweiligen Matrix gebildeten und nicht verworfenen Belichtungsfelder ausgezählt. Danach können für jede Referenzkoordinate die erhaltenen Anzahlen der produktiven Schaltungen verglichen werden. Beim Vorgang des Abzählens werden nur jene Schaltungen berechnet, welche aufgrund ihrer absoluten Position – nun umgerechnet auf die Referenz- oder Nullpunktskoordinate des Wafers – selbst auch wieder innerhalb der Fläche des Halbleiterwafers angeordnet werden. Schließlich wird diejenige Referenzkoordinate ausgewählt, welche beispielsweise die höchste Anzahl von plazierbaren Schaltungen liefert.
  • In der US 6,070,004 A wird ein Verfahren beschrieben, bei dem ausgehend von einer gewählten Referenzkoordinate auf einem Wafer eine Matrixanordnung von den jeweils mit genau einer Schaltung übereinstimmenden Belichtungsfeldern gebildet wird. Für die in eine Randausschlußzone hineinragenden Belichtungsfelder wird eine Ausbeute-Wahrscheinlichkeitsfunktion bestimmt. Diese Funktion wird mit der Anzahl vollständig innerhalb der Randausschlußzone plazierbarer Felder multipliziert. Bei geringer Breite der Randausschlußzone ergibt sich aufgrund der geringen Ausbeutewahrscheinlichkeit auch eine ge ringe Ausbeute an erfolgreich prozessierten Belichtungsfeldern.
  • In der US 4,874,954 A ist ein Verfahren beschrieben, bei dem eine Position eines Fokussensors vorgegeben und im Falle eines Randbelichtungsfeldes mit den Abmessungen des Wafers verglichen wird. Die Position wird infolge des Vergleichs in einen innerhalb der Abmessungen liegenden Bereich des Belichtungsfeldes verschoben, um weiterhin eine Fokusbestimmung für eine Belichtung zu ermöglichen.
  • In der EP 0 867 771 A2 ist ein Verfahren beschrieben, bei dem die Scanrichtung eines Scanners als Belichtungsapparat in Abhängigkeit von der Fokusposition im Verhältnis zur Substratlage (Randlage) für ein Belichtungsfeld eingestellt wird.
  • Es ist die Aufgabe der vorliegenden Erfindung, die vorgeschlagenen Verfahren weiter zu verbessern, um eine noch höhere Produktivität und Kosteneffizienz für die Herstellung von integrierten Schaltungen zu erreichen.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer für die Belichtung eines Halbleiterwafers, umfassend die Schritte:
    • a) Vorgeben des idealisierten Halbleiterwafers, welcher Außenabmessungen aufweist,
    • b) Vorgeben der Größe der Belichtungsfelder und der Schrittweite, mit welcher die Belichtungsfelder auf dem idealisierten Halbleiterwafer anzuordnen sind,
    • c) Festlegen einer ersten Referenzkoordinate auf der vorgegebenen Fläche des idealisierten Halbleiterwafers,
    • d) Bilden einer ersten matrixförmigen Anordnung der Belichtungsfelder mit jeweils einer Lageposition ausgehend von der ersten Referenzkoordinate unter Berücksichtigung der Größe und der Schrittweite der Belichtungsfelder,
    • e) Auswählen eines ersten Belichtungsfeldes aus der matrixförmigen Anordnung, welches nur teilweise innerhalb der Außenabmessungen des idealisierten Halbleiterwafers angeordnet ist,
    • f) Vorgeben von Positionen von Fokussensoren innerhalb des ersten Belichtungsfeldes eines im Falle einer tatsächlichen Belichtung eingesetzten Belichtungsgerätes,
    • g) Vorgeben eines Referenzwertes für eine zu erreichende Anzahl von Positionen von Fokussensoren innerhalb des Belichtungsfeldes,
    • h) aus der Lageposition des ersten Belichtungsfeldes Bestimmen derjenigen Anzahl von Positionen der Fokussensoren, welche innerhalb der vorgegebenen Außenabmessungen des idealisierten Halbleiterwafers liegen,
    • i) Vergleich der bestimmten Anzahl von Positionen von Fokussensoren mit dem vorgegebenen Referenzwert,
    • k) Verwerfen oder Aufnehmen des Belichtungsfeldes aus/in der matrixförmigen Anordnung in Abhängigkeit von dem Ergebnis des Vergleichs.
  • Der vorliegenden Erfindung zufolge werden mit Hilfe von Parametern, welche ein Maß für die Qualität des gegenwärtigen oder eines nachfolgenden Prozesses repräsentieren, Randbedingungen aufgestellt. Deren Einhaltung beziehungsweise Nichteinhaltung durch die lokalen Gegebenheiten eines Belichtungsfeldes am Rande des Halbleiterwafers führt zu einem Verwerfen oder einer Aufnahme in eine matrixförmige Anordnung von Belichtungsfeldern zur Belichtung von Halbleiterwafern (Wafershot-map).
  • Zusätzlich zu der herkömmlichen Strategie, ein Belichtungsfeld nur dann aufzunehmen, wenn ein gewisser Anteil von Schaltungen eines Belichtungsfeldes innerhalb der Abmessungen des Halbleiterwafers liegt, werden durch die vorliegende Erfindung mittels der aufgestellten Randbedingungen nachteilhafte Einflüsse von Folgeprozessen, wie etwa Ausschlußberei che aufgrund von physikalischen Einwirkungen auf bestimmte Positionen des Randbereiches eines Wafers berücksichtigt.
  • Bei der Entscheidung, ob ein zu belichtendes Belichtungsfeld in die matrixförmige Anordnung aufzunehmen oder zu verwerfen ist, kann über die über einen Parameter mit Grenzwert formulierten Randbedingungen allerdings auch berücksichtigt werden, ob das Verwerfen eines Belichtungsfeldes wiederum einen nachteilhaften Einfluß auf ein weiteres Belichtungsfeld hat, welches dem verworfenen Belichtungsfeld benachbart ist.
  • Der Parameter, dessen Wert in dem erfindungsgemäßen Verfahren zu bestimmen ist, und der ihm zugeordnete Grenzwert geben die Bedingung vor, deren Einhaltung zur Aufnahme eines am Halbleiterwaferrand liegenden Belichtungsfeldes in die matrixförmige Anordnung führt beziehungsweise deren Nichteinhaltung zum Verwurf des Belichtungsfeldes führt. Im Gegensatz zu bisherigen Simulationsverfahren, in denen lediglich die Printbarkeit einer Schaltung an einer Position auf einem Wafer überprüft wird, hat die erfindungsgemäß abzuprüfende Bedingung die Eigenschaft, geräte- oder prozeßspezifische Einflüsse auf die Qualität des nachfolgend durchzuführenden Prozesses zu repräsentieren.
  • Der gegenwärtig durchzuführende Prozeß bezeichnet den Lithographieprozeß während nachfolgende Prozesse beispielsweise ein Polier-, ein Ätz-, oder ein Testerschritt etc. sein können.
  • Die Qualität wird insbesondere durch den Lithographieprozeß beeinflußt. Wie unten in einem Ausführungsbeispiel näher erläutert ist, führt beispielsweise die Positionierung der für das sogenannte Leveling der Stage, d.h. das Einstellen der Neigung des Substrathalters, erforderlichen Fokussensoren (Fokuskanäle) jenseits des Randes des Halbleiterwafers zu einem fehlenden Justagewert. Dadurch wird die Qualität der Neigungseinstellung erheblich gemindert. Demzufolge ist die An zahl der innerhalb der Abmessungen des Halbleiterwafers gelegenen Fokuskanäle in einem Belichtungsfeld ein repräsentativer Wert für die Qualität des durchzuführenden Prozesses und kann somit als erfindungsgemäßer Parameter eingesetz werden.
  • Ein entsprechender Referenz- oder Grenzwert, mit dem der Parameterwert in einer Bedingung für das Annehmen oder Verwerfen verglichen werden kann, wird aus der Erfahrung gewonnen. In dem Beispiel der Fokuskanäle könnte es sich beispielsweise um die Gesamtzahl der vorhandenen Fokuskanäle eines Belichtungsgerätes handeln, wenn bereits die Positionierung nur eines Fokuskanals außerhalb des Waferrandes zu einer erheblichen Beeinträchtigung der Qualität führt.
  • Der für das jeweilige Belichtungsfeld gültige Parameterwert kann aus der Lageposition des Belichtungsfeldes relativ zu den vorgegebenen Außenabmessungen des Halbleiterwafers berechnet werden. Am Beispiel der Fokuskanäle ergibt sich der Parameterwert durch die über den Waferrand hinausragenden Positionen der Fokuskanäle innerhalb des Belichtungsfeldes.
  • Die Erfindung soll nun anhand von Ausführungsbeispielen mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen:
  • 1 ein Ablaufdiagramm des erfindungsgemäßen Verfahrens,
  • 2 eine matrixförmige Anordnung von Belichtungsfeldern zur Illustration eines erfindungsgemäßen Ausführungsbeispiels mit der Anzahl von Fokuskanälen als Parameter, welcher mit einem Referenzwert zu vergleichen ist.
  • Ein Ausführungsbeispiel zur Simulation einer matrixförmigen Anordnung von Belichtungsfeldern 5 auf einem idealisierten Halbleiterwafer, d. h. der Simulation einer Wafer-Shot-Map, ist in einem Ablaufdiagramm in 1 gezeigt.
  • In einem ersten Schritt werden die Außenabmessungen des Halbleiterwafers vorgegeben. Es handelt sich hierbei zunächst um die geometrischen Außenabmessungen 20 des Randes des idealisierten Halbleiterwafers 1. Dieser weist unter Vernachlässigung des sogenannten Notches, einer flachen Einkerbung des Randes, um eine kreisrunde Form mit einem Durchmesser von beispielsweise 300 mm auf (vergleiche 2).
  • Die vorgegebenen Außenabmessungen 20 werden in einem weiteren Schritt variiert, um Ausschlußbereiche zu definieren. Als Ausschlußbereich kommt dabei die Position des Barcodes in Frage sowie auch beispielsweise die Positionen von Halterungen eines nachfolgenden Prozesses, welche in diesem Schritt vorgegeben werden. In einem Ätzprozess sind dies beispielsweise die Positionen der sog. clamp rings, welche auf den Rand des Halbleiterwafers greifen und somit vorhersehbar die belichteten Strukturen in diesem Bereich zerstören würden.
  • Außerdem wird ein Parameter vorgegeben, welcher die Breite der sogenannten Focus Invalid Area vorgibt, eines schmalen, ringförmigen Randbereiches des Halbleiterwafers, welcher üblicherweise nach dem lithographischen Schritt einer Randentlackung unterzogen wird und somit aufgrund der Höhenunterschiede in den Schichtprofilen zu verfälschten Meßergebnissen bei der Justage der Substrathalterung über die Fokussensoren führt. Im vorliegenden Ausführungsbeispiel wird ein schmaler Ring von 2 mm von der Fläche des Halbleiterwafers abgenommen. Die modifizierten Außenabmessungen 21 liegen somit innerhalb der ursprünglichen Außenabmessungen 20.
  • In einem weiteren Schritt werden die Größe und die Schrittweite der Belichtungsfelder sowie die Positionen und Abmessungen, d.h. die Verteilung der Schaltungen innerhalb eines Belichtungsfeldes vorgegeben. Diese Angaben hängen auch von der gewünschten Breite des Sägerahmens, der Reticle-Größe sowie dem Verkleinerungsfaktor des Belichtungsgerätes ab. Au ßerdem wird gerätespezifisch die Position und Anzahl der Fokuskanäle, mit welchen ein einzelnes Belichtungsfeld für die Justage jeweils ausgemessen wird, vorgegeben.
  • Es wird zunächst eine erste Referenzkoordinate vorgegeben, mit welcher eine erste Matrixanordnung (Wafer-Shot-Map) gebildet wird, wobei die Belichtungsfeldgröße und die Schrittweite sowohl in x- als auch in y-Richtung als Grundparameter eingehen. Die die ursprünglichen Außenabmessungen 20 sowie die davon eingeschlossene innere Fläche nicht berührenden Belichtungsfelder, welche also außerhalb des Halbleiterwafers liegen, werden von vornherein verworfen. Vollständig innerhalb der modifizierten Abmessungen 21 liegende Belichtungsfelder werden hingegen angenommen.
  • In einer Schleife werden nun nacheinander die nur teilweise innerhalb der Abmessungen 21 des Halbleiterwafers liegenden Belichtungsfelder 5 auf die erfindungsgemäß zu erfüllende Bedingung hin überprüft. Ziel ist es, die Qualität zu erhöhen und die Ausbeute von funktionsfähigen Schaltungen zu steigern. Es besteht daher das Erfordernis eines qualitativ hochwertigen Fokussierprozesses. Dazu ist es notwendig, daß alle vier in dem Belichtungsgerät des Ausführungsbeispiels für die Einstellung des Neigungswinkels des Substrathalters zur Verfügung stehenden Fokussensoren nicht nur innerhalb der ursprünglichen Abmessungen 20, sondern auch innerhalb der modifizierten Abmessungen 21 des Halbleiterwafers 1 in dem jeweiligen Belichtungsfeld positioniert werden.
  • Für ein ausgewähltes Belichtungsfeld, dessen Position sich aus der gebildeten Matrixanordnung ergibt, kann mittels der relativen Positionen, welche für die Fokuskanäle innerhalb eines Belichtungsfeldes vorgegeben wurden, die absolute Position der Fokuskanäle 30, 31, 32 in Waferkoordinaten berechnet werden. Da auch die Außenabmessungen 21 in Waferkoordinaten bekannt sind, können diese Positionen miteinander verglichen werden, um festzustellen, welche Anzahl von Fokuskanälen für ein gegebenes Belichtungsfeld 5 innerhalb der Außenabmessungen 21 zu liegen kommen.
  • Ein Beispiel zweier Belichtungsfelder 5', 5'' ist in 2 rechts unten gezeigt. Von den vier Fokuskanälen je Belichtungsfeld kommen in dem Belichtungsfeld 5' zwei Fokuskanäle 30 innerhalb der Außenabmessungen 21 zu liegen sowie ein dritter Fokuskanal 31 in dem Focus Invalid Area genannten Bereich außerhalb der modifizierten Abmessungen 21 aber noch auf dem Halbleiterwafer 1 innerhalb der geometrischen, ursprünglichen Außenabmessungen 20. Der vierte Fokuskanal 32 liegt außerhalb der Abmessungen 20.
  • Der die Qualität des durchzuführenden Prozesses beschreibende Parameter, d.h. die Anzahl der Fokuskanäle innerhalb des strukturierbaren Bereiches des Halbleiterwafers 1 hat für dieses Belichtungsfeld 5' den Wert 2. Der Referenzwert, mit dem diese Anzahl zu vergleichen ist, ergibt sich aus dem Erfordernis eines hinreichend qualitativen Fokussierprozesses, welcher hier mit dem Wert 4 vorgegeben wurde. Die gewünschte Qualität wird demnach nicht erreicht und das Belichtungsfeld 5' wird verworfen.
  • Das in 2 rechts unten dem betrachteten ersten Belichtungsfeld 5' benachbarte Belichtungsfeld 5'' weist vier Fokuskanäle 30 innerhalb der modifizierten Abmessungen 21 auf, so daß dieses Belichtungsfeld 5'' angenommen wird.
  • Wie in 2 ebenfalls dargestellt ist, können für jedes Belichtungsfeld die Zahl der innerhalb der Außenabmessungen 21 liegenden Schaltungen, deren Positionen analog berechnet werden können, ausgezählt werden. In 2 sind die außerhalb der Außenabmessungen 21 liegenden Schaltungen 11 separat durch schwarze Kästchen gekennzeichnet. In dem Ausführungsbeispiel umfaßt jedes Belichtungsfeld 5 vier mal vier (gleich 16) Schaltungen.
  • Für die erste Matrixanordnung von Belichtungsfeldern, welche durch die erste Referenzkoordinate gekennzeichnet ist, kann nun in Summe die Anzahl der Schaltungen und der Belichtungsfelder berechnet werden. In einer zweiten Schleife kann die Referenzkoordinate um einen geringen Betrag in x- und/oder in y-Richtung versetzt werden. Vorzugsweise kann diese Schrittweite variabel eingestellt werden. Diese Einstellrichtung ist in 2 durch Pfeile an den eingezeichneten Spiegelachsen des kreisrunden Halbleiterwafers 1 illustriert.
  • Für die zweite Referenzkoordinate können nun die oben genannten Schritte wiederholt werden, um eine zweite Anzahl von Schaltungen und Belichtungsfeldern zu bestimmen. Eine Optimierung wird in der Simulation erreicht, indem mit den Referenzkoordinaten eine Rasterung eines kleinen Ausschnittes sowohl in x- als auch in y-Richtung unternommen wird. Für die tatsächliche Belichtung eines Halbleiterwafers kann abschließend jene Matrixanordnung ausgewählt werden, welche beispielsweise entweder die höchste Anzahl von Schaltungen liefert oder welche die höchste Anzahl von Schaltungen je Belichtungsfeldern liefert, welches durch eine Mittelung berechnet werden kann.

Claims (4)

  1. Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern (5) auf einem idealisierten Halbleiterwafer (1) für die Belichtung eines Halbleiterwafers, umfassend die Schritte: a) Vorgeben des idealisierten Halbleiterwafers, welcher Außenabmessungen (20, 21) aufweist, b) Vorgeben der Größe der Belichtungsfelder (5) und der Schrittweite, mit welcher die Belichtungsfelder auf dem idealisierten Halbleiterwafer anzuordnen sind, c) Festlegen einer ersten Referenzkoordinate auf der vorgegebenen Fläche des idealisierten Halbleiterwafers, d) Bilden einer ersten matrixförmigen Anordnung der Belichtungsfelder mit jeweils einer Lageposition ausgehend von der ersten Referenzkoordinate unter Berücksichtigung der Größe und der Schrittweite der Belichtungsfelder (5), e) Auswählen eines ersten Belichtungsfeldes (5', 5'') aus der matrixförmigen Anordnung, welches nur teilweise innerhalb der Außenabmessungen des idealisierten Halbleiterwafers angeordnet ist, f) Vorgeben von Positionen von Fokussensoren innerhalb des ersten Belichtungsfeldes (5', 5'') eines im Falle einer tatsächlichen Belichtung eingesetzten Belichtungsgerätes, g) Vorgeben eines Referenzwertes für eine zu erreichende Anzahl von Positionen von Fokussensoren innerhalb des Belichtungsfeldes (5', 5''), h) aus der Lageposition des ersten Belichtungsfeldes (5', 5'') Bestimmen derjenigen Anzahl von Positionen der Fokussensoren, welche innerhalb der vorgegebenen Außenabmessungen (20, 21) des idealisierten Halbleiterwafers liegen, i) Vergleich der bestimmten Anzahl von Positionen von Fokussensoren mit dem vorgegebenen Referenzwert, k) Verwerfen oder Aufnehmen des Belichtungsfeldes (5', 5'') aus/in der matrixförmigen Anordnung in Abhängigkeit von dem Ergebnis des Vergleichs.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß – mindestens jedes weitere Belichtungsfeld aus der ersten matrixförmigen Anordnung ausgewählt wird, welches nur teilweise innerhalb der Außenabmessungen des idealisierten Halbleiterwafers angeordnet ist, – die Schritte zum Bestimmen der Anzahl von Fokuspositionen, zum Vergleichen der bestimmten Anzahl der Fokuspositionen mit dem jeweils zugeordneten Referenzwert und zum Verwerfen oder Annehmen wenigstens für jedes weitere ausgewählte Belichtungsfeld wiederholt werden.
  3. Verfahren nach Anspruch 2 dadurch gekennzeichnet, daß – die Anzahl der nicht verworfenen Belichtungsfelder aus der ersten matrixförmigen Anordnung berechnet wird, – eine zweite Referenzkoordinate innerhalb der vorgegebenen Außenabmessungen des idealisierten Halbleiterwafers festgelegt wird, – eine zweite matrixförmige Anordnung der Belichtungsfelder mit jeweils einer Lageposition ausgehend von der ersten Referenzkoordinate unter Berücksichtigung der Größe und der Schrittweite der Belichtungsfelder gebildet wird, – die Schritte zur Berechnung der Anzahl von Belichtungsfeldern für die zweite matrixförmige Anordnung wiederholt werden, – die Anzahlen der Belichtungsfelder der ersten und der zweiten matrixförmigen Anordnung miteinander verglichen werden, – in Abhängigkeit von dem Ergebnis des Vergleichs die erste oder die zweite matrixförmige Anordnung von Belichtungsfel dern für die Belichtung eines Halbleiterwafers ausgewählt wird.
  4. Verfahren nach Anspruch 2 dadurch gekennzeichnet, daß – für jedes Belichtungsfeld der matrixförmigen Anordnung jeweils mindestens eine Schaltung mit jeweils einer Größe und Position innerhalb des Belichtungsfeldes vorgegeben wird, – aus der Position innerhalb des Belichtungsfeldes und der Lageposition des Belichtungsfeldes eine Position für jede der Schaltungen auf dem idealisierten Halbleiterwafer berechnet wird, – für jede der Schaltungen die Position mit den Außenabmessungen des idealisierten Halbleiterwafers verglichen wird, – in Abhängigkeit von dem Vergleich die Schaltung verworfen wird, – die Anzahl der nicht verworfenen Schaltungen in den Belichtungsfeldern der ersten matrixförmigen Anordnung berechnet wird, – eine zweite Referenzkoordinate innerhalb der vorgegebenen Außenabmessungen des idealisierten Halbleiterwafers festgelegt wird, – eine zweite matrixförmige Anordnung der Belichtungsfelder mit jeweils einer Lageposition ausgehend von der ersten Referenzkoordinate unter Berücksichtigung der Größe und der Schrittweite der Belichtungsfelder gebildet wird, – die Schritte zur Berechnung der Anzahl von nicht verworfenen Schaltungen für die zweite matrixförmige Anordnung wiederholt werden, – die Anzahlen der nicht verworfenen Schaltungen der ersten und der zweiten matrixförmigen Anordnung miteinander verglichen werden, – in Abhängigkeit von dem Ergebnis des Vergleichs die erste oder die zweite matrixförmige Anordnung von Belichtungsfeldern für die Belichtung eines Halbleiterwafers ausgewählt wird.
DE2002143755 2002-09-20 2002-09-20 Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer Expired - Fee Related DE10243755B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002143755 DE10243755B4 (de) 2002-09-20 2002-09-20 Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002143755 DE10243755B4 (de) 2002-09-20 2002-09-20 Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer

Publications (2)

Publication Number Publication Date
DE10243755A1 DE10243755A1 (de) 2004-04-15
DE10243755B4 true DE10243755B4 (de) 2005-03-31

Family

ID=32009853

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002143755 Expired - Fee Related DE10243755B4 (de) 2002-09-20 2002-09-20 Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer

Country Status (1)

Country Link
DE (1) DE10243755B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3839630A1 (de) * 2019-12-19 2021-06-23 ASML Netherlands B.V. Verfahren und vorrichtung zur konfiguration einer linsenmodellanforderung
WO2021099037A1 (en) * 2019-11-21 2021-05-27 Asml Netherlands B.V. Method and apparatus for determining control data for a lithographic apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874954A (en) * 1987-02-02 1989-10-17 Canon Kabushiki Kaisha Projection exposure apparatus
EP0867771A2 (de) * 1997-03-24 1998-09-30 Nikon Corporation Belichtungsapparat, Belichtungsverfahren und Verfahren zur Herstellung einer Schaltung
US6016391A (en) * 1997-01-08 2000-01-18 Texas Instruments Incorporated Apparatus and method for optimizing integrated circuit fabrication
US6070004A (en) * 1997-09-25 2000-05-30 Siemens Aktiengesellschaft Method of maximizing chip yield for semiconductor wafers
US6113646A (en) * 1997-12-04 2000-09-05 Micron Technology, Inc. Method of selecting layout of integrated circuit probe card
WO2001048553A1 (en) * 1999-12-28 2001-07-05 Philips Semiconductors Inc. A method for maximizing integrated circuit die production

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4874954A (en) * 1987-02-02 1989-10-17 Canon Kabushiki Kaisha Projection exposure apparatus
US6016391A (en) * 1997-01-08 2000-01-18 Texas Instruments Incorporated Apparatus and method for optimizing integrated circuit fabrication
EP0867771A2 (de) * 1997-03-24 1998-09-30 Nikon Corporation Belichtungsapparat, Belichtungsverfahren und Verfahren zur Herstellung einer Schaltung
US6070004A (en) * 1997-09-25 2000-05-30 Siemens Aktiengesellschaft Method of maximizing chip yield for semiconductor wafers
US6113646A (en) * 1997-12-04 2000-09-05 Micron Technology, Inc. Method of selecting layout of integrated circuit probe card
WO2001048553A1 (en) * 1999-12-28 2001-07-05 Philips Semiconductors Inc. A method for maximizing integrated circuit die production

Also Published As

Publication number Publication date
DE10243755A1 (de) 2004-04-15

Similar Documents

Publication Publication Date Title
EP1618426B1 (de) Verfahren und anordnung zur bestimmung der fokusposition bei der abbildung einer probe
DE19609652B4 (de) Verfahren und Vorrichtung zur Korrektur von Maskenmustern
DE10047211B4 (de) Verfahren und Vorrichtung zur Positionsbestimmung einer Kante eines Strukturelementes auf einem Substrat
DE60108082T2 (de) Verfahren zu Durchführung einer Ausrichtungsmessung von zwei Mustern in unterschiedlichen Schichten eines Halbleiterwafers
DE102009019426B4 (de) Verfahren zum Inspizieren der Einregelzeit eines Ablenkungsverstärkers und Verfahren zum Beurteilen des Versagens eines Ablenkungsverstärkers
DE4221080C2 (de) Struktur und Verfahren zum direkten Eichen von Justierungsmess-Systemen für konkrete Halbleiterwafer-Prozesstopographie
EP2859580B1 (de) Vorrichtung und verfahren zur ermittlung von ausrichtungsfehlern
DE3342719C2 (de) Positionierungseinrichung in einem Projektionsbelichter
DE102012109854B4 (de) Strukturmessgerät und Strukturmessverfahren
DE10296416T5 (de) Verfahren und Vorrichtung zur Registrierungssteuerung in der Produktion durch Belichten
DE102008035814B4 (de) Verfahren und System zum Reduzieren der Überlagerungsfehler in der Halbleitermassenproduktion unter Anwendung eines Mischanlagenszenarios
DE102007030051B4 (de) Waferlayout-Optimierungsverfahren und System
DE10147880B4 (de) Verfahren zur Messung einer charakteristischen Dimension wenigstens einer Struktur auf einem scheibenförmigen Objekt in einem Meßgerät
DE10295954T5 (de) Belichtungsverfahren unter Verwendung einer komplementär unterteilten Maske, Belichtungsvorrichtung, Halbleiterbauteil und Verfahren zum Herstellen desselben
DE10243755B4 (de) Verfahren zum Bilden einer matrixförmigen Anordnung von Belichtungsfeldern auf einem idealisierten Halbleiterwafer
DE10250845A1 (de) Verfahren und Vorrichtung zum Messen von Verfahrensfehler und Verfahren und Vorrichtung zur Messung einer Überdeckung unter Verwendung derselben
EP1178355A2 (de) Regelsystem für photolithographische Prozesse
DE10250893B4 (de) Verfahren und Vorrichtung zum Bestimmen der Abmessung eines Strukturelements durch Variieren eines die Auflösung bestimmenden Parameters
DE10307527B4 (de) Verfahren und System zum Verbessern der Effizienz einer mechanischen Justieranlage
EP1700169A1 (de) Direkte justierung in maskalignern
DE102004059664B4 (de) Gerät zur automatischen Fokussierung und Verfahren dazu
DE102018211873B4 (de) Verarbeitungsverfahren für mikroelektromechanische Systeme und Verarbeitungseinrichtung für mikroelektromechanische Systeme
EP0163199A2 (de) Verfahren und Vorrichtung zur Ermittlung von Deckungsfehlern zwischen nacheinander fotolithografisch auf eine Halbleiterscheibe zu übertragenden Strukturen
DE10329865B4 (de) Verfahren zur Steuerung einer Abfolge von Meßschritten für die Justage eines Halbleiterwafers in einem Belichtungsapparat
DE10106424B4 (de) Verfahren zum Überwachen der Herstellung integrierter Schaltkreise abhängig von Korrekturwerten einer Belichtungsanlage sowie zugehörige Komponenten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee