JP2886913B2 - 半導体装置の配線方法 - Google Patents
半導体装置の配線方法Info
- Publication number
- JP2886913B2 JP2886913B2 JP1300280A JP30028089A JP2886913B2 JP 2886913 B2 JP2886913 B2 JP 2886913B2 JP 1300280 A JP1300280 A JP 1300280A JP 30028089 A JP30028089 A JP 30028089A JP 2886913 B2 JP2886913 B2 JP 2886913B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- cell
- wiring
- macro
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［概要］ 半導体装置（LSI）の配線方法に係り、詳しくは基板
上に多数形成されたセルに対してディレイ，スキュウ等
の特性を予め固定化した配置配線の方法に関し、 所要の固定化された配置配線のパターンを理論設計す
る上で、設計を簡潔に行うことが可能で、同じ処理に関
する情報を有効に利用して設計工数を減らすことが可能
な半導体装置の配線方法を提供することを目的とし、 予め基板上の特定の駆動セルとそれに対する特定の被
駆動セルの位置座標、その駆動セルと被駆動セルとの間
の配線座標をそれぞれ一組のパターン情報として予めマ
クロ定義してライブラリ化しておき、次に所要の固定化
された配置配線のパターンに合わせて前記ライブラリ化
されているマクロ定義を選択的に組み合わせてマクロ命
令を決定して配置配線のパターンの理論設計を行うよう
にした。
上に多数形成されたセルに対してディレイ，スキュウ等
の特性を予め固定化した配置配線の方法に関し、 所要の固定化された配置配線のパターンを理論設計す
る上で、設計を簡潔に行うことが可能で、同じ処理に関
する情報を有効に利用して設計工数を減らすことが可能
な半導体装置の配線方法を提供することを目的とし、 予め基板上の特定の駆動セルとそれに対する特定の被
駆動セルの位置座標、その駆動セルと被駆動セルとの間
の配線座標をそれぞれ一組のパターン情報として予めマ
クロ定義してライブラリ化しておき、次に所要の固定化
された配置配線のパターンに合わせて前記ライブラリ化
されているマクロ定義を選択的に組み合わせてマクロ命
令を決定して配置配線のパターンの理論設計を行うよう
にした。
［産業上の利用分野 この発明は半導体装置（LSI）の配線方法に係り、詳
しくは基板上に多数形成されたセルに対してディレイ，
スキュウ等の特性を予め固定化した配置配線の方法に関
するものである。
しくは基板上に多数形成されたセルに対してディレイ，
スキュウ等の特性を予め固定化した配置配線の方法に関
するものである。
ゲートアレイLSIでは、その特性固定化のために基板
上の各セルが所要の固定化された配置配線のパターンに
従って接続されている。そして、種々の要望に応じたLS
Iを得る際に、その配置配線のパターンを簡潔に理論設
計することが要望されている。
上の各セルが所要の固定化された配置配線のパターンに
従って接続されている。そして、種々の要望に応じたLS
Iを得る際に、その配置配線のパターンを簡潔に理論設
計することが要望されている。
［従来の技術］ 従来、例えばゲートアレイに所要の配線を行うため
に、基板上の各セルをディレイ，スキュウ等の特性を予
め固定化した配置配線のパターン（以下「固定パター
ン」という）に基づいて接続するには、その固定パター
ンに合わせて予め理論設計された一連のデータを格納し
てなる専用のハードメモリを使用するか、或いはCAD/CA
Mにより自動レイアウトされたパターンをシミュレーシ
ョンにより検証した結果に基づいて修正し、特性の調整
を図っていた。
に、基板上の各セルをディレイ，スキュウ等の特性を予
め固定化した配置配線のパターン（以下「固定パター
ン」という）に基づいて接続するには、その固定パター
ンに合わせて予め理論設計された一連のデータを格納し
てなる専用のハードメモリを使用するか、或いはCAD/CA
Mにより自動レイアウトされたパターンをシミュレーシ
ョンにより検証した結果に基づいて修正し、特性の調整
を図っていた。
例えば、第１図に示すように、ゲートアレイの基板Ｓ
上にて所要の固定パターンのレイアウトを設計した場
合、その固定パターンに関する理論データを第５図に示
すようにテーブル化してソフト名を例えば「FULL」とし
てハードメモリに格納している。
上にて所要の固定パターンのレイアウトを設計した場
合、その固定パターンに関する理論データを第５図に示
すようにテーブル化してソフト名を例えば「FULL」とし
てハードメモリに格納している。
即ち、この固定パターンのソフトテーブルでは、第１
図において最初にセルａを駆動セルとした場合にそれに
接続される二つのセルb1,b2を被駆動セルとして、セル
ａの配置座標（ロケーション）を駆動セルロケーション
名［I001」とし、続いて二つのセルb1,b2のロケーショ
ンをそれぞれ被駆動ロケーション名「i0305」，「i030
6」とし、更に［I001」から「i0305」，「i0306」間の
配線座標を配線データとしている。
図において最初にセルａを駆動セルとした場合にそれに
接続される二つのセルb1,b2を被駆動セルとして、セル
ａの配置座標（ロケーション）を駆動セルロケーション
名［I001」とし、続いて二つのセルb1,b2のロケーショ
ンをそれぞれ被駆動ロケーション名「i0305」，「i030
6」とし、更に［I001」から「i0305」，「i0306」間の
配線座標を配線データとしている。
続いて、一方のセルb1を駆動セルとした場合にそれに
接続される二つのセルc1,c2を被駆動セルとして、セルb
1のロケーションを駆動セルロケーション名「i0305」と
し、続いて二つのセルc1,c2のロケーションをそれぞれ
被駆動ロケーション名「i0203」，「i0403」とし、更に
「i0305」から「i0203」，「i0403」間の配線座標を配
線データとしている。
接続される二つのセルc1,c2を被駆動セルとして、セルb
1のロケーションを駆動セルロケーション名「i0305」と
し、続いて二つのセルc1,c2のロケーションをそれぞれ
被駆動ロケーション名「i0203」，「i0403」とし、更に
「i0305」から「i0203」，「i0403」間の配線座標を配
線データとしている。
続いて、他方のセルb2を駆動セルとした場合にそれに
接続される二つのセルc3,c4を被駆動セルとして、セルb
2のロケーションを駆動セルロケーション名「i0306」と
し、続いて二つのセルc3,c4のロケーションをそれぞれ
被駆動ロケーション名「i0308」，「i0408」とし、更に
「i0306」から「i0208」，「i0408」間の配線座標を配
線データとしている。
接続される二つのセルc3,c4を被駆動セルとして、セルb
2のロケーションを駆動セルロケーション名「i0306」と
し、続いて二つのセルc3,c4のロケーションをそれぞれ
被駆動ロケーション名「i0308」，「i0408」とし、更に
「i0306」から「i0208」，「i0408」間の配線座標を配
線データとしている。
このように、所要の固定パターンに関して各セルa,b
1,b2,c1〜c4のロケーションとそれらの間の配線座標に
関する情報をテーブル化してハードメモリ等に格納して
いる。
1,b2,c1〜c4のロケーションとそれらの間の配線座標に
関する情報をテーブル化してハードメモリ等に格納して
いる。
［発明が解決しようとする課題］ 従って、前記従来の方法によれば、特性の異なるLSI
を製造する都度、その固定パターンに合わせて別々の理
論設計を行い、その全ての情報をテーブル化してハード
メモリ等に格納しなければならず、理論設計が面倒なも
のになっていた。
を製造する都度、その固定パターンに合わせて別々の理
論設計を行い、その全ての情報をテーブル化してハード
メモリ等に格納しなければならず、理論設計が面倒なも
のになっていた。
一方で、固定パターンを駆動セルと被駆動セルの関係
で分割した場合に、同等の処理が繰り返されたり、他の
固定パターンにて使用されている処理と同じものが使用
されたりすることがあり、理論設計に当たって同じ処理
に関する情報を有効に利用することが望まれていた。
で分割した場合に、同等の処理が繰り返されたり、他の
固定パターンにて使用されている処理と同じものが使用
されたりすることがあり、理論設計に当たって同じ処理
に関する情報を有効に利用することが望まれていた。
この発明は前述した事情に鑑みてなされたものであっ
て、その目的は、所要の固定化された配置配線のパター
ンを理論設計する上で、設計を簡潔に行うことが可能
で、同じ処理に関する情報を有効に利用して設計工数を
減らすことが可能な半導体装置の配線方法を提供するこ
とにある。
て、その目的は、所要の固定化された配置配線のパター
ンを理論設計する上で、設計を簡潔に行うことが可能
で、同じ処理に関する情報を有効に利用して設計工数を
減らすことが可能な半導体装置の配線方法を提供するこ
とにある。
［課題を解決するための手段］ 予め基板上の特定の駆動セルとそれに対する特定の被
駆動セルの位置座標、その駆動セルと被駆動セルとの間
の配線座標をそれぞれ一組のパターン情報として予めマ
クロ定義してライブラリ化しておく。次に所要の固定化
された配置配線のパターンに合わせて前記ライブラリ化
されているマクロ定義を選択的に組み合わせてマクロ命
令を決定して配置配線のパターンの理論設計を行う。
駆動セルの位置座標、その駆動セルと被駆動セルとの間
の配線座標をそれぞれ一組のパターン情報として予めマ
クロ定義してライブラリ化しておく。次に所要の固定化
された配置配線のパターンに合わせて前記ライブラリ化
されているマクロ定義を選択的に組み合わせてマクロ命
令を決定して配置配線のパターンの理論設計を行う。
［作用］ 所要の特定を有する半導体装置の設計を行うに当たっ
て、予め特定の駆動セルとそれに対する特定の被駆動セ
ルの位置座標、その駆動セルと被駆動セルとの間の配置
座標が一組のパターン情報として予めマクロ定義されて
ライブラリ化されているので、パターン情報化されたマ
クロ定義については、シミュレーションによる検証の必
要がなくなり、レイアウト修正による特性の調整の必要
がなくなる。そして、固定化された配置配線のパターン
については、そのパターンに合わせてライブラリ化され
たマクロ定義を選択的に組み合わせてマクロ命令を決定
するだけで理論設計が簡潔に行われ、繰り返し使用され
るパターン情報についてはライブラリ化されたマクロ定
義が有効に利用される。
て、予め特定の駆動セルとそれに対する特定の被駆動セ
ルの位置座標、その駆動セルと被駆動セルとの間の配置
座標が一組のパターン情報として予めマクロ定義されて
ライブラリ化されているので、パターン情報化されたマ
クロ定義については、シミュレーションによる検証の必
要がなくなり、レイアウト修正による特性の調整の必要
がなくなる。そして、固定化された配置配線のパターン
については、そのパターンに合わせてライブラリ化され
たマクロ定義を選択的に組み合わせてマクロ命令を決定
するだけで理論設計が簡潔に行われ、繰り返し使用され
るパターン情報についてはライブラリ化されたマクロ定
義が有効に利用される。
［実施例］ 以下、この発明を具体化した一実施例を図面に基づい
て詳細に説明する。
て詳細に説明する。
第１図は従来例の説明で使用したと同一の図であって
この発明の一実施例における配置配線の固定パターンを
示す図、第２図は第１図の固定パターンの情報に関する
マクロテーブルとパターンテーブルを示す図、第３図は
一実施例における別の固定パターンを示す図、第４図は
第３図の固定パターンの情報に関するマクロテーブルと
パターンテーブルを示す図である。
この発明の一実施例における配置配線の固定パターンを
示す図、第２図は第１図の固定パターンの情報に関する
マクロテーブルとパターンテーブルを示す図、第３図は
一実施例における別の固定パターンを示す図、第４図は
第３図の固定パターンの情報に関するマクロテーブルと
パターンテーブルを示す図である。
第１図に示すように、基板Ｓ上にて所定の配置パター
ンをもって形成されている多数のセルのうち、特定のセ
ルa,b1,b2,c1,c2,c3,c4は所要の固定化された配置配線
のパターン、即ち固定パターンをもって接続されてい
る。
ンをもって形成されている多数のセルのうち、特定のセ
ルa,b1,b2,c1,c2,c3,c4は所要の固定化された配置配線
のパターン、即ち固定パターンをもって接続されてい
る。
この固定パターンについては、初めに、特定のセルを
駆動セルとし、その駆動セルに対する特定の被駆動セル
のロケーション、その駆動セルと被駆動セルとの間の配
線座標をそれぞれ一組のパターン情報として予めマクロ
定義してライブラリ化しておく。
駆動セルとし、その駆動セルに対する特定の被駆動セル
のロケーション、その駆動セルと被駆動セルとの間の配
線座標をそれぞれ一組のパターン情報として予めマクロ
定義してライブラリ化しておく。
即ち、最初にセルａを駆動セルとした場合にそれに接
続される二つのセルb1,b2を被駆動セルとして、セルａ
のロケーションを駆動セルロケーション名「I001」と
し、二つのセルb1,b2のロケーションをそれぞれ被駆動
ロケーション名「i0305」，「i0306」とし、セルａに対
する二つのセルb1,b2の配置パターンを配置パターン名
を「p001」とする。又、セルａから二つのセルb1,b2の
間、即ち「I001」から「i0305」，「i0306」間の配線デ
ータを配線パターン名「r001」とする。
続される二つのセルb1,b2を被駆動セルとして、セルａ
のロケーションを駆動セルロケーション名「I001」と
し、二つのセルb1,b2のロケーションをそれぞれ被駆動
ロケーション名「i0305」，「i0306」とし、セルａに対
する二つのセルb1,b2の配置パターンを配置パターン名
を「p001」とする。又、セルａから二つのセルb1,b2の
間、即ち「I001」から「i0305」，「i0306」間の配線デ
ータを配線パターン名「r001」とする。
同様に、一方のセルb1を駆動セルとした場合にそれに
接続される二つのセルc1,c2を被駆動セルとして、二つ
のセルc1,c2のロケーションをそれぞれ被駆動ロケーシ
ョン名「i0203」，「i0403」とし、セルb1に対するセル
c1,c2の配置パターンを配置パターン名を「p001」とす
る。又、セルb1から二つのセルc1,c2の間、即ち「i030
5」から「i0203」，「i0403」間の配線パターンを配線
パターン名「r011」とする。
接続される二つのセルc1,c2を被駆動セルとして、二つ
のセルc1,c2のロケーションをそれぞれ被駆動ロケーシ
ョン名「i0203」，「i0403」とし、セルb1に対するセル
c1,c2の配置パターンを配置パターン名を「p001」とす
る。又、セルb1から二つのセルc1,c2の間、即ち「i030
5」から「i0203」，「i0403」間の配線パターンを配線
パターン名「r011」とする。
更に、他方のセルb2を駆動セルとした場合にそれに接
続される二つのセルc3,c4を被駆動セルとして、二つの
セルc3,c4のロケーションをそれぞれ被駆動ロケーショ
ン名「i0203」，「i0403」とし、セルb2に対する二つの
セルc3,c4の配置パターンを配置パターン名を「p012」
とする。又、セルb1から二つのセルc1,c2の間、即ち「i
0305」から「i0203」，「i0403」間の配線データについ
ては、第１図に示すように各セルの配置がチップの中央
を境にして上下に対称であるため、配線パターン名「r0
11」のデータを回転して扱うものとする。
続される二つのセルc3,c4を被駆動セルとして、二つの
セルc3,c4のロケーションをそれぞれ被駆動ロケーショ
ン名「i0203」，「i0403」とし、セルb2に対する二つの
セルc3,c4の配置パターンを配置パターン名を「p012」
とする。又、セルb1から二つのセルc1,c2の間、即ち「i
0305」から「i0203」，「i0403」間の配線データについ
ては、第１図に示すように各セルの配置がチップの中央
を境にして上下に対称であるため、配線パターン名「r0
11」のデータを回転して扱うものとする。
このように、配置パターン名「p001」、配線パターン
名「r001」、配置パターン名「p011」、配線パターン名
「r011」及び配置パターン名「p012」をそれぞれ一組の
パターン情報としてマクロ定義してライブラリ化したも
のが、第２図に示すパターンテーブルである。又、第１
図に示す固定パターンに合わせて、前記パターンテーブ
ル中のマクロ定義された各パターン名を選択的に組み合
わせてマクロ命令を決定して配置配線のパターンの理論
設計を行ったものが第２図に示すソフトマクロ名「FUL
L」のマクロテーブルである。尚、このマクロテーブル
中の各配線パターン名における「ａ＝」は配線パターン
の回転コードを示すものであり、「ａ＝０」は非反転を
示し、「ａ＝４」は反転を示している。
名「r001」、配置パターン名「p011」、配線パターン名
「r011」及び配置パターン名「p012」をそれぞれ一組の
パターン情報としてマクロ定義してライブラリ化したも
のが、第２図に示すパターンテーブルである。又、第１
図に示す固定パターンに合わせて、前記パターンテーブ
ル中のマクロ定義された各パターン名を選択的に組み合
わせてマクロ命令を決定して配置配線のパターンの理論
設計を行ったものが第２図に示すソフトマクロ名「FUL
L」のマクロテーブルである。尚、このマクロテーブル
中の各配線パターン名における「ａ＝」は配線パターン
の回転コードを示すものであり、「ａ＝０」は非反転を
示し、「ａ＝４」は反転を示している。
従って、上記のようなパターンテーブルを設けたの
で、例えば第３図に示すように別の固定パターン、即ち
第１図に示す固定パターンの下半分に相当する固定パタ
ーンを理論設計する場合には、前記ライブラリ化したパ
ターンテーブルを利用して、そのパターンテーブルの中
から所要の固定パターンに合わせてマクロ定義を選択的
に組み合わせるだけで理論設計を簡潔に行うことができ
る。即ち、第４図にソフトマクロ名「HALF」で示すよう
に、前記パターンテーブルにおける各パターン名を選択
的に組み合わせて所要の固定パターンに合わせたマクロ
命令を決定し、マクロテーブルを構成すればよい。
で、例えば第３図に示すように別の固定パターン、即ち
第１図に示す固定パターンの下半分に相当する固定パタ
ーンを理論設計する場合には、前記ライブラリ化したパ
ターンテーブルを利用して、そのパターンテーブルの中
から所要の固定パターンに合わせてマクロ定義を選択的
に組み合わせるだけで理論設計を簡潔に行うことができ
る。即ち、第４図にソフトマクロ名「HALF」で示すよう
に、前記パターンテーブルにおける各パターン名を選択
的に組み合わせて所要の固定パターンに合わせたマクロ
命令を決定し、マクロテーブルを構成すればよい。
同様に、この実施例では、第１図に示す固定パターン
の上半分に相当する固定パターンについても、前記パタ
ーンテーブルを利用してマクロテーブルを構成すること
もできる。
の上半分に相当する固定パターンについても、前記パタ
ーンテーブルを利用してマクロテーブルを構成すること
もできる。
つまり、所要の特性を有するLSIを製造する都度、そ
の固定パターンに合わせて別々の理論設計を行って全て
の情報をテーブル化する必要がなく、マクロ定義した各
パターン名を選択的に組み合わせるてマクロ命令を決定
するだけで所要の固定パターンに応じた理論設計を簡潔
に行うことができる。
の固定パターンに合わせて別々の理論設計を行って全て
の情報をテーブル化する必要がなく、マクロ定義した各
パターン名を選択的に組み合わせるてマクロ命令を決定
するだけで所要の固定パターンに応じた理論設計を簡潔
に行うことができる。
ここでは、既にマクロ定義された各パターン名につい
ては、情報としての誤りがないので、シミュレーション
による検証の結果によってレイアウト修正を行う必要が
全くない。そして、その他の固定パターンに関する理論
設計を行う際には、既にマクロ定義されたパターン情報
を繰り返し有効に利用してマクロテーブルを構成するこ
とができる。
ては、情報としての誤りがないので、シミュレーション
による検証の結果によってレイアウト修正を行う必要が
全くない。そして、その他の固定パターンに関する理論
設計を行う際には、既にマクロ定義されたパターン情報
を繰り返し有効に利用してマクロテーブルを構成するこ
とができる。
［発明の効果］ 以上詳述したようにこの発明によれば、所要の固定化
された配置配線のパターンを理論設計する場合に、設計
を簡潔化することができ、同じ処理に関するパターン情
報を有効に利用して理論設計を行うことができて設計工
数を減らすことができるという優れた効果がある。
された配置配線のパターンを理論設計する場合に、設計
を簡潔化することができ、同じ処理に関するパターン情
報を有効に利用して理論設計を行うことができて設計工
数を減らすことができるという優れた効果がある。
第１図はこの発明を具体化した一実施例における配置配
線の固定パターンを示す図、 第２図は第１図の固定パターンの情報に関するマクロテ
ーブルとパターンテーブルを示す図、 第３図は一実施例における別の固定パターンを示す図、 第４図は第３図の固定パターンの情報に関するマクロテ
ーブルとパターンテーブルを示す図、 第５図は従来例における第１図の固定パターンと同一の
情報に関するソフトテーブルを示す図である。 図において、 a,b1,b2,c1〜c4はセル、 Ｓは基板である。
線の固定パターンを示す図、 第２図は第１図の固定パターンの情報に関するマクロテ
ーブルとパターンテーブルを示す図、 第３図は一実施例における別の固定パターンを示す図、 第４図は第３図の固定パターンの情報に関するマクロテ
ーブルとパターンテーブルを示す図、 第５図は従来例における第１図の固定パターンと同一の
情報に関するソフトテーブルを示す図である。 図において、 a,b1,b2,c1〜c4はセル、 Ｓは基板である。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/82 G06F 17/50
Claims (1)
- 【請求項１】予め基板上の特定の駆動セルとそれに対す
る特定の被駆動セルの位置座標、その駆動セルと被駆動
セルとの間の配線座標をそれぞれ一組のパターン情報と
して予めマクロ定義してライブラリ化しておき、次に所
要の固定化された配置配線のパターンに合わせて前記ラ
イブラリ化されているマクロ定義を選択的に組み合わせ
てマクロ命令を決定して配置配線のパターンの理論設計
を行うようにした半導体装置の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300280A JP2886913B2 (ja) | 1989-11-16 | 1989-11-16 | 半導体装置の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1300280A JP2886913B2 (ja) | 1989-11-16 | 1989-11-16 | 半導体装置の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03159156A JPH03159156A (ja) | 1991-07-09 |
| JP2886913B2 true JP2886913B2 (ja) | 1999-04-26 |
Family
ID=17882892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1300280A Expired - Lifetime JP2886913B2 (ja) | 1989-11-16 | 1989-11-16 | 半導体装置の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2886913B2 (ja) |
-
1989
- 1989-11-16 JP JP1300280A patent/JP2886913B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03159156A (ja) | 1991-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7219326B2 (en) | Physical realization of dynamic logic using parameterized tile partitioning | |
| US8707239B2 (en) | Integrated circuit routing with compaction | |
| JP2001313339A (ja) | フリップチップ型半導体装置の設計方法 | |
| JPH03173471A (ja) | マスタスライス方式ｌｓｉの配線構造 | |
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| JP2005141679A (ja) | 半導体集積回路装置、半導体集積回路装置のレイアウト方法および半導体集積回路装置のレイアウト設計プログラム | |
| US7480886B2 (en) | VLSI timing optimization with interleaved buffer insertion and wire sizing stages | |
| JP2886913B2 (ja) | 半導体装置の配線方法 | |
| JPH03206645A (ja) | ２個以上の集積回路を一つの集積回路へ併合する方法 | |
| JP3102365B2 (ja) | 配置配線方法 | |
| JP3498674B2 (ja) | 半導体集積回路装置及びクロック配線方法並びに記録媒体 | |
| JP2596596B2 (ja) | 論理回路素子配置方法 | |
| JP2952085B2 (ja) | クロック信号分配配線用のクラスタ生成方法 | |
| JP3028938B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3221567B2 (ja) | 半導体集積回路及びクロック供給方法 | |
| JPH06125007A (ja) | 半導体装置のレイアウトデータ検証方法 | |
| JPH05120372A (ja) | ゲートアレイの設計方式 | |
| JPH0645446A (ja) | 配置配線方法 | |
| JPS62131540A (ja) | 集積回路の配線設計法 | |
| JP3234072B2 (ja) | キャパシタンス形成ｌｓｉ | |
| JP2003208454A (ja) | 半導体集積回路におけるレイアウト設計の自動配置配線方法及び装置並びに自動配置配線プログラム | |
| JPS6385975A (ja) | Ｃａｄシステム | |
| JPH02113370A (ja) | 論理回路図作成方法 | |
| JPH0689937A (ja) | 半導体集積回路及びその設計方法 |