CN1108791A - 电容形成方法 - Google Patents
电容形成方法 Download PDFInfo
- Publication number
- CN1108791A CN1108791A CN 94116425 CN94116425A CN1108791A CN 1108791 A CN1108791 A CN 1108791A CN 94116425 CN94116425 CN 94116425 CN 94116425 A CN94116425 A CN 94116425A CN 1108791 A CN1108791 A CN 1108791A
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- formation method
- capacitance
- specific capacitance
- capacity formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明是要提供一种具有高分辨率的容量的电容。本发明灵活地利用了MOSFET的Id—V8特性。它产生了与一个初始电压对应的稳定输出电压,该初始电压被用作一个保持数据。
Description
本发明涉及LSI技术中的一种电容形成方法。
在LSI的制作方法中,一个用CAD系统设计的电路图案在尺寸被缩小的情况下被投影到一个硅片上。通常电容是通过设置具有正方形形状的一个或多个单元电容而形成的,如图1(a)所示,且借助如图1(b)和1(c)所示的多个单元电容,可以形成整数倍的电容。然而,不能产生电容小于该单位电容的电容。
当需要高精度的电容时,一个电容需要很多的单位电容,因而单位电容的总数非常大。例如,在计算分立余弦变换时,变量被乘以诸如sin15°或sin45°的三角函数。以下的表1显示了当sin15°是如图2(a)所示地用五个单位电容表示时,近似地表示每个15度的三角函数的单位电容数。
表1代表三角函数的电容数
角度 θ sin 单位电容的数目
15 0.259 5
30 0.500 10
45 0.707 14
60 0.866 17
75 0.966 19
90 1.000 19
至于表1中sin15°和sin45°的电容的相对比例,分辨率是1.0∶2.8。如果需要1.00∶2.73的分辨率,则上述的分辨率是不够的。为了获得更高的分辨率,需要更多的电容。
当需要表达诸如√2的平方根时,也会产生类似的问题。当采用十四个单位电容时,如图2(b)所示,√2以很低的分辨率被近似为1.4。当设置了一千个单位电容和1.414个电容时,很容易表示1.000∶1.414的电容比例,但是由于电容的数目太大,因而这是不实际的。
本发明就是要解决这种传统的问题,并且其目的是制作具有高度分辨率的容量的电容。
根据本发明的一种电容形成方法,借助单位电容和/或部分单位电容的组合,任意形成电容。该部分单位电容是通过分割单位电容而形成的。借助具有长的基本形状并以预定角度彼此交叉的重叠区域,能够形成电容。
图1是示意图,显示了一个单位电容。
图2是形成具有整数倍的容量的电容的示意图;
图3是示意图,显示了一种圆形单位电容;
图4是示意图,显示了具有不是单位电容的整数倍容量的电容;
图5是示意图,显示了具有按照圆形的特性的容量的电容。
图6是另一实施例的电容的示意图;
图7是六角形单位电容的一个例子;
图8是三角形电容的一个例子;
图9是单位电容U的示意图;
图10是示意图,用于解释带有容量√2的电容;
图11是带有电容的电路示意图。
下面结合附图描述本发明的一个实施例。
一个单位电容,如图1所示地用相同形状的正方形构成,而成为传统的单位电容,或者以不同于传统的正方形的形状,用如图3所示的圆形、如图7所示的六角形或如图8所示的三角形构成。具有整数倍单位电容容量的电容,是通过设置多个单位电容而形成的,这与传统技术类似。
具有小于单位电容的容量的电容,是借助如图4(b)所示的部分电容制成的。形成具有半圆形状的电容并将其与单位电容设置在一起。该电容具有一个半单位电容的容量。该部分电容是通过用一条通过圆心的线来分割单位电容而形成的。
图5(a)显示了2r×2r=4r2的正方形单位电容,且图5(b)显示了用单位电容(a)内切圆的部分电容。由于该部分电容具有πr2的容量,所以这些电容的比值为4∶π。
图6显示了部分电容A、B、C和D,它们是通过用水平平行的直线穿过具有2r直径的圆的每个四分之一直径的高度而对该圆进行分割,而产生的。最上面的部分电容A具有如下的面积SA;
r
r/2
第二个区域B具有如下的面积:
r/2
0
C的面积与B的相同且D的面积与A的相同。每一个上述部分电容都可单独地被用于确定1∶0.14、1∶0.69或0.14∶0.69的容量比。也可以用这些部分电容的任何组合以确定比例,诸如SA/(SC+SD)或(SC+SD)/SA。
还能够应用其他形状的单位电容,诸如图7中所示的六角形或图8的三角形。
该六角形被与六角形的一条对角形垂直的平行直线分割成四个电容A、B、C和D。这些直线通过六角形的一或两个顶点或六角形的中心。这些部分电容的面积为六角形面积的1/6、1/3、1/3和1/6。
三角形被与该三角形的底线平行的等间距直线分割成八个部分。这些部分电容的面积,从顶部开始,分别是:SA=1/64,SB=3/64,SC=5/64,SD=7/64,SF=9/64,SG=11/64,SH=13/64和SI=15/64。
下面描述一个具有更灵活的电容值的电容的实施例。
在图9中,一个由具有角a、b、c和d的矩形确定了一个电容,该电容是由具有宽度L的拉长的元件X和Y的重叠区域U形成的。这些元件以θ=90°的角度交叉。当角度θ如图10所示地减小时,就形成了具有角e、f、g和h的平行四边形的重叠区域U’。该重叠区域具有面积SU=cosecθ,其中U的面积为SU。通过改变θ就可以获得各种比例的电容。
图11是包括上述电容U和U’的电路。一个倒相器的输出端与其输入端通过U相连,且一个输入端Vin通过U’与该倒相器的输入端相连。该倒相器的输出Vout由U和U’以如下方式确定:
Vout=Vdd-Vin(U/U’)
Vdd:该倒相器中的MOS的漏极电压
因此,通过调节U’能够获得各种Vout。
如上所述,根据本发明的电容形成方法,借助单位电容和/或部分单位电容来可选择地形成电容。部分单位电容是通过分割单位电容而形成的。可通过拉长的基本形状以预定角度相交叉的重叠区域,来形成电容,从而能制作具有高分辨率的电容。
Claims (9)
1、一种电容形成方法,包括以下步骤:
确定具有预定形状和尺寸的单位电容;
通过分割所述单位电容确定一或多个部分电容;
通过设置所述单位电容和/或部分电容而形成具有预定容量的电容。
2、根据权利要求1的电容形成方法,其中所述预定形状是圆形。
3、根据权利要求1的电容形成方法,其中所述预定形状是多边形。
4、根据权利要求1的电容形成方法,其中所述预定形状是六角形。
5、根据权利要求1的电容形成方法,其中所述预定形状是三角形。
6、根据权利要求1的电容形成方法,其中所述预定形状是正方形。
7、根据权利要求1的电容形成方法,其中所述单位电容被一条直线分割成确定所述部分电容。
8、根据权利要求6的电容形成方法,其中所述单位电容被一个与所述正方形内切的圆所分割。
9、一种电容形成方法,包括以下步骤:
确定具有预定宽度的拉长的基本形状;
使两个所述基本形状以预定角度彼此交叉,从而形成一个重叠区域;
借助所述重叠区域的形状来确定电容。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP256353/93 | 1993-09-20 | ||
JP05256353A JP3111426B2 (ja) | 1993-09-20 | 1993-09-20 | キャパシタンス形成方法 |
JP256573/93 | 1993-09-20 | ||
JP25657393A JP3234072B2 (ja) | 1993-09-20 | 1993-09-20 | キャパシタンス形成lsi |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1108791A true CN1108791A (zh) | 1995-09-20 |
Family
ID=26542691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 94116425 Pending CN1108791A (zh) | 1993-09-20 | 1994-09-19 | 电容形成方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100331658B1 (zh) |
CN (1) | CN1108791A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102096746A (zh) * | 2011-03-15 | 2011-06-15 | 上海宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
-
1994
- 1994-09-16 KR KR1019940023687A patent/KR100331658B1/ko not_active IP Right Cessation
- 1994-09-19 CN CN 94116425 patent/CN1108791A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102096746A (zh) * | 2011-03-15 | 2011-06-15 | 上海宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
CN102096746B (zh) * | 2011-03-15 | 2015-09-16 | 上海华虹宏力半导体制造有限公司 | 模数转换器高低位耦合电容和单位电容的版图设计方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100331658B1 (ko) | 2002-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298001B1 (en) | Three-dimensional capacitor structure | |
DE69105334T2 (de) | Gestapelte Bitleitungs-Architektur für Speicherzellenmatrix hoher Dichte vom Typ "cross-point". | |
CN1184689C (zh) | 半导体集成电路和标准单元配置设计方法 | |
EP0762502B1 (en) | DRAM cell array layout | |
CN1864094A (zh) | 用于制造具有柔性基板上的弯曲层的设备的设备和方法 | |
CN1877738A (zh) | 半导体存储器件中的数据线布局及其形成方法 | |
US20100140741A1 (en) | Structure of capacitor set | |
US4914502A (en) | Laterally marching interconnecting lines in semiconductor intergrated circuits | |
CN109062461B (zh) | 触控面板 | |
US20060270145A1 (en) | Capacitive array | |
CN1881049A (zh) | 高透射率用的边缘场开关模式液晶显示装置 | |
CN1108791A (zh) | 电容形成方法 | |
CN1021997C (zh) | 半导体存储设备 | |
CN1255844C (zh) | 用于制造平面显示器的荫罩 | |
JP4295108B2 (ja) | スピン・オンガラス用フィルパターンの生成及び関連する自己平坦化堆積法 | |
CN1130755C (zh) | 在生产半导体器件期间用于校正光-邻接效应的方法 | |
CN100342412C (zh) | 一种划分导航星表的方法 | |
CN1145311C (zh) | 网络节点拓扑结构图示方法 | |
US4575744A (en) | Interconnection of elements on integrated circuit substrate | |
CN105990361A (zh) | 高速垂直通道三维与非门存储器装置 | |
CN113362715B (zh) | 引脚绑定结构、阵列基板及显示面板 | |
CN212627864U (zh) | Saradc版图结构 | |
US20130270671A1 (en) | Capacitor Array Layout Arrangement for High Matching Methodology | |
CN1728380A (zh) | 半导体器件 | |
JP3116985B2 (ja) | Lsi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |