JPH01304583A - 集積回路の配線設計方法 - Google Patents

集積回路の配線設計方法

Info

Publication number
JPH01304583A
JPH01304583A JP63135876A JP13587688A JPH01304583A JP H01304583 A JPH01304583 A JP H01304583A JP 63135876 A JP63135876 A JP 63135876A JP 13587688 A JP13587688 A JP 13587688A JP H01304583 A JPH01304583 A JP H01304583A
Authority
JP
Japan
Prior art keywords
wiring
channel
track
integrated circuit
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63135876A
Other languages
English (en)
Inventor
Tsutomu Kimoto
木本 務
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63135876A priority Critical patent/JPH01304583A/ja
Publication of JPH01304583A publication Critical patent/JPH01304583A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路の配線設計方法に関し、特に集積回路
の自動レイアウトにおけるチップ上の配線領域をチャネ
ル領域に分割して配線を行なう時のチャネル領域の形成
方法に関する。
〔従来の技術〕
集積回路の配線設計手法において、2つのブロックによ
り与えられるチャネル領域は、第4図(A>、(B)に
示すように、横チャネルと縦チャネルの2種類ある。第
4図(A)の横チャネルの場合、2つのブロック4の間
のチャネル領域の上下辺には位置の定まった端子2があ
り、チャネルの幅(上下辺の間1(i■)は配線処理に
おいて決定される。このチャネル領域の両端は、上下辺
の端子2の最左端、最右端であり両端の辺上に仮想的な
端子3が設けられる。このチャネル領域としては、第5
図に示すように、上下辺には凹凸があってもよいが、両
r(1の境界線は1は1σ線でなければならない、この
ように上下辺に凹凸がある場合、上下辺の垂直部分には
端子の配置を禁じる禁止領域9がある。
また、第4図(B)の縦チャネルについても横チャネル
の上下辺と同様に左右辺に関して定義される。
第6図<A)、(B)、(C)は横チャネルの配線後、
縦チャネルの配線を行なった場合のレイアウト図である
。従来技術では、チャネル領域の両端が直線であったた
め、第6図(C)の一部分には配線領域として十分に使
用していないスペース10が入りこみ、チップ集積度を
低下させる原因となっていた。
〔発明が解決しようとする課題〕
上述した従来のチャも小領域の両端の決定方法では、そ
の両端の領域を変更せずに隣接チャネルの配線を行なう
ので、両端の領域を隣接チャネルの配線領域として利用
できないという欠点がある。
本発明の目的は、チャネル領域を決定、配線を行なった
後、そのチャネル領域の両端を隣接チャネルでの配線領
域となるように再定義することにより、隣接チャネルの
幅を小さくすると共に、回路の4A精度を高めな集積回
路の配線設計方法を提供することにある。
〔課題を解決するための手段〕
本発明の構成は、電子計算機を用いて集積回路の自動配
線設計を行う際に、第1C勺ブロックおよび第2のブロ
ックの各辺の間に他のブロックが存在しないような2辺
の間のチャネル領域で結線すべき配線要求が与えられ、
この配線要求を前記チャネル領域に前記各辺に平行に設
定されたトラックに割り当て、前記各辺上の端子に対し
必要な垂直な配線を割り当てる嗅積回路の配線設計方法
において、配線処理後、前記各辺の両端からあらかじめ
定められた距離だけ内側に垂直な仮の配線を設定し、前
記各トラックの割り当て済み区間の両端を、前記仮配線
を含む垂直な配線が前記トラックと交差する座標の最小
値および最大値として配線することを特徴とする。
〔実施例〕
次に本発明を図面により詳細に説明する。
第1図は本発明の一実施例を説明するフローチャー1へ
である。本実施例は、まずステップ11で、第1のブロ
ックと第2のブロックとの間に他のブロックが存在しな
い2つのブロックの辺A。
8間の領域(チャネル領域)での結線すべき配線要求が
与えられ、次のステップ12でその配線要求をチャネル
領域内のブロック辺A、Bと平行に設定されたトラック
に割り当て、次のステップ13でブロックの辺A、B上
の端子に対して必要な垂直の配線を割りあてた後、ステ
ップ】4でブロックの辺A、8の両端よりあらかじめ定
められた距離だけ内側に垂直な仮の配線を設定し、次に
ステップ15で各1〜ラツクの割りあて済み区間の両端
を仮の配線を含む垂直な配線がトラックと交差する座標
の最小値1最大値として配線することにより、チャネル
領域を小さくすることを特徴とする。
第2図(A)〜(D)は本実施例を半導体チップに適用
して工程順に示したレイアウト図である。
第2図(A>は配線を行なうチップの一部分を示し、結
線すべき配線5の要求にらとづき従来法により、+1ク
チヤネルにおいて、端子2のa、bの配線要求を水平ト
ラックに割りあて、必要な垂直な配線、スルーホールを
割りあてることにより、第2図(B)を得る。本実施例
では、第2図(B)での各トラックの割りあて済区間の
両端を、割りあてた垂直な配線及びブ17ツクの辺の両
端より内側に垂直に設定された仮の配線6との交差する
座標の最小値、最大値とする。第2図(C)は仮配線1
)の割りあて済区間の左端の変更を示す図である。隣接
する縦チャイ・ルでは第2図(C)で横チャネルの小さ
くなった領域を利用し第2図(D)に示すように縦チャ
イ・ルの幅を小さくする。
第3図(B)は本発明の第2の実施例を示すレイアウト
図である。こめ例では、1)、Cの配線要求の割りあて
られたI・ラックでのレイアラ■・を示す、チャネル領
域の端の中央部のトラックの割りあて済区間を短かくし
な例である。従来法では、第3図(A)のような配線と
なるが、本実施例によれば、第3図(B)のようにブロ
ックA、CとブロックBとの間が短かくなった横チャネ
ルのトラックの領域で、隣接チャネルのす、cの配線要
求を実現できる利点がある。
〔発明の効果〕
以上説明したように本発明は、チャネル領域をチャネル
の配線後小さく再定義し、隣接するチャネルで利用する
ことにより、隣接チャネルの幅を小さくできると共に、
集積回路の集積度を高められるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するフローチャート、
第2図(A)〜(D>は本実施例の処理を工程順に説明
する素子14191〜図、第3図(A)、(B)は本発
明の第2の実施例を説明するレイアウト図、第4図(A
)、(B)は一般のチャネルに関する素子14191〜
図、第5図は従来法の処理を1フ(2明するレイアウト
図、第6図(A>、(B)、(C)は従来の処理を工程
順に説明するレイアラI−1:4である。 1・・・チャネルの境界線、2・・・端子、3・・・仮
想端子、4・・・ブ1クックA、B、C16・・・仮配
線、7・・・配線スルーポール、8・・・改良さhな配
線、9・・・井じられる端子位置、11〜15・・・処
理ステップ。 第 j  田 第 2 父 そ 4 ノ

Claims (1)

    【特許請求の範囲】
  1.  電子計算機を用いて集積回路の自動配線設計を行う際
    に、第1のブロックおよび第2のブロックの各辺の間に
    他のブロックが存在しないような2辺の間のチャネル領
    域で結線すべき配線要求が与えられ、この配線要求を前
    記チャネル領域に前記各辺に平行に設定されたトラック
    に割り当て、前記各辺上の端子に対し必要な垂直な配線
    を割り当てる集積回路の配線設計方法において、配線処
    理後、前記各辺の両端からあらかじめ定められた距離だ
    け内側に垂直な仮の配線を設定し、前記各トラックの割
    り当て済み区間の両端を、前記仮配線を含む垂直な配線
    が前記トラックと交差する座標の最小値および最大値と
    して配線することを特徴とする集積回路の配線設計方法
JP63135876A 1988-06-01 1988-06-01 集積回路の配線設計方法 Pending JPH01304583A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63135876A JPH01304583A (ja) 1988-06-01 1988-06-01 集積回路の配線設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63135876A JPH01304583A (ja) 1988-06-01 1988-06-01 集積回路の配線設計方法

Publications (1)

Publication Number Publication Date
JPH01304583A true JPH01304583A (ja) 1989-12-08

Family

ID=15161836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63135876A Pending JPH01304583A (ja) 1988-06-01 1988-06-01 集積回路の配線設計方法

Country Status (1)

Country Link
JP (1) JPH01304583A (ja)

Similar Documents

Publication Publication Date Title
US6463575B1 (en) Cell-layout method in integrated circuit devices
KR900003832B1 (ko) 반도체 집적회로장치의 배선방법
JP2746762B2 (ja) 半導体集積回路のレイアウト方法
US5331572A (en) Integrated circuit and layout system therefor
JPH0750817B2 (ja) 配線相互接続構造体
KR960000514B1 (ko) 반도체 집적회로
JPH01304583A (ja) 集積回路の配線設計方法
JPS63151048A (ja) 半導体集積回路
JPS61114550A (ja) 論理回路装置
JP2605924B2 (ja) 集積回路配線装置
JP3139400B2 (ja) 半導体集積回路のレイアウト方法
JPH01286441A (ja) アナログicのレイアウト設計方式
JP2956271B2 (ja) 集積回路設計方法
JP2991389B2 (ja) Lsi自動レイアウト装置
JPH0969569A (ja) 半導体集積回路の電源配線方法
JPH10340959A (ja) レイアウト方法
JPH0529459A (ja) 端子位置決定方法
JPH0245224B2 (ja)
JPH10116914A (ja) 半導体集積回路の自動配置配線方法
JPH01135039A (ja) 半導体装置の設計方法
JPS63178557A (ja) 半導体集積回路装置の自動配線方法
JPH0563080A (ja) 半導体集積装置
JPS6135534A (ja) Lsiの給電線と信号線の布線方式
JPH09116018A (ja) 自動配置配線方法
JPH04369248A (ja) 半導体集積回路の端子位置決定方法