JPH0964287A - 金属配線形成方法 - Google Patents
金属配線形成方法Info
- Publication number
- JPH0964287A JPH0964287A JP24364995A JP24364995A JPH0964287A JP H0964287 A JPH0964287 A JP H0964287A JP 24364995 A JP24364995 A JP 24364995A JP 24364995 A JP24364995 A JP 24364995A JP H0964287 A JPH0964287 A JP H0964287A
- Authority
- JP
- Japan
- Prior art keywords
- line
- wiring
- wide
- shield
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 シールド線によるカップリングノイズの低減
を図った配線を容易に行うための技術を提供することに
ある。 【構成】 小振幅信号線２１ｂ，２２ｂの幅とそれに隣
接するシールド線２１ａ，２１ｃ、２２ａ，２２ｃの幅
とに基づいて幅広線２１，２２を定義しておき、この幅
広信号線を配線した後に、それを互いに平行する複数の
配線に分割することにより、シールド線によるカップリ
ングノイズの低減を図った配線を容易に、そして効率良
く行う。
を図った配線を容易に行うための技術を提供することに
ある。 【構成】 小振幅信号線２１ｂ，２２ｂの幅とそれに隣
接するシールド線２１ａ，２１ｃ、２２ａ，２２ｃの幅
とに基づいて幅広線２１，２２を定義しておき、この幅
広信号線を配線した後に、それを互いに平行する複数の
配線に分割することにより、シールド線によるカップリ
ングノイズの低減を図った配線を容易に、そして効率良
く行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ（半導体集積回
路）の配線技術、さらには配線間のカップリングノイズ
低減のためのシールド線形成技術に関し、例えばマクロ
セル外部の自動配置配線に適用して有効な技術に関す
る。
路）の配線技術、さらには配線間のカップリングノイズ
低減のためのシールド線形成技術に関し、例えばマクロ
セル外部の自動配置配線に適用して有効な技術に関す
る。
【０００２】
【従来の技術】ＬＳＩの微細化に伴い、素子はより小さ
くされ、また、平均配線長も短くなっているが、バス等
のように比較的長い配線も依然存在する。そのように比
較的長い配線を高速に駆動するには、単に駆動素子の駆
動能力を上げただけでは不十分であり、信号の小振幅化
が必要とされる。しかしながら、そのように信号の小振
幅化を図った場合、配線が長いと、隣接配線間のカップ
リングノイズの影響が無視できなくなる。
くされ、また、平均配線長も短くなっているが、バス等
のように比較的長い配線も依然存在する。そのように比
較的長い配線を高速に駆動するには、単に駆動素子の駆
動能力を上げただけでは不十分であり、信号の小振幅化
が必要とされる。しかしながら、そのように信号の小振
幅化を図った場合、配線が長いと、隣接配線間のカップ
リングノイズの影響が無視できなくなる。
【０００３】尚、半導体集積回路における配線技術につ
いて記載された文献の例としては、昭和５９年１１月３
０日に、株式会社オーム社から発行された「ＬＳＩハン
ドブック（第２７５頁〜）」がある。
いて記載された文献の例としては、昭和５９年１１月３
０日に、株式会社オーム社から発行された「ＬＳＩハン
ドブック（第２７５頁〜）」がある。
【０００４】
【発明が解決しようとする課題】小振幅信号を取扱う配
線において、カップリングノイズの低減を図る技術とし
て、信号線と平行にシールド線を形成することが行われ
る。しかしながら、マクロセルの外部配線、つまり、複
数のマクロセル間を結合するバスなどの自動配置配線に
おいては、シールド線の実装が困難とされている。
線において、カップリングノイズの低減を図る技術とし
て、信号線と平行にシールド線を形成することが行われ
る。しかしながら、マクロセルの外部配線、つまり、複
数のマクロセル間を結合するバスなどの自動配置配線に
おいては、シールド線の実装が困難とされている。
【０００５】本発明の目的は、シールド線によるカップ
リングノイズの低減を図った配線を容易に行うための技
術を提供することにある。
リングノイズの低減を図った配線を容易に行うための技
術を提供することにある。
【０００６】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００８】すなわち、信号線の幅とそれに隣接するシ
ールド線の幅とに基づいて幅広線（２１，２２）を定義
し、この幅広信号線を配線した後に、それを互いに平行
する複数の配線（２１ａ〜２１ｃ、２２ａ〜２２ｃ）に
分割して、信号線（２１ｂ，２２ｂ）とそれに隣接する
シールド線（２１ａ，２１ｃ、２２ａ，２２ｃ）とを形
成する。
ールド線の幅とに基づいて幅広線（２１，２２）を定義
し、この幅広信号線を配線した後に、それを互いに平行
する複数の配線（２１ａ〜２１ｃ、２２ａ〜２２ｃ）に
分割して、信号線（２１ｂ，２２ｂ）とそれに隣接する
シールド線（２１ａ，２１ｃ、２２ａ，２２ｃ）とを形
成する。
【０００９】このとき、上記幅広線を、小振幅信号線と
それに平行されるシールド線とに置換することで、配線
分割を容易に行うことができる。
それに平行されるシールド線とに置換することで、配線
分割を容易に行うことができる。
【００１０】また、配線層の異なる幅広線同士が結合さ
れる場合には、上記小振幅信号線位置、及びシールド線
位置に対応するように幅広線上にスルーホールを形成す
るとよい。
れる場合には、上記小振幅信号線位置、及びシールド線
位置に対応するように幅広線上にスルーホールを形成す
るとよい。
【００１１】
【作用】上記した手段によれば、信号線の幅とそれに隣
接するシールド線の幅とに基づいて幅広線を定義し、こ
の幅広信号線を配線した後に、互いに平行する複数の配
線に分割することは、信号線とそれに対応するシールド
線との形成の容易化を達成する。
接するシールド線の幅とに基づいて幅広線を定義し、こ
の幅広信号線を配線した後に、互いに平行する複数の配
線に分割することは、信号線とそれに対応するシールド
線との形成の容易化を達成する。
【００１２】
【実施例】図２には本発明の一実施例方法を実施するた
めの設計者用ワークステーションの機能ブロックが示さ
れる。
めの設計者用ワークステーションの機能ブロックが示さ
れる。
【００１３】半導体集積回路の設計自動化用のプログラ
ムの多くは、汎用計算機を用いて時分割方式により、あ
るいはバッチ式に処理されてきたが、ＶＬＳＩのように
大規模なシステムを設計するには、より高速な設計環境
が不可欠とされ、以下の機能を有するワークステーショ
ンが用いられる。
ムの多くは、汎用計算機を用いて時分割方式により、あ
るいはバッチ式に処理されてきたが、ＶＬＳＩのように
大規模なシステムを設計するには、より高速な設計環境
が不可欠とされ、以下の機能を有するワークステーショ
ンが用いられる。
【００１４】このワークステーションは、ハードウェア
的には、高性能マイクロプロセッサや大容量磁気ディス
ク、高解像度ディスプレイ、マウスを含む入力装置から
成り、機能的には以下のように構成される。
的には、高性能マイクロプロセッサや大容量磁気ディス
ク、高解像度ディスプレイ、マウスを含む入力装置から
成り、機能的には以下のように構成される。
【００１５】ワークステーションは、機能的には回路図
入力とレイアウト処理とに大別される。前者の回路図入
力処理には、回路図の入力から検証済みの回路図及び結
線情報のファイルを作成するまでの処理が含まれ、ま
た、後者のレイアウト処理には、作成された回路図から
ＬＳＩのレイアウト及び配線を行い、検証済みのマスク
パターンを作成するまでの作業が含まれる。
入力とレイアウト処理とに大別される。前者の回路図入
力処理には、回路図の入力から検証済みの回路図及び結
線情報のファイルを作成するまでの処理が含まれ、ま
た、後者のレイアウト処理には、作成された回路図から
ＬＳＩのレイアウト及び配線を行い、検証済みのマスク
パターンを作成するまでの作業が含まれる。
【００１６】回路図入力処理について説明する。所定の
プログラムを実行することによって回路図エディタ及び
テキストエディタ２が実現される。回路図エディタは、
ＬＳＩの階層化された回路図の入力さらにはそれの編集
のために使用され、テキストエディタはテキスト入力処
理さらにはそれの編集処理に使用される。回路図の入力
や編集には、必要に応じて回路図データベース３が参照
される。また、入力あるいは編集された回路図は、回路
図ルールチェッカ１によって配線不良や出力端子同士の
短絡等のチェックが行われる。そのようなチェックによ
り発見された誤りは、オペレータに直ちに報告されるこ
とによって修正が促される。また、回路シミュレータ４
や、論理シミュレータ５、タイミングベリファイヤ６を
有し、それによって、作成された回路図の誤りやタイミ
ングマージン不足が発見されるようになっているため、
最終的には、誤りの無い回路図が得られる。
プログラムを実行することによって回路図エディタ及び
テキストエディタ２が実現される。回路図エディタは、
ＬＳＩの階層化された回路図の入力さらにはそれの編集
のために使用され、テキストエディタはテキスト入力処
理さらにはそれの編集処理に使用される。回路図の入力
や編集には、必要に応じて回路図データベース３が参照
される。また、入力あるいは編集された回路図は、回路
図ルールチェッカ１によって配線不良や出力端子同士の
短絡等のチェックが行われる。そのようなチェックによ
り発見された誤りは、オペレータに直ちに報告されるこ
とによって修正が促される。また、回路シミュレータ４
や、論理シミュレータ５、タイミングベリファイヤ６を
有し、それによって、作成された回路図の誤りやタイミ
ングマージン不足が発見されるようになっているため、
最終的には、誤りの無い回路図が得られる。
【００１７】次に、上記のようにして得られた回路図・
結線情報７に基づいてレイアウト作業が行われる。この
レイアウトには、自動配置配線を可能とするための自動
ルーティング８や図面エディタ１０が使用され、必要に
応じてレイアウトデータベース９が参照される。また、
デザインルールチェッカ１１や、電気的ルールチェッカ
１２、回路図・レイアウト一致チェッカ１３などの各種
チェッカにより、マスクの重なりや、短絡箇所のチェッ
ク、レイアウトと回路図との一致検査が行われ、もし、
誤りが発見された場合には、上記図面エディタ１０など
によって速やかに修正される。
結線情報７に基づいてレイアウト作業が行われる。この
レイアウトには、自動配置配線を可能とするための自動
ルーティング８や図面エディタ１０が使用され、必要に
応じてレイアウトデータベース９が参照される。また、
デザインルールチェッカ１１や、電気的ルールチェッカ
１２、回路図・レイアウト一致チェッカ１３などの各種
チェッカにより、マスクの重なりや、短絡箇所のチェッ
ク、レイアウトと回路図との一致検査が行われ、もし、
誤りが発見された場合には、上記図面エディタ１０など
によって速やかに修正される。
【００１８】図３には本発明の一実施例方法が適用され
るＬＳＩが示される。
るＬＳＩが示される。
【００１９】図３に示されるＬＳＩは、ＡＳＩＣ（Ａｐ
ｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）とさ
れ、複数のモジュールがモジュール間結線用配線チャネ
ル３５によって結線されることにより、データ処理装置
などの所定の機能を有する論理ＬＳＩとして機能する。
上記複数のモジュールはそれぞれマクロセルとされ、特
に制限されないが、ランダム・アクセス・メモリ（ＲＡ
Ｍ）３１、リード・オンリ・メモリ（ＲＯＭ）３２、及
びこのＲＡＭ３１やＲＯＭ３２を制御可能な論理群３
３，３４が含まれる。上記複数のモジュールを包囲する
ように、入出力部Ｉ／Ｏが形成され、この入出力部Ｉ／
Ｏを介して、ＬＳＩの外部との間で信号のやり取りが可
能とされる。上記複数のモジュールには各種端子が設け
られ、半導体チップにおいて、この端子が自動配置配線
の格子に位置するように配置される。自動配置配線はこ
の格子を基準に行われる。モジュール間結線用配線チャ
ネル３５には、小振幅信号を取扱う配線が含まれ、そし
て、この小振幅配線には、近接若しくは平行する他の配
線からのカップリングノイズを低減するためのシールド
線が設けられている。
ｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）とさ
れ、複数のモジュールがモジュール間結線用配線チャネ
ル３５によって結線されることにより、データ処理装置
などの所定の機能を有する論理ＬＳＩとして機能する。
上記複数のモジュールはそれぞれマクロセルとされ、特
に制限されないが、ランダム・アクセス・メモリ（ＲＡ
Ｍ）３１、リード・オンリ・メモリ（ＲＯＭ）３２、及
びこのＲＡＭ３１やＲＯＭ３２を制御可能な論理群３
３，３４が含まれる。上記複数のモジュールを包囲する
ように、入出力部Ｉ／Ｏが形成され、この入出力部Ｉ／
Ｏを介して、ＬＳＩの外部との間で信号のやり取りが可
能とされる。上記複数のモジュールには各種端子が設け
られ、半導体チップにおいて、この端子が自動配置配線
の格子に位置するように配置される。自動配置配線はこ
の格子を基準に行われる。モジュール間結線用配線チャ
ネル３５には、小振幅信号を取扱う配線が含まれ、そし
て、この小振幅配線には、近接若しくは平行する他の配
線からのカップリングノイズを低減するためのシールド
線が設けられている。
【００２０】シールド線によるカップリングノイズの低
減を図った配線は以下のように容易に形成される。
減を図った配線は以下のように容易に形成される。
【００２１】一例として、一つの小振幅信号線の両側に
シールド線が形成される場合について説明する。
シールド線が形成される場合について説明する。
【００２２】先ず、図１（ａ）に示されるように、小振
幅信号線本来の幅よりも広い幅の信号線（幅広線とい
う）を定義する。幅広線の幅は、小振幅信号線本来の幅
と、それの両側のシールド線の幅、及び信号線とシール
ド線との配線間スペースを考慮して決定される。そのよ
うな幅広線によりモジュール間の自動配置配線が行われ
る。図１（ａ）において、２１は第２層目の金属配線に
よる幅広線とされ、２２は第３層目の金属配線による幅
広線とされる。幅広線２１，２２は、端部において重畳
され、スルーホール２３〜２７によって結合される。複
数のスルーホール２３〜２７によって結合するのは、後
述するように、幅広線２１，２２の分割後においても、
分割された配線がそれぞれスルーホールによって結合さ
れるようにするためである。
幅信号線本来の幅よりも広い幅の信号線（幅広線とい
う）を定義する。幅広線の幅は、小振幅信号線本来の幅
と、それの両側のシールド線の幅、及び信号線とシール
ド線との配線間スペースを考慮して決定される。そのよ
うな幅広線によりモジュール間の自動配置配線が行われ
る。図１（ａ）において、２１は第２層目の金属配線に
よる幅広線とされ、２２は第３層目の金属配線による幅
広線とされる。幅広線２１，２２は、端部において重畳
され、スルーホール２３〜２７によって結合される。複
数のスルーホール２３〜２７によって結合するのは、後
述するように、幅広線２１，２２の分割後においても、
分割された配線がそれぞれスルーホールによって結合さ
れるようにするためである。
【００２３】幅広線２１，２２によるモジュール間配線
が終了した後に、幅広線２１，２２の分割が行われる。
この分割は、図１（ｂ）に示されるように、幅広線２
１，２２を、それぞれ小振幅信号線、及びその両側に配
置されるシールド線に置換することによって行われる。
すなわち、幅広線２１は、小振幅信号線２１ｂと、その
両側に配置されるシールド線２１ａ，２１ｃとに置換さ
れ、幅広線２２は、小振幅信号線２２ｂと、その両側に
配置されるシールド線２２ａ，２２ｃとに置換される。
そして、小振幅信号線２１ｂはスルーホール２４によっ
て小振幅信号線２２ｂに結合され、シールド線２１ａ
は、スルーホール２６，２７によってシールド線２２
ａ，２２ｃに結合され、シールド線２１ｃは、スルーホ
ール２５，２３によってシールド線２２ａ，２２ｃに結
合されている。シールド線２１ａ，２１ｃ，２２ａ，２
２ｃは、特に制限されないが、グランド配線（低電位側
電源Ｖｓｓ）に結合されることによって、中央の小振幅
配線２１ｂ，２２ｂのシールド機能を発揮する。つま
り、小振幅配線２１ｂ，２２ｂと他の信号線との間にシ
ールド線２１ａ，２１ｂ，２２ａ，２２ｃのいずれかが
介在されることによって、上記小振幅配線２１ｂ，２２
ｂと他の信号線との間のカップリングノイズが抑えられ
る。
が終了した後に、幅広線２１，２２の分割が行われる。
この分割は、図１（ｂ）に示されるように、幅広線２
１，２２を、それぞれ小振幅信号線、及びその両側に配
置されるシールド線に置換することによって行われる。
すなわち、幅広線２１は、小振幅信号線２１ｂと、その
両側に配置されるシールド線２１ａ，２１ｃとに置換さ
れ、幅広線２２は、小振幅信号線２２ｂと、その両側に
配置されるシールド線２２ａ，２２ｃとに置換される。
そして、小振幅信号線２１ｂはスルーホール２４によっ
て小振幅信号線２２ｂに結合され、シールド線２１ａ
は、スルーホール２６，２７によってシールド線２２
ａ，２２ｃに結合され、シールド線２１ｃは、スルーホ
ール２５，２３によってシールド線２２ａ，２２ｃに結
合されている。シールド線２１ａ，２１ｃ，２２ａ，２
２ｃは、特に制限されないが、グランド配線（低電位側
電源Ｖｓｓ）に結合されることによって、中央の小振幅
配線２１ｂ，２２ｂのシールド機能を発揮する。つま
り、小振幅配線２１ｂ，２２ｂと他の信号線との間にシ
ールド線２１ａ，２１ｂ，２２ａ，２２ｃのいずれかが
介在されることによって、上記小振幅配線２１ｂ，２２
ｂと他の信号線との間のカップリングノイズが抑えられ
る。
【００２４】上記実施例によれば、以下の作用効果を得
ることができる。
ることができる。
【００２５】（１）小振幅信号線２１ｂ，２２ｂの幅と
それに隣接するシールド線２１ａ，２１ｃ、２２ａ，２
２ｃの幅とに基づいて幅広線２１，２２を定義し、この
幅広信号線を配線した後に、互いに平行する複数の配線
に分割することにより、シールド線によるカップリング
ノイズの低減を図った配線を容易に、そして効率良く行
うことができる。
それに隣接するシールド線２１ａ，２１ｃ、２２ａ，２
２ｃの幅とに基づいて幅広線２１，２２を定義し、この
幅広信号線を配線した後に、互いに平行する複数の配線
に分割することにより、シールド線によるカップリング
ノイズの低減を図った配線を容易に、そして効率良く行
うことができる。
【００２６】（２）上記配線の分割は、図面エディタ１
０等の配線置換機能を使用して、幅広線２１，２２を、
小振幅信号線とシールド線とに置換することで容易に形
成することができる。例えば、幅広線２１を、小振幅信
号線２１ｂと、その両側に配置されるシールド線２１
ａ，２１ｃとに置換し、幅広線２２を、小振幅信号線２
２ｂと、その両側に配置されるシールド線２２ａ，２２
ｃとに置換することにより、上記配線分割を容易に行う
ことができる。
０等の配線置換機能を使用して、幅広線２１，２２を、
小振幅信号線とシールド線とに置換することで容易に形
成することができる。例えば、幅広線２１を、小振幅信
号線２１ｂと、その両側に配置されるシールド線２１
ａ，２１ｃとに置換し、幅広線２２を、小振幅信号線２
２ｂと、その両側に配置されるシールド線２２ａ，２２
ｃとに置換することにより、上記配線分割を容易に行う
ことができる。
【００２７】（３）上記実施例のように、配線層の異な
る幅広線同士が結合される場合においては、小振幅信号
線位置、及びシールド線位置に対応するように幅広線上
にスルーホールを形成することにより、幅広線分割後に
おいて、個々の信号線やシールド線毎のスルーホール形
成を不要とすることができる。
る幅広線同士が結合される場合においては、小振幅信号
線位置、及びシールド線位置に対応するように幅広線上
にスルーホールを形成することにより、幅広線分割後に
おいて、個々の信号線やシールド線毎のスルーホール形
成を不要とすることができる。
【００２８】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。
【００２９】例えば、上記実施例では、幅広線を３本の
配線、つまり、小振幅信号線とその両側に配置されるシ
ールド線とに置換するようにしたが、それに限定され
ず、種々の置換態様が考えられる。例えば、幅広線を２
分割する場合には、シールドの必要性に応じて、小振幅
信号線の片側のみにシールド線を形成するようにしても
良い。また、複数の小振幅信号線毎にシールド線が形成
されるように、広幅配線を分割するようにしても良い。
配線、つまり、小振幅信号線とその両側に配置されるシ
ールド線とに置換するようにしたが、それに限定され
ず、種々の置換態様が考えられる。例えば、幅広線を２
分割する場合には、シールドの必要性に応じて、小振幅
信号線の片側のみにシールド線を形成するようにしても
良い。また、複数の小振幅信号線毎にシールド線が形成
されるように、広幅配線を分割するようにしても良い。
【００３０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＡＳＩ
Ｃのモジュール間配線に適用した場合について説明した
が、本発明はそれに限定されるものではなく、各種ＬＳ
Ｉの内部配線や、ＬＳＩ搭載用ボードの配線などに広く
適用することができる。
なされた発明をその背景となった利用分野であるＡＳＩ
Ｃのモジュール間配線に適用した場合について説明した
が、本発明はそれに限定されるものではなく、各種ＬＳ
Ｉの内部配線や、ＬＳＩ搭載用ボードの配線などに広く
適用することができる。
【００３１】本発明は、少なくとも金属配線することを
条件に適用することができる。
条件に適用することができる。
【００３２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００３３】すなわち、信号線の幅とそれに隣接するシ
ールド線の幅とに基づいて幅広線を定義し、この幅広信
号線を配線した後に、互いに平行する複数の配線に分割
することにより、シールド線によるカップリングノイズ
の低減を図った配線を容易に行うことができる。
ールド線の幅とに基づいて幅広線を定義し、この幅広信
号線を配線した後に、互いに平行する複数の配線に分割
することにより、シールド線によるカップリングノイズ
の低減を図った配線を容易に行うことができる。
【図１】本発明の一実施例方法における配線手順の説明
図である。
図である。
【図２】本発明の一実施例方法を実施するための設計者
用ワークステーションの機能ブロック図である。
用ワークステーションの機能ブロック図である。
【図３】本発明の一実施例方法が適用されるＬＳＩのレ
イアウト説明図である。
イアウト説明図である。
１ 回路図ルールチェッカ ２ 回路図エディタ及びテキストエディタ ３ 回路図データベース ４ 回路図シミュレータ ５ 論理シミュレータ ６ タイミングベリファイヤ ７ 回路図、結線情報 ８ 自動ルーティング ９ レイアウトデータベース １０ 図面エディタ １１ デザインルールチェッカ １２ 電気的ルールチェッカ １３ 回路図・レイアウト一致チェッカ ２１ 第２層目の金属配線による幅広線 ２２ 第３層目の金属配線による幅広線 ２１ａ，２１ｃ，２２ａ，２２ｃ シールド線 ２１ｂ，２２ｂ 小振幅信号線 ２３〜２７ スルーホール ３１ ＲＡＭ ３２ ＲＯＭ ３３，３４ 論理群 ３５ モジュール間結線用配線チャネル
Claims (3)
- 【請求項１】 信号線の幅とそれに隣接するシールド線
の幅とに基づいて幅広線を定義し、この幅広信号線を配
線した後に、それを互いに平行する複数の配線に分割し
て、信号線とそれに隣接するシールド線とを形成するこ
とを特徴とする金属配線形成方法。 - 【請求項２】 上記幅広線を、小振幅信号線とそれに平
行するシールド線とに置換するステップを含む請求項１
記載の金属配線形成方法。 - 【請求項３】 配線層の異なる幅広線同士が結合される
とき、上記小振幅信号線位置、及びシールド線位置に対
応するように上記幅広線上にスルーホールが形成される
請求項１又は２記載の金属配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24364995A JPH0964287A (ja) | 1995-08-29 | 1995-08-29 | 金属配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24364995A JPH0964287A (ja) | 1995-08-29 | 1995-08-29 | 金属配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964287A true JPH0964287A (ja) | 1997-03-07 |
Family
ID=17106966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24364995A Withdrawn JPH0964287A (ja) | 1995-08-29 | 1995-08-29 | 金属配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964287A (ja) |
-
1995
- 1995-08-29 JP JP24364995A patent/JPH0964287A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2742735B2 (ja) | 半導体集積回路装置およびそのレイアウト設計方法 | |
| US5249134A (en) | Method of layout processing including layout data verification | |
| US5602406A (en) | Semiconductor integrated circuit device with reduced clock signal line noise | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP4177123B2 (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP4353662B2 (ja) | フリップチップ型半導体集積回路とその設計方法 | |
| JPH0964287A (ja) | 金属配線形成方法 | |
| JPH07262252A (ja) | レイアウトデータ生成装置及び生成方法 | |
| JP3925679B2 (ja) | 半導体装置および半導体設計装置 | |
| KR20010036160A (ko) | 집적 회로 장치의 래이아웃 검증 방법 | |
| JP3052847B2 (ja) | Ｌｓｉレイアウト方式 | |
| JPH06349947A (ja) | 半導体集積回路装置のマスクパターン設計方法および設計装置 | |
| JP3721304B2 (ja) | めっき引き出し線の配線方法 | |
| JPH0547929A (ja) | 自動配置配線方法 | |
| JP2580982B2 (ja) | Ｌｓｉ電源配線レイアウトシステム | |
| JPH08278992A (ja) | 半導体集積回路装置の設計方法 | |
| JPH06332972A (ja) | 期待値データ入力装置、及びワークステーション | |
| JP2933584B2 (ja) | 半導体集積回路装置及びマクロ端子クランプ処理方法 | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JP2703702B2 (ja) | ゲートアレイのレイアウト方法 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム | |
| JPH06140514A (ja) | 論理回路の設計方法 | |
| JPH0844776A (ja) | 半導体集積回路のクロック配線回路の設計方法 | |
| JPS6358854A (ja) | 部品配置生成システム | |
| JPH05235164A (ja) | 半導体集積回路の自動配置処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |