KR20010036160A - 집적 회로 장치의 래이아웃 검증 방법 - Google Patents

집적 회로 장치의 래이아웃 검증 방법 Download PDF

Info

Publication number
KR20010036160A
KR20010036160A KR1019990043055A KR19990043055A KR20010036160A KR 20010036160 A KR20010036160 A KR 20010036160A KR 1019990043055 A KR1019990043055 A KR 1019990043055A KR 19990043055 A KR19990043055 A KR 19990043055A KR 20010036160 A KR20010036160 A KR 20010036160A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
black box
routing
input
Prior art date
Application number
KR1019990043055A
Other languages
English (en)
Other versions
KR100304711B1 (ko
Inventor
권용훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990043055A priority Critical patent/KR100304711B1/ko
Priority to US09/680,895 priority patent/US6539525B1/en
Publication of KR20010036160A publication Critical patent/KR20010036160A/ko
Application granted granted Critical
Publication of KR100304711B1 publication Critical patent/KR100304711B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Abstract

본 발명은 집적 회로 장치의 래이아웃 검증 방법에 대한 것으로서, 메모리를 구비하는 집적 회로 장치의 래이아웃 검증 방법에 있어서, 상기 메모리에 구비되는 입출력 포트들에 인가되는 신호들을 입출력하는 더미 회로를 상기 메모리에 삽입하는 단계, 컴퓨터를 이용하여 상기 집적 회로 장치에 대해 플래이스 및 라우팅을 수행하는 단계, 및 컴퓨터를 이용하여 상기 집적 회로 장치에 대해 설계 대 회로 검증을 수행하는 단계를 포함하므로써 집적 회로 장치의 래이아웃 데이타 검증 시간이 빨라진다.

Description

집적 회로 장치의 래이아웃 검증 방법{Layout veriofication method for integrtaed circuit device}
본 발명은 집적 회로 장치의 래이아웃 검증 방법에 관한 것으로서, 특히 메모리(Memory) 블록과 로직(Logic) 블록을 구비하는 집적 회로 장치의 래이이웃 검증 방법에 관한 것이다.
ASIC 제품의 설계과정은 일반적으로 다음 다섯 단계를 포함하여 수행된다.
1) 시스템 사양 결정
2) 관련 기능을 수행하는 회로 설계(Schematic Design)
3) 회로 검증
4) 플래이스 및 라우팅(Place ＆ Routing) 및 래이아웃 검증(Layout Verification)
5) 마스크 작성
상기 과정에서, 플래이스 및 라우팅 과정은 회로 설계에서 추출한 넷-리스트(net-list)상의 회로 요소를 실제 반도체 공정에서 만들어지는 기하학적인 다각형 및 연결 배선으로 표현되는 래이아웃으로 구현된다. 래이아웃 검증은 상기 래이아웃 생성과는 반대로 다각형 및 연결 배선으로 표현된 래이아웃에서 넷-리스트를 추출하여 원래의 넷-리스트와 비교하는 과정으로 진행된다.
ASIC 사업 분야에서는 집적 회로에서 필요한 다양한 기능 블록을 IP화하여 상업적으로 판매하는 경우들이 많다. 또 자사의 IP를 타사에 제공하여 타사의 설계 및 공정을 이용하여 제품을 만드는 경우도 있다. 이러한 경우 자사의 IP를 타 업체에 제공시 일반적으로 자사 IP의 입출력 특성, 동작 모델 등을 제공하여 설계토록 하고 있다. IP를 제공받은 업체는 구입한 IP가 배치될 영역을 입출력 단자만을 구비하고 실제로 내부에는 회로를 갖지 않는 블랙박스로 처리하여 상기 설계 과정을 수행하고 최종적으로 마스크 제작시 구입한 IP의 마스크 정보를 상기 블랙박스 부분에 삽입한다. 이러한 블랙박스 방식은 IP 제공업체의 기술을 보호하기 위해서 회로 수준의 정보가 타 업체에 노출되지 않도록 하기 위해서이다.
블랙박스를 구비한 ASIC 제품의 설계시 플래이스 및 라우팅 과정에서 각 기능 블록간의 배선은 블랙박스 영역에는 래이아웃하기 위한 회로가 없기 때문에 블랙박스의 입출력 단자까지 연결되도록 드로잉된다. 이 때, 나중에 래이아웃 검증을 위해서 입출력 단자까지 도시된 배선의 끝단에 특정 문자를 위치시킨다. 래이아웃 검증은 래이아웃 상에서 블랙박스 영역을 제외한 나머지 영역에서 진행된다. 이 때, 블랙박스의 입출력 단자와 이들과 연결된 배선이 제대로 연결되도록 도시되었는지 여부를 확인할 수 없다. 다만, 입출력단에 연결되는 배선의 끝단에 위치한 특정 문자를 확인함으로써 간접적으로 검증을 수행한다.
따라서, 컴퓨터를 사용하여 자동적으로 검증된 래이아웃상에서 에러가 없는 것으로 확인되더라도 블랙박스의 입출력단과 래이아웃 배선간에 래이아웃이 제대로 드로잉되었는지는 검증되지 않는다. 현재는 이들의 연결 여부를 래이아웃 검증을 수행후 육안 검사를 통하여 드로잉이 제대로 연결되었는지 검사한다. 이러한 육안 검사 과정은 설계시간을 지연시킬 뿐 아니라 육안 검사에 따른 오류가 발생할 소지를 갖고 있다. 이러한 드로잉 오류는 최종적으로 제품의 입출력단이 메모리 코아부와 전기적으로 연결되지 않도록 하게 됨으로써 불량을 유발한다.
한편, 상기 블랙박스에 해당하는 전체 회로를 갖고 있다고 하더라도 블랙박스의 회로 크기가 메모리 코아와 같이 클 경우에는 래이아웃 검증 시간이 많이 걸리는 단점이 있다.
본 발명이 이루고자하는 기술적 과제는 설계 대 회로 검증 수행시 다수개의 포트들과 메모리 코아 영역 사이의 전기적 단절 상태를 정확하게 검증할 수 있는 집적 회로 장치의 래이아웃 검증 방법을 제공하는 것이다.
본 발명이 이루고자하는 다른 기술적 과제는 플래이스 및 라우팅 수행시 라우팅 메탈이 메모리 코아 영역으로 침투하는 것을 방지하기 위한 집적 회로 장치의 래이아웃 검증 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 집적 회로에서 블랙박스로 처리되는 메모리 블록을 본 발명의 일 실시예에 따라 도시한 도면.
도 2는 본 발명에 따른 집적 회로 장치의 래이아웃 검증 방법을 도시한 흐름도.
상기 기술적 과제를 해결하기 위하여 본 발명은,
블랙박스 영역을 갖는 집적 회로 장치의 래이아웃 생성 및 검증 방법에 있어서, 상기 블랙박스 영역에 더미 회로를 삽입하는 단계, 컴퓨터를 이용하여 상기 집적 회로 장치에 대해 상기 블랙박스 영역을 포함하여 동시에 플래이스 및 라우팅을 수행하는 단계, 및 컴퓨터를 이용하여 상기 집적 회로 장치에 대해 설계 대 회로 검증을 수행시 블랙박스 영역의 입출력단과 라우팅 메탈간의 드로잉의 연결관계를 자동으로 검증하는 집적 회로 장치의 래이아웃 검증 방법을 제공한다.
바람직하기는, 상기 블랙박스 영역에 메모리 코아를 배치하고, 상기 더미 회로는 다수개의 논리 게이트들을 구비하는 논리 게이트 트리 회로로 구성한다.
바람직하기는 또한, 상기 더미 회로를 처음으로 상기 블랙박스 영역에 적용하여 플래이스 및 라우팅을 수행할 경우에는 상기 블랙박스 영역에 상기 더미 회로를 삽입하기 전에 상기 더미 회로를 설계한다.
상기 다른 기술적 과제를 이루기 위하여 본 발명은,
메모리 블록을 구비하는 집적 회로 장치의 래이아웃 검증 방법에 있어서, 상기 메모리 블록에 구비되는 입출력 포트들 사이사이에 다수개의 차단물들을 배치하는 단계, 컴퓨터를 이용하여 상기 집적 회로 장치에 대해 플래이스 및 라우팅을 수행하는 단계, 및 컴퓨터를 이용하여 상기 플래이스 및 라우팅이 완료된 집적 회로 장치에 대해 디자인 룰 체크를 수행하는 단계를 포함하는 집적 회로 장치의 래이아웃 검증 방법을 제공한다.
바람직하기는, 상기 입출력 포트들 중 인접하면서 간격이 넓은 두 개의 입출력 포트들 사이에 상기 차단물을 하나씩 배치하고, 상기 집적 회로 장치에 대해 상기 플래이스 및 라우팅을 수행하고 난 후 설계 대 회로 검증을 수행한다.
바람직하기는 또한, 상기 차단물들은 메탈로 구성하고, 상기 차단물들은 추가 셀로 처리되어 최종 패턴 발생기 제작시에 스킵(skip)한다.
상기 기술적 과제들을 이루기 위하여 본 발명은,
메모리 블록을 구비하는 집적 회로 장치의 래이아웃 검증 방법에 있어서, 상기 메모리 블록에 더미 회로를 삽입하고 상기 메모리 블록에 구비되는 입출력 포트들 사이사이에 다수개의 차단물들을 배치하는 단계, 컴퓨터를 이용하여 상기 집적 회로 장치에 대해 플래이스 및 라우팅을 수행하는 단계, 및 컴퓨터를 이용하여 상기 플래이스 및 라우팅이 완료된 집적 회로 장치에 대해 디자인 룰 체크와 설계 대 회로 검증을 수행하는 단계를 포함하는 집적 회로 장치의 래이아웃 검증 방법을 제공한다.
이하, 본 발명의 바람직한 실시예들이 예시된 첨부 도면들을 참조하여 본 발명은 보다 충분히 기술될 것이다. 본 발명은 그러나, 다양한 형태로 구체화될 것이며, 이곳에 설명된 실시예들에 한정되어 해석되어서는 안될 것이다. 오히려, 본 실시예들은 본 개시가 철저하고 완전하며 이 분야에서 통상의 지식을 가진 자들에게 본 발명의 범위를 충분히 전달하도록 제공된다. 전반적으로 동일한 번호들은 동일한 소자들을 명시한다. 더욱이, 이곳에 개시되고 기술된 각 실시예는 그의 상보적인 전도성 형태의 실시예를 포함한다.
도 1은 집적 회로에서 블랙박스로 처리되는 메모리 블록을 본 발명의 일 실시예에 따라 도시한 도면이다. 도 1을 참조하면, 메모리 블록(301)은 메모리 회로의 입출력 영역(311)과 메모리 회로에서 상기 입출력부를 제외한 메모리 코아 영역(321)을 구비한다. 입출력 영역(311)에는 다수개의 입출력 포트들(331)과 필요에 따라 다수개의 차단물(blockage)들(361)이 배치된다. 다수개의 입출력 포트들(331)에는 파워(power) 포트와 접지(ground) 포트가 포함된다. 메모리 코아 영역(321)은 더미 회로(Dummy Circuit)(341)로 구성되며, 더미 회로(341)는 다수개의 논리 게이트들, 예컨대 다수개의 낸드 게이트(NAND gate)들(351)을 구비하는 논리 게이트 트리 회로(Logic Gate Tree Circuit)로 구성된다. 낸드 게이트들(351)의 입출력들에 모든 입출력 포트들(331)이 연결된다. 더미 회로(341)는 프리 래이아웃(Pre-Layout) 과정을 통해 구축된다. 더미 회로(341)는 코아(core) 개념으로 반복 적용이 가능하기 때문에 한번 구축된 더미 회로(341)는 메모리(301)에 구현되는 실제 메모리 회로, 예컨대 디램(DRAM)과 함께 향후 타 프로젝트(project)에도 적용이 가능하다. 이와 같은 더미 회로(341)가 처음으로 집적 회로 장치에 적용될 때는 더미 회로(341)에 대한 추가의 플래이스 및 라우팅을 수행해야하므로 소정 시간이 요하나 그 이후의 집적 회로 장치에 대해서는 종래 방식과 동일한 턴 어라운드 타임(Turn Around Time; TAT)을 유지하면서 풀칩(Full Chip) 검증이 가능하다. 또한, 동일한 메모리 블록(301)의 적용이 많을 경우 더 많은 개선 효과가 발생한다.
전체 집적 회로의 플래이스 및 라우팅 수행시 블랙박스 영역 내의 더미 회로를 함께 진행하게 된다. 따라서, 메모리 코아 영역(321) 내의 더미 회로(341), 타 기능 블록의 회로 및 각 기능 블록간의 메탈 배선이 플래이스 및 라우팅 과정에서 동시에 드로잉된다.
상기 래이아웃의 검증은 설계 대 회로 검증시 블랙박스 영역의 메모리 코아 영역(321) 내의 더미 회로(341)를 포함하여 진행할 수 있으므로 블랙박스 영역과 이들 입출력 단자의 배선 연결 관계를 자동으로 진행할 수 있게 된다. 메모리 코아 영역(321)과 타 기능블록간의 배선이 회로에 따라서 드로잉되었는지의 여부가 정확히 체크되기 때문에 신호의 오픈(open) 및 쇼트(short) 현상이 정확히 검증된다.
도 1에 도시된 더미 회로(341)는 낸드 게이트들 대신에 다른 논리 게이트들, 예컨대 오아 게이트(OR gate)들, 노아 게이트(NOR gate)들, 앤드 게이트(AND gate)들을 사용하거나 또는 이들의 조합으로 구성할 수도 있다. 즉, 플래이스 및 라우팅 단계에서 더미 회로의 추가로 인한 시간 증가가 무시될 수 있는 정도의 간단한 회로이면 충분하다.
도 1에는 입출력 포트들(331) 사이에 차단물들(361)이 배치되어있으며, 차단물들(361)은 인접한 입출력 포트들 사이가 넓은 곳에 하나씩 배치된다. 이와 같이 차단물들(361)이 입출력 포트들(331) 사이에 배치됨으로 인하여 플래이스 및 라우팅 수행시 라우팅 메탈이 메모리 코아 영역(321)으로 침투되는 것이 방지된다. 차단물들(361)은 메탈로 구성한다. 또한, 차단물들(361)은 메모리 코아 영역(321)과 평행하게 지나는 일부 라우팅 메탈이 입출력 포트들(331) 이외의 지역으로 접근하는 것을 방지하며, 그로 인하여 디자인 룰(Design Rule) 상의 스페이싱(spacing) 및 쇼트 현상을 제거할 수 있다. 라우팅 메탈이 버퍼 영역(311)에 너무 가깝게 접근하게 되면 예컨대, 라우팅 메탈과 버퍼 영역(311) 사이가 0.5[um]이하일 경우 이것은 디자인 룰 체크시에 스페이싱 위반으로 불량처리된다.
컴퓨터를 이용하여 플래이스 및 라우팅을 수행할 때 차단물들(361)과 입출력 포트들(331)이 배치되는 입출력 영역(311)을 하나의 더미 셀로 만들고, 더미 회로(341)를 다른 하나의 더미 셀로 만들어서 상기 두 개의 더미 셀들을 겹쳐서 스매시 옵션(smash option)에 의해 평면 데이타(flatten data)로 변환하여 사용한다. 이것은 모든 플래이스 및 라우팅 툴(tool)에 적용하는 것이 가능하며 집적 회로 장치의 래이아웃 검증을 수행할 때도 변환없이 직접 적용하여 완벽한 실제 메모리 셀 검증을 수행할 수 있다. 최종 패턴 발생기 제작시에 상기 두 개의 더미 셀들은 스킵(skip) 처리된다.
도 2는 본 발명에 따른 집적 회로 장치의 래이아웃 검증 방법을 도시한 흐름도이다. 도 1을 참조하여 도 2에 도시된 집적 회로 장치의 래이아웃 검증 방법을 설명하기로 한다.
제1 단계(411)에서는 메모리 블록(301)에 더미 회로(341)를 삽입하며 간격이 넓은 입출력 포트들(331) 사이사이에 다수개의 차단물들(361)을 배치한다. 만일, 더미 회로(341)를 처음으로 메모리 블록(301)에 적용할 경우에는 메모리 블록(301)에 더미 회로(341)를 삽입하기 전에 더미 회로(341)가 입출력 포트들(331)을 입출력하는 신호들을 모두 입출력하도록 설계한다.
제2 단계(421)에서는 컴퓨터를 이용하여 집적 회로 장치(101)에 대해 플래이스 및 라우팅을 수행한다.
제3 단계(431)에서는 컴퓨터를 이용하여 배채 배선 설계가 완료된 집적 회로 장치에 대해 디자인 룰 체크와 설계 대 회로 검증을 수행한다.
본 발명은 최적 실시예들을 참조하여 개시되고 기술되었지만, 부가된 클래임들에 의해 정의되며 본 발명의 사상 및 범위 내에서 다양한 변경이 이 분야의 통상의 지식을 가진 자들에 의해 가능할 것이다.
상술한 바와 같이 본 발명에 따르면, 컴퓨터를 이용하여 집적 회로 장치의 플래이스 및 라우팅을 수행할 때 메모리 코아 영역(321)과 평행하게 지나는 라우팅 메탈이 메모리 코아 영역(321)에 너무 가까이 배열되거나 또는 메모리 코아 영역(321)으로 침투하는 것이 방지되므로 집적 회로 장치의 불량률이 낮아진다. 또한, 설계 대 회로 검증 후 육안으로 입출력 포트들의 연결 상태를 확인하는 과정이 없어지기 때문에 설계 대 회로 검증 시간이 빨라진다. 따라서, 종래 블랙 박스 방법을 사용할 경우 불가피하게 수반되는 육안으로 입출력 포트들의 연결 상태를 확인하는 과정이 없어지기 때문에 설계 대 회로 검증의 정확도 향상 및 검증 시간을 단축할 수 있다.

Claims (10)

  1. 블랙박스 영역을 갖는 집적 회로 장치의 래이아웃 생성 및 검증 방법에 있어서,
    상기 블랙박스 영역에 더미 회로를 삽입하는 단계;
    컴퓨터를 이용하여 상기 집적 회로 장치에 대해 상기 블랙박스 영역을 포함하여 동시에 플래이스 및 라우팅을 수행하는 단계; 및
    컴퓨터를 이용하여 상기 집적 회로 장치에 대해 설계 대 회로 검증을 수행시 블랙박스 영역의 입출력단과 라우팅 메탈간의 드로잉의 연결관계를 자동으로 검증하는 집적 회로 장치의 래이아웃 검증 방법.
  2. 제1항에 있어서, 상기 블랙박스 영역에 메모리 코아를 배치하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  3. 제1항에 있어서, 상기 더미 회로는 다수개의 논리 게이트들을 구비하는 논리 게이트 트리 회로로 구성하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  4. 제1항에 있어서, 상기 더미 회로를 처음으로 상기 블랙박스 영역에 적용하여 플래이스 및 라우팅을 수행할 경우에는 상기 블랙박스 영역에 상기 더미 회로를 삽입하기 전에 상기 더미 회로를 설계하는 단계를 더 구비하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  5. 메모리 블록을 구비하는 집적 회로 장치의 래이아웃 검증 방법에 있어서,
    상기 메모리 블록에 구비되는 입출력 포트들 사이사이에 다수개의 차단물들을 배치하는 단계;
    컴퓨터를 이용하여 상기 집적 회로 장치에 대해 플래이스 및 라우팅을 수행하는 단계; 및
    컴퓨터를 이용하여 상기 플래이스 및 라우팅이 완료된 집적 회로 장치에 대해 디자인 룰 체크를 수행하는 단계를 포함하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  6. 제5항에 있어서, 상기 입출력 포트들 중 인접하면서 간격이 넓은 두 개의 입출력 포트들 사이에 상기 차단물을 하나씩 배치하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  7. 제5항에 있어서, 상기 집적 회로 장치에 대해 상기 플래이스 및 라우팅을 수행하고 난 후 설계 대 회로 검증을 수행하는 단계를 더 구비하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  8. 제5항에 있어서, 상기 차단물들은 메탈로 구성하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  9. 제5항에 있어서, 상기 차단물들은 추가 셀로 처리되어 최종 패턴 발생기 제작시에 스킵(skip)하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
  10. 메모리 블록을 구비하는 집적 회로 장치의 래이아웃 검증 방법에 있어서,
    상기 메모리 블록에 더미 회로를 삽입하고 상기 메모리 블록에 구비되는 입출력 포트들 사이사이에 다수개의 차단물들을 배치하는 단계;
    컴퓨터를 이용하여 상기 집적 회로 장치에 대해 플래이스 및 라우팅을 수행하는 단계; 및
    컴퓨터를 이용하여 상기 플래이스 및 라우팅이 완료된 집적 회로 장치에 대해 디자인 룰 체크와 설계 대 회로 검증을 수행하는 단계를 포함하는 것을 특징으로 하는 집적 회로 장치의 래이아웃 검증 방법.
KR1019990043055A 1999-10-06 1999-10-06 집적 회로 장치의 래이아웃 검증 방법 KR100304711B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990043055A KR100304711B1 (ko) 1999-10-06 1999-10-06 집적 회로 장치의 래이아웃 검증 방법
US09/680,895 US6539525B1 (en) 1999-10-06 2000-10-06 Layout verifying method for integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990043055A KR100304711B1 (ko) 1999-10-06 1999-10-06 집적 회로 장치의 래이아웃 검증 방법

Publications (2)

Publication Number Publication Date
KR20010036160A true KR20010036160A (ko) 2001-05-07
KR100304711B1 KR100304711B1 (ko) 2001-11-02

Family

ID=19614196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990043055A KR100304711B1 (ko) 1999-10-06 1999-10-06 집적 회로 장치의 래이아웃 검증 방법

Country Status (2)

Country Link
US (1) US6539525B1 (ko)
KR (1) KR100304711B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4318523B2 (ja) * 2003-10-10 2009-08-26 パナソニック株式会社 半導体設計装置
US7107567B1 (en) * 2004-04-06 2006-09-12 Altera Corporation Electronic design protection circuit
CN102542083B (zh) * 2010-12-23 2015-12-02 深圳市同创国芯电子有限公司 基于连接关系树的层次化单元端口调整方法
US10083269B2 (en) * 2013-11-19 2018-09-25 Arm Limited Computer implemented system and method for generating a layout of a cell defining a circuit component
US9659125B2 (en) 2014-01-28 2017-05-23 Arm Limited Computer implemented system and method for generating a layout of a cell defining a circuit component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2531282B2 (ja) * 1989-12-22 1996-09-04 三菱電機株式会社 クロスト―ク検証装置
JPH03231515A (ja) * 1990-02-06 1991-10-15 Mitsubishi Electric Corp プログラマブル論理装置
WO1996029705A1 (fr) * 1995-03-17 1996-09-26 Hitachi Ltd. Circuit integre a semi-conducteurs
US6009253A (en) * 1996-06-20 1999-12-28 Sun Microsystems, Inc. Spare repeater amplifiers for long lines on complex integrated circuits
US5933369A (en) * 1997-02-28 1999-08-03 Xilinx, Inc. RAM with synchronous write port using dynamic latches
JP3042443B2 (ja) * 1997-03-14 2000-05-15 日本電気株式会社 マスクパターンデータの作成方法
JPH1139377A (ja) * 1997-07-24 1999-02-12 Toshiba Corp 半導体集積回路の検証方法、半導体集積回路の検証装置、及び、半導体集積回路の検証プログラムを記録したコンピュータ読み取り可能な記録媒体
JP3147045B2 (ja) * 1997-08-15 2001-03-19 日本電気株式会社 Ｌｓｉレイアウトのセル階層検証方法およびその装置
JP3993717B2 (ja) * 1998-09-24 2007-10-17 富士通株式会社 半導体集積回路装置
US6255845B1 (en) * 1999-11-16 2001-07-03 Advanced Micro Devices, Inc. Efficient use of spare gates for post-silicon debug and enhancements

Also Published As

Publication number Publication date
US6539525B1 (en) 2003-03-25
KR100304711B1 (ko) 2001-11-02

Similar Documents

Publication Publication Date Title
CN108830008B (zh) 一种标准单元库全模型的测试方法及测试系统
US6321371B1 (en) Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork
CN102005246B (zh) 只读存储器布局方法与系统
US4960724A (en) Method for deleting unused gates and method for manufacturing master-slice semiconductor integrated circuit device using the deleting method
KR20010094311A (ko) 비표준 셀을 포함하는 집적회로의 설계 및 레이아웃 방법및 이를 기록한 기록매체
CN108694323B (zh) 用于检测故障点的设备和方法
US8191027B2 (en) Validation of an integrated circuit for electro static discharge compliance
KR100304711B1 (ko) 집적 회로 장치의 래이아웃 검증 방법
JP3304912B2 (ja) Ａｓｉｃ設計方法およびａｓｉｃ設計装置
US6477696B2 (en) Routing definition to optimize layout design of standard cells
JPH0677403A (ja) 半導体集積回路装置及びその設計方法
KR960001178B1 (ko) 표준 셀 방식의 반도체 집적회로
CN111488722B (zh) 一种全定制低漏电数字电路标准单元设计方法
JP2862039B2 (ja) 自動レイアウトシステム
US7430730B2 (en) Disabling unused IO resources in platform-based integrated circuits
JP3925679B2 (ja) 半導体装置および半導体設計装置
JP2872216B1 (ja) マクロの設計方法
Klein et al. A study on bipolar VLSI gate-arrays assuming four layers of metal
JP3076159B2 (ja) 半導体集積回路のレイアウト検証方法
JP2957436B2 (ja) ゲートアレイ
JP2000260877A (ja) 半導体集積回路のレイアウト設計方法
JP2703702B2 (ja) ゲートアレイのレイアウト方法
JP2933584B2 (ja) 半導体集積回路装置及びマクロ端子クランプ処理方法
JP3328180B2 (ja) 集積回路の自動配置配線方法及びその自動配置配線プログラムを記録したコンピュータに読取り可能な記録媒体
JP2871921B2 (ja) 半導体集積回路のシミュレーション方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080701

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee