JP2002289990A - プリント回路板 - Google Patents
プリント回路板Info
- Publication number
- JP2002289990A JP2002289990A JP2001085333A JP2001085333A JP2002289990A JP 2002289990 A JP2002289990 A JP 2002289990A JP 2001085333 A JP2001085333 A JP 2001085333A JP 2001085333 A JP2001085333 A JP 2001085333A JP 2002289990 A JP2002289990 A JP 2002289990A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- printed circuit
- circuit board
- holes
- drawn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】簡便に所望の特性を得ることができるプリント
回路板を提供する。 【解決手段】絶縁基板にはデジタル信号グランド電位部
を構成する第１の導体パターン部１とアナログ信号グラ
ンド電位部を構成する第２の導体パターン部２が形成さ
れている。デジタル信号グランド電位部１とアナログ信
号グランド電位部２とは離間して配置され、両グランド
電位部１，２は第３の導体パターン部である連結部３に
てつながっている。この連結部３の導体パターンに対
し、導体パターンの延設方向に直交するＸ−Ｘ方向にお
いて穴（貫通孔または凹部）４の密度（個数／単位面
積）を変えている。
回路板を提供する。 【解決手段】絶縁基板にはデジタル信号グランド電位部
を構成する第１の導体パターン部１とアナログ信号グラ
ンド電位部を構成する第２の導体パターン部２が形成さ
れている。デジタル信号グランド電位部１とアナログ信
号グランド電位部２とは離間して配置され、両グランド
電位部１，２は第３の導体パターン部である連結部３に
てつながっている。この連結部３の導体パターンに対
し、導体パターンの延設方向に直交するＸ−Ｘ方向にお
いて穴（貫通孔または凹部）４の密度（個数／単位面
積）を変えている。
Description
【０００１】
【発明の属する技術分野】この発明はプリント回路板に
関するものである。
関するものである。
【０００２】
【従来の技術】従来、電子制御装置（ＥＣＵ）の基板で
は基板上の導体パターンは、電源、ＧＮＤ等でアナログ
／デジタル信号の分離、放出／入力ノイズの低減、電流
の一時増加に伴うレベル変動の抑制のため、基本的には
面積を広くとり低インピーダンスにしつつ、前記のよう
な役割に従って島状に分離したり、細いパターンにより
それを接続してＬ分を作成したり、一点アースの概念を
導入していた。但し、それらの概念はパターン接続の延
長であり、ベタパターンをどこで接続するかという思考
法である。
は基板上の導体パターンは、電源、ＧＮＤ等でアナログ
／デジタル信号の分離、放出／入力ノイズの低減、電流
の一時増加に伴うレベル変動の抑制のため、基本的には
面積を広くとり低インピーダンスにしつつ、前記のよう
な役割に従って島状に分離したり、細いパターンにより
それを接続してＬ分を作成したり、一点アースの概念を
導入していた。但し、それらの概念はパターン接続の延
長であり、ベタパターンをどこで接続するかという思考
法である。
【０００３】しかし、上記の方法はあくまでベタパター
ン（極低インピーダンス）の接続、分離のための方法で
あり、ＡＣ的に高インピーダンスを確保した場合にＤＣ
的にも高インピーダンスになってしまう等の不具合が発
生する。例えば、アナログＧＮＤ面とデジタルＧＮＤ面
の間で高周波の相互影響を低減するために、両者のベタ
パターンの接続に図２１で符号２０３で示すごとく細線
を用い、インダクタ成分を介した接続を期待した場合、
高周波はブロックされるが、両者間を流れる大電流によ
りＧＮＤレベル浮きが発生する可能性がある。
ン（極低インピーダンス）の接続、分離のための方法で
あり、ＡＣ的に高インピーダンスを確保した場合にＤＣ
的にも高インピーダンスになってしまう等の不具合が発
生する。例えば、アナログＧＮＤ面とデジタルＧＮＤ面
の間で高周波の相互影響を低減するために、両者のベタ
パターンの接続に図２１で符号２０３で示すごとく細線
を用い、インダクタ成分を介した接続を期待した場合、
高周波はブロックされるが、両者間を流れる大電流によ
りＧＮＤレベル浮きが発生する可能性がある。
【０００４】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、簡便に所望
の特性を得ることができるプリント回路板を提供するこ
とにある。
景の下になされたものであり、その目的は、簡便に所望
の特性を得ることができるプリント回路板を提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明は、図１５に示す
ように、絶縁基板１０１上に導体パターン１０２を形成
したプリント配線板１０３に対し部品類１０４を実装し
たプリント回路板１００において、同図中Ａ部で示すよ
うに、導体パターン１０２の一部領域に所望の形状の穴
（貫通孔または凹部）１０５を多数描画することによ
り、所望の電気的特性を得たり所望の放熱特性を得るよ
うにしたものである。
ように、絶縁基板１０１上に導体パターン１０２を形成
したプリント配線板１０３に対し部品類１０４を実装し
たプリント回路板１００において、同図中Ａ部で示すよ
うに、導体パターン１０２の一部領域に所望の形状の穴
（貫通孔または凹部）１０５を多数描画することによ
り、所望の電気的特性を得たり所望の放熱特性を得るよ
うにしたものである。
【０００６】また、導体パターンに設ける貫通孔または
凹部に関して、図１６，１７，１８に示すように、ピッ
チ（中心間の距離）Ｐと深さｔと径φを要素として、こ
の３要素のうちの少なくとも１つを連続的に変化させた
多数の穴（貫通孔または凹部）を描画することにより所
望の電気的特性を得たり所望の放熱特性を得ることがで
きる。
凹部に関して、図１６，１７，１８に示すように、ピッ
チ（中心間の距離）Ｐと深さｔと径φを要素として、こ
の３要素のうちの少なくとも１つを連続的に変化させた
多数の穴（貫通孔または凹部）を描画することにより所
望の電気的特性を得たり所望の放熱特性を得ることがで
きる。
【０００７】例えば、図１６に示すように、径φと深さ
ｔを一定とし、Ｘ方向においてピッチＰを変えることに
よりＸ方向に電気的特性や放熱特性を変えることができ
る。また、図１７に示すように、ピッチＰと径φを一定
とし、Ｘ方向において深さｔを変えることによりＸ方向
に電気的特性や放熱特性を変えることができる。さら
に、図１８に示すように、ピッチＰと深さｔを一定と
し、Ｘ方向において径φを変えることによりＸ方向に電
気的特性や放熱特性を変えることができる。
ｔを一定とし、Ｘ方向においてピッチＰを変えることに
よりＸ方向に電気的特性や放熱特性を変えることができ
る。また、図１７に示すように、ピッチＰと径φを一定
とし、Ｘ方向において深さｔを変えることによりＸ方向
に電気的特性や放熱特性を変えることができる。さら
に、図１８に示すように、ピッチＰと深さｔを一定と
し、Ｘ方向において径φを変えることによりＸ方向に電
気的特性や放熱特性を変えることができる。
【０００８】ここで、図１６のように径φと深さｔを一
定としピッチＰを変える場合について、図１９を用いて
言及する。図１９において導体パターンの一部領域を特
性調整領域Ｚ１としたとき、特性調整領域Ｚ１を小さな
多数の微小単位領域Ｚunitに分け、この単位領域Ｚunit
での穴の数、すなわち穴の密度（個数／単位面積）を決
定する。つまり、図２０（ａ）は導体パターンに対し微
細な穴を形成しない場合であり、図２０（ｇ）は導体パ
ターンに対し穴を無限に形成した場合であり、図２０
（ｂ）〜（ｆ）はその間において段階的に微細な穴（円
形の穴）の数を変えた場合を示す。このように穴の密度
を連続的に変えることにより、その電気的特性（Ｒ成
分、Ｌ成分等）をコントロールすることができる。ま
た、穴の密度（個数／単位面積）の代わりに穴の深さｔ
を微小単位領域Ｚunit毎に決定してもよい。
定としピッチＰを変える場合について、図１９を用いて
言及する。図１９において導体パターンの一部領域を特
性調整領域Ｚ１としたとき、特性調整領域Ｚ１を小さな
多数の微小単位領域Ｚunitに分け、この単位領域Ｚunit
での穴の数、すなわち穴の密度（個数／単位面積）を決
定する。つまり、図２０（ａ）は導体パターンに対し微
細な穴を形成しない場合であり、図２０（ｇ）は導体パ
ターンに対し穴を無限に形成した場合であり、図２０
（ｂ）〜（ｆ）はその間において段階的に微細な穴（円
形の穴）の数を変えた場合を示す。このように穴の密度
を連続的に変えることにより、その電気的特性（Ｒ成
分、Ｌ成分等）をコントロールすることができる。ま
た、穴の密度（個数／単位面積）の代わりに穴の深さｔ
を微小単位領域Ｚunit毎に決定してもよい。
【０００９】
【発明の実施の形態】（第１の実施の形態）以下、この
発明を具体化した第１の実施の形態を図面に従って説明
する。
発明を具体化した第１の実施の形態を図面に従って説明
する。
【００１０】本実施形態では、デジタル信号とアナログ
信号が混在するシグナルプロセッサに適用している。図
１において、絶縁基板にはデジタル信号グランド電位部
を構成する第１の導体パターン部１とアナログ信号グラ
ンド電位部を構成する第２の導体パターン部２が形成さ
れている。このデジタル信号グランド電位部１とアナロ
グ信号グランド電位部２は離間して配置され、両グラン
ド電位部１，２は第３の導体パターン部である連結部３
にてつながっている。この連結部３の導体パターンに対
し、導体パターンの延設方向に直交するＸ−Ｘ方向にお
いて穴（貫通孔または凹部）４の密度を変えている。
信号が混在するシグナルプロセッサに適用している。図
１において、絶縁基板にはデジタル信号グランド電位部
を構成する第１の導体パターン部１とアナログ信号グラ
ンド電位部を構成する第２の導体パターン部２が形成さ
れている。このデジタル信号グランド電位部１とアナロ
グ信号グランド電位部２は離間して配置され、両グラン
ド電位部１，２は第３の導体パターン部である連結部３
にてつながっている。この連結部３の導体パターンに対
し、導体パターンの延設方向に直交するＸ−Ｘ方向にお
いて穴（貫通孔または凹部）４の密度を変えている。
【００１１】電源／ＧＮＤのノイズ回り込みが問題であ
るため、従来は図２１のようにデジタル信号グランド電
位部２０１とアナログ信号グランド電位部２０２の間を
細いベタパターン２０３でつなぎ、Ｌ分を発生させ、各
々の部分で高周波分をブロックしていた。しかし、ＤＣ
の変動に対しては細線２０３の抵抗成分が効いてしま
い、ＧＮＤレベルの浮きが生じた。
るため、従来は図２１のようにデジタル信号グランド電
位部２０１とアナログ信号グランド電位部２０２の間を
細いベタパターン２０３でつなぎ、Ｌ分を発生させ、各
々の部分で高周波分をブロックしていた。しかし、ＤＣ
の変動に対しては細線２０３の抵抗成分が効いてしま
い、ＧＮＤレベルの浮きが生じた。
【００１２】これに対し、図１の本実施形態において
は、デジタル信号グランド電位部１とアナログ信号グラ
ンド電位部２の間の連結部３において、Ｘ−Ｘ方向にお
いて連続的に変化させた多数の貫通孔または凹部を描画
している。詳しくは、導体パターン部（連結部３）での
中心に対し外側ほど単位面積当たりの穴数を多くして、
外側ほどＸ−Ｘ方向での抵抗値を大きくしている。等価
回路としては、図２に示すように中心部でのＲ０とＬの
直列回路に対し、外側にいくほど大きな抵抗Ｒ１，Ｒ
２，…を並列に接続した構成となる。
は、デジタル信号グランド電位部１とアナログ信号グラ
ンド電位部２の間の連結部３において、Ｘ−Ｘ方向にお
いて連続的に変化させた多数の貫通孔または凹部を描画
している。詳しくは、導体パターン部（連結部３）での
中心に対し外側ほど単位面積当たりの穴数を多くして、
外側ほどＸ−Ｘ方向での抵抗値を大きくしている。等価
回路としては、図２に示すように中心部でのＲ０とＬの
直列回路に対し、外側にいくほど大きな抵抗Ｒ１，Ｒ
２，…を並列に接続した構成となる。
【００１３】このように、デジタル信号グランド電位部
１とアナログ信号グランド電位部２の間に傾斜的にＲ値
が変化するように穴密度を決めると、ＤＣが増大した場
合、中心に対し外側ほど高抵抗な部分（図１のＡ１の部
分）に電流が滲んだように流れ、ＧＮＤの浮きが抑えら
れる。
１とアナログ信号グランド電位部２の間に傾斜的にＲ値
が変化するように穴密度を決めると、ＤＣが増大した場
合、中心に対し外側ほど高抵抗な部分（図１のＡ１の部
分）に電流が滲んだように流れ、ＧＮＤの浮きが抑えら
れる。
【００１４】なお、第１の導体パターン部（１）はデジ
タル信号グランド電位部を構成する導体パターンであ
り、第２の導体パターン部（２）はアナログ信号グラン
ド電位部を構成する導体パターンであったが、これに限
ることなく、例えば、第１の導体パターン部（１）は低
速のデジタル信号でのグランド電極を構成する導体パタ
ーンであり、第２の導体パターン部（２）は高速のデジ
タル信号でのグランド電極であってもよい。
タル信号グランド電位部を構成する導体パターンであ
り、第２の導体パターン部（２）はアナログ信号グラン
ド電位部を構成する導体パターンであったが、これに限
ることなく、例えば、第１の導体パターン部（１）は低
速のデジタル信号でのグランド電極を構成する導体パタ
ーンであり、第２の導体パターン部（２）は高速のデジ
タル信号でのグランド電極であってもよい。
【００１５】次に、このような構成を具現化するための
手法について説明する。図３（ａ）に示すように、単に
導体パターンが在るだけでは面方向に抵抗値の分布は発
生しない。これに対し、図３（ｂ）に示すように、導体
パターンを重ねて配置して導体厚みを変えることにより
面方向に抵抗値の分布を持たせようとすると、薄い銅箔
をパターン形成しつつ何枚も重ねていくか、あるいは、
多重にメッキを施すことになるが、この手法はコスト的
には実現不可能である。
手法について説明する。図３（ａ）に示すように、単に
導体パターンが在るだけでは面方向に抵抗値の分布は発
生しない。これに対し、図３（ｂ）に示すように、導体
パターンを重ねて配置して導体厚みを変えることにより
面方向に抵抗値の分布を持たせようとすると、薄い銅箔
をパターン形成しつつ何枚も重ねていくか、あるいは、
多重にメッキを施すことになるが、この手法はコスト的
には実現不可能である。
【００１６】そこで、図３（ｃ）に示すように、導体パ
ターンに対し穴をピッチＰを変えて配置する。このよう
に面方向に抵抗値の分布を持たせるようにすると、コス
トアップを招くことがない。
ターンに対し穴をピッチＰを変えて配置する。このよう
に面方向に抵抗値の分布を持たせるようにすると、コス
トアップを招くことがない。
【００１７】図３（ｃ）のように、穴の密度（個数／単
位面積）を変えて配置することはその領域の導体パター
ンの「厚み」を変えていることと同等となり、ベタパタ
ーンからパターン無しの間で無限段階でＲ成分をコント
ロールできる。
位面積）を変えて配置することはその領域の導体パター
ンの「厚み」を変えていることと同等となり、ベタパタ
ーンからパターン無しの間で無限段階でＲ成分をコント
ロールできる。
【００１８】ここで、図３（ｃ）のように穴の密度を変
えて連続的に変化させる方法よりも更に高精度にコント
ロールしたいときは、図４に示すように導体パターンに
対し穴の深さｔを変えて配置することにより、面方向に
更に細かな抵抗値の分布を持たせることができる。その
ためには、図５（ａ）〜（ｄ）に示すように、レジスト
の開口寸法を変えてエッチングを行うことにより深さｔ
を変えればよい。
えて連続的に変化させる方法よりも更に高精度にコント
ロールしたいときは、図４に示すように導体パターンに
対し穴の深さｔを変えて配置することにより、面方向に
更に細かな抵抗値の分布を持たせることができる。その
ためには、図５（ａ）〜（ｄ）に示すように、レジスト
の開口寸法を変えてエッチングを行うことにより深さｔ
を変えればよい。
【００１９】このようにして、今まで不可能であった、
「同じ導体パターン内で傾斜的に抵抗値を変えること」
が可能となる。即ち、「同じ導体パターン内で、ＬやＣ
と無段階に変化するＲとの混合回路を作ること」が可能
となる。また、穴を形成するのに通常の配線を形成する
エッチング工程で同時に行うためコストアップすること
もない。
「同じ導体パターン内で傾斜的に抵抗値を変えること」
が可能となる。即ち、「同じ導体パターン内で、ＬやＣ
と無段階に変化するＲとの混合回路を作ること」が可能
となる。また、穴を形成するのに通常の配線を形成する
エッチング工程で同時に行うためコストアップすること
もない。
【００２０】以上のごとく、図１において絶縁基板上の
第３の導体パターン部（連結部）３に対し、この導体パ
ターン部３の延設方向に直交するＸ−Ｘ方向に、ピッチ
Ｐと深さｔと径φの少なくとも１つを連続的に変化させ
た多数の穴（貫通孔または凹部）４を描画することによ
り、所望の電気的特性を得ることが可能となり、ＧＮＤ
の浮きを抑えることができる。 （第２の実施の形態）次に、第２の実施の形態を説明す
る。
第３の導体パターン部（連結部）３に対し、この導体パ
ターン部３の延設方向に直交するＸ−Ｘ方向に、ピッチ
Ｐと深さｔと径φの少なくとも１つを連続的に変化させ
た多数の穴（貫通孔または凹部）４を描画することによ
り、所望の電気的特性を得ることが可能となり、ＧＮＤ
の浮きを抑えることができる。 （第２の実施の形態）次に、第２の実施の形態を説明す
る。
【００２１】図６には本実施形態での導体パターンを示
す。絶縁基板上の導体パターンにおいて、信号線１０と
グランド電位用パッド１１の間の両者をつなぐ配線部
（連結部）１２に、この配線部を構成する導体パターン
に対し、導体パターンの延設方向（Ｘ−Ｘ方向）に、ピ
ッチＰと深さｔと径φの少なくとも１つを連続的に変化
させた多数の穴（貫通孔または凹部）１３を描画してい
る。つまり、図７（ａ）に示すように、デジタル／アナ
ログ混在のシグナルプロセッサでの電源／ＧＮＤのノイ
ズ対策として、信号パターンにＲ素子を直列／並列につ
なぐが、Ｒ素子を配置する代わりに、図６のように、信
号パターンに対しても穴の密度を変えて配置する。これ
により、図７（ｂ）のごとく厚さが変化する導体パター
ンとした場合と同等の効果が得られる。
す。絶縁基板上の導体パターンにおいて、信号線１０と
グランド電位用パッド１１の間の両者をつなぐ配線部
（連結部）１２に、この配線部を構成する導体パターン
に対し、導体パターンの延設方向（Ｘ−Ｘ方向）に、ピ
ッチＰと深さｔと径φの少なくとも１つを連続的に変化
させた多数の穴（貫通孔または凹部）１３を描画してい
る。つまり、図７（ａ）に示すように、デジタル／アナ
ログ混在のシグナルプロセッサでの電源／ＧＮＤのノイ
ズ対策として、信号パターンにＲ素子を直列／並列につ
なぐが、Ｒ素子を配置する代わりに、図６のように、信
号パターンに対しても穴の密度を変えて配置する。これ
により、図７（ｂ）のごとく厚さが変化する導体パター
ンとした場合と同等の効果が得られる。
【００２２】図６においては、Ｘ−Ｘ方向において穴の
密度を変えている。詳しくは、導体パターン（配線部１
２）での中心に対し外側ほど穴数を少なくして、外側ほ
どＸ−Ｘ方向での抵抗値を小さくしている。
密度を変えている。詳しくは、導体パターン（配線部１
２）での中心に対し外側ほど穴数を少なくして、外側ほ
どＸ−Ｘ方向での抵抗値を小さくしている。
【００２３】ここで、図７（ｃ）でのピッチＰを変える
方法の代わりに図８に示すように導体パターンに対し穴
の深さｔを変えて配置することにより、面方向に抵抗値
の分布を持たせることができる。この場合にも、図５で
説明したように、レジストの開口寸法を変えてエッチン
グを行うことにより深さｔを変えることができる。
方法の代わりに図８に示すように導体パターンに対し穴
の深さｔを変えて配置することにより、面方向に抵抗値
の分布を持たせることができる。この場合にも、図５で
説明したように、レジストの開口寸法を変えてエッチン
グを行うことにより深さｔを変えることができる。
【００２４】以上のごとく、図６での配線部１２の領域
が抵抗素子の代用となり、素子を削減することができ
る。なお、一定電位用パターン部としてグランド電位用
パッド（プルダウン用パターン）１１を想定したが、一
定電位用パターン部１１がプルアップ用パターンである
場合に適用してもよい。 （第３の実施の形態）次に、第３の実施の形態を説明す
る。
が抵抗素子の代用となり、素子を削減することができ
る。なお、一定電位用パターン部としてグランド電位用
パッド（プルダウン用パターン）１１を想定したが、一
定電位用パターン部１１がプルアップ用パターンである
場合に適用してもよい。 （第３の実施の形態）次に、第３の実施の形態を説明す
る。
【００２５】導体パターンは外部に対してはコネクタを
介してつながるが、図９に示すように、導体パターンに
多数の穴（貫通孔または凹部）２０を形成することによ
り、図１０に示すように一対の対向電極（櫛歯電極）を
具備するフィルタを作っている。つまり、信号入力側と
信号出力側の間の導体パターンに対し、ピッチＰを変え
た多数の穴（貫通孔または凹部）２０を描画して導体パ
ターン内に櫛型コンデンサを作り込んでいる。詳しく
は、多数の穴（貫通孔または凹部）２０は、櫛型コンデ
ンサの対向電極部には電気が流れやすくし他の領域では
電気が流れにくくなるように描画するとともに、対向電
極から離れる方向（図９のＹ方向）においてピッチＰを
小さくしている。この導体パターン内への櫛型コンデン
サの作り込みには、ピッチＰと深さｔと径φの少なくと
も１つを変えて多数の穴（貫通孔または凹部）を描画す
ればよい。
介してつながるが、図９に示すように、導体パターンに
多数の穴（貫通孔または凹部）２０を形成することによ
り、図１０に示すように一対の対向電極（櫛歯電極）を
具備するフィルタを作っている。つまり、信号入力側と
信号出力側の間の導体パターンに対し、ピッチＰを変え
た多数の穴（貫通孔または凹部）２０を描画して導体パ
ターン内に櫛型コンデンサを作り込んでいる。詳しく
は、多数の穴（貫通孔または凹部）２０は、櫛型コンデ
ンサの対向電極部には電気が流れやすくし他の領域では
電気が流れにくくなるように描画するとともに、対向電
極から離れる方向（図９のＹ方向）においてピッチＰを
小さくしている。この導体パターン内への櫛型コンデン
サの作り込みには、ピッチＰと深さｔと径φの少なくと
も１つを変えて多数の穴（貫通孔または凹部）を描画す
ればよい。
【００２６】図９に示すように穴２０の配置位置（密
度）を決めれば、図１１の等価回路で示すように、Ｃ，
Ｒ（Ｌ）によりフィルタ効果が得られ、ノイズ放出／流
入に効果が得られる。さらに、Ｒ成分によりＤＣ的な電
流も多量に流すことができる。
度）を決めれば、図１１の等価回路で示すように、Ｃ，
Ｒ（Ｌ）によりフィルタ効果が得られ、ノイズ放出／流
入に効果が得られる。さらに、Ｒ成分によりＤＣ的な電
流も多量に流すことができる。
【００２７】これまでの説明（第１〜第３の実施形態）
では、基板のパターン作成に関し従来実現困難であった
Ｌ，Ｃ，Ｒの混合パターンが無段階で構成でき、多岐に
わたり応用することができることを説明してきたが（体
パターンに多数の穴を描画することにより所望の電気的
特性を得る場合について説明してきたが）、所望の放熱
特性を得るようにすることもできる。
では、基板のパターン作成に関し従来実現困難であった
Ｌ，Ｃ，Ｒの混合パターンが無段階で構成でき、多岐に
わたり応用することができることを説明してきたが（体
パターンに多数の穴を描画することにより所望の電気的
特性を得る場合について説明してきたが）、所望の放熱
特性を得るようにすることもできる。
【００２８】つまり、基板表面の導体パターンの表面積
が大きくなるためＩＣチップ等の発熱部品から放熱され
る熱が基板に伝導したものを効率よく大気に放熱するこ
とができる。また、放熱効果を向上させるためにコスト
アップを招くこともない。
が大きくなるためＩＣチップ等の発熱部品から放熱され
る熱が基板に伝導したものを効率よく大気に放熱するこ
とができる。また、放熱効果を向上させるためにコスト
アップを招くこともない。
【００２９】以下、表面積の計算例を示す。図１２に示
すように、プリント配線板の導体パターンに円形の貫通
孔３０を等間隔で配置した場合を考える。縦横がＬ×Ｌ
の正方形において、穴の数を「ｎ」、貫通孔３０の半径
を「ｒ」、穴の深さ（導体パターンの厚さ）を「ｔ」と
すると、穴を形成しない場合に比べ表面積は、 （Ｌ2 ＋ｎ・２πｒ・ｔ）／Ｌ2 倍になる。即ち、形成した穴３０の側壁の面積により表
面積が拡大する。具体的には、図１２の場合、Ｌ＝５０
μｍ、ｔ＝５０μｍ、ｒ＝１２．５μｍ、ｎ＝２のとき
には、約４．１倍に拡大する。
すように、プリント配線板の導体パターンに円形の貫通
孔３０を等間隔で配置した場合を考える。縦横がＬ×Ｌ
の正方形において、穴の数を「ｎ」、貫通孔３０の半径
を「ｒ」、穴の深さ（導体パターンの厚さ）を「ｔ」と
すると、穴を形成しない場合に比べ表面積は、 （Ｌ2 ＋ｎ・２πｒ・ｔ）／Ｌ2 倍になる。即ち、形成した穴３０の側壁の面積により表
面積が拡大する。具体的には、図１２の場合、Ｌ＝５０
μｍ、ｔ＝５０μｍ、ｒ＝１２．５μｍ、ｎ＝２のとき
には、約４．１倍に拡大する。
【００３０】なお、これまでの説明においては、穴（貫
通孔または凹部）は円形としたが、図１３に示すように
角形としたり、図１４のように、直線的に延びるスリッ
トを縦・横に交差するように描画してもよい。この場合
においても、通常の配線形成と同時に行うため、コスト
アップは全く無い（マスク描画時に描画コストが増える
が、その初期コストは微少である）。
通孔または凹部）は円形としたが、図１３に示すように
角形としたり、図１４のように、直線的に延びるスリッ
トを縦・横に交差するように描画してもよい。この場合
においても、通常の配線形成と同時に行うため、コスト
アップは全く無い（マスク描画時に描画コストが増える
が、その初期コストは微少である）。
【図１】 第１の実施の形態における導体パターンを示
す図。
す図。
【図２】 等価回路を示す図。
【図３】 導体パターンへの穴形成を説明するための
図。
図。
【図４】 導体パターンへの穴形成を説明するための
図。
図。
【図５】 導体パターンのエッチング工程を説明するた
めの図。
めの図。
【図６】 第２の実施の形態における導体パターンを示
す図。
す図。
【図７】 導体パターンへの穴形成を説明するための
図。
図。
【図８】 導体パターンへの穴形成を説明するための
図。
図。
【図９】 第３の実施の形態における導体パターンを説
明するための図。
明するための図。
【図１０】 第３の実施の形態におけるフィルタを説明
するための図。
するための図。
【図１１】 等価回路を示す図。
【図１２】 プリント配線板の導体パターンを示す図。
【図１３】 別例の導体パターンを示す図。
【図１４】 別例の導体パターンを示す図。
【図１５】 プリント回路板を示す図。
【図１６】 導体パターンに設ける貫通孔または凹部を
説明するための図。
説明するための図。
【図１７】 導体パターンに設ける貫通孔または凹部を
説明するための図。
説明するための図。
【図１８】 導体パターンに設ける貫通孔または凹部を
説明するための図。
説明するための図。
【図１９】 微小単位領域を説明するための図。
【図２０】 微小単位領域での穴密度を説明するための
図。
図。
【図２１】 従来技術を説明するための図。
１…第１の導体パターン部（デジタル信号グランド電位
部）、２…第２の導体パターン部（アナログ信号グラン
ド電位部）、３…第３の導体パターン部（連結部）、４
…穴、１０…信号線、１１…グランド電極用パッド、１
２…配線部、１３…穴、２０…穴。
部）、２…第２の導体パターン部（アナログ信号グラン
ド電位部）、３…第３の導体パターン部（連結部）、４
…穴、１０…信号線、１１…グランド電極用パッド、１
２…配線部、１３…穴、２０…穴。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4E351 AA01 AA06 BB01 BB04 BB24 BB29 BB41 BB46 DD01 GG04 GG06 5E338 AA01 BB02 BB19 BB25 CC01 CC04 CC06 CC08 CD01 CD22 EE02 EE13
Claims (13)
- 【請求項１】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装したプリント回路板に
おいて、 導体パターンの一部領域に、所望の形状の貫通孔または
凹部を多数描画したことを特徴とするプリント回路板。 - 【請求項２】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装したプリント回路板に
おいて、 導体パターンの一部領域に、所望の形状の貫通孔または
凹部を多数描画することにより所望の電気的特性を得る
ようにしたことを特徴とするプリント回路板。 - 【請求項３】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装したプリント回路板に
おいて、 導体パターンの一部領域に、所望の形状の貫通孔または
凹部を多数描画することにより所望の放熱特性を得るよ
うにしたことを特徴とするプリント回路板。 - 【請求項４】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装したプリント回路板に
おいて、 導体パターンの一部領域に、ピッチと深さと径の少なく
とも１つを連続的に変化させた多数の貫通孔または凹部
を描画したことを特徴とするプリント回路板。 - 【請求項５】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装したプリント回路板に
おいて、 導体パターンの一部領域に、ピッチと深さと径の少なく
とも１つを連続的に変化させた多数の貫通孔または凹部
を描画することにより所望の電気的特性を得るようにし
たことを特徴とするプリント回路板。 - 【請求項６】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装するとともに、前記導
体パターンにて第１の導体パターン部、第２の導体パタ
ーン部、および第１の導体パターン部と第２の導体パタ
ーン部をつなぐ第３の導体パターン部を構成したプリン
ト回路板において、 前記第３の導体パターン部に対し、当該導体パターン部
の延設方向に直交する方向に、ピッチと深さと径の少な
くとも１つを連続的に変化させた多数の貫通孔または凹
部を描画したことを特徴とするプリント回路板。 - 【請求項７】 前記第１の導体パターン部はデジタル信
号グランド電位部を構成する導体パターンであり、前記
第２の導体パターン部はアナログ信号グランド電位部を
構成する導体パターンであることを特徴とする請求項６
に記載のプリント回路板。 - 【請求項８】 前記多数の貫通孔または凹部は、第３の
導体パターン部での中心に対し外側ほど抵抗値が大きく
なるように描画したものであることを特徴とする請求項
６または７に記載のプリント回路板。 - 【請求項９】 絶縁基板上に導体パターンを形成したプ
リント配線板に対し部品類を実装するとともに、前記導
体パターンにて信号線、一定電位用パターン部、および
信号線と一定電位用パターン部をつなぐ配線部を構成し
たプリント回路板において、 前記配線部を構成する導体パターンに対し、当該導体パ
ターンの延設方向に、ピッチと深さと径の少なくとも１
つを連続的に変化させた多数の貫通孔または凹部を描画
したことを特徴とするプリント回路板。 - 【請求項１０】 前記一定電位用パターン部はプルダウ
ン用またはプルアップ用パターンであることを特徴とす
る請求項９に記載のプリント回路板。 - 【請求項１１】 前記多数の貫通孔または凹部は、導体
パターンでの中心に対し外側ほど抵抗値が小さくなるよ
うに描画したものであることを特徴とする請求項９また
は１０に記載のプリント回路板。 - 【請求項１２】 絶縁基板上に導体パターンを形成した
プリント配線板に対し部品類を実装したプリント回路板
において、 信号入力側と信号出力側の間の導体パターンに対し、ピ
ッチと深さと径の少なくとも１つを変えた多数の貫通孔
または凹部を描画して導体パターン内に櫛型コンデンサ
を作り込んだことを特徴とするプリント回路板。 - 【請求項１３】 前記多数の貫通孔または凹部は、櫛型
コンデンサの対向電極部には電気が流れやすくし他の領
域では電気が流れにくくなるように描画したものである
ことを特徴とする請求項１２に記載のプリント回路板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085333A JP2002289990A (ja) | 2001-03-23 | 2001-03-23 | プリント回路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001085333A JP2002289990A (ja) | 2001-03-23 | 2001-03-23 | プリント回路板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289990A true JP2002289990A (ja) | 2002-10-04 |
Family
ID=18940860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001085333A Pending JP2002289990A (ja) | 2001-03-23 | 2001-03-23 | プリント回路板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289990A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004790A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物を備えた印刷回路基板 |
| JP2009004791A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物及び印刷回路基板 |
| JP2021108321A (ja) * | 2019-12-27 | 2021-07-29 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
| WO2022163476A1 (ja) * | 2021-01-27 | 2022-08-04 | 三洋電機株式会社 | 電源装置 |
-
2001
- 2001-03-23 JP JP2001085333A patent/JP2002289990A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004790A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物を備えた印刷回路基板 |
| JP2009004791A (ja) * | 2007-06-22 | 2009-01-08 | Samsung Electro Mech Co Ltd | 電磁気バンドギャップ構造物及び印刷回路基板 |
| US7943864B2 (en) | 2007-06-22 | 2011-05-17 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board having electromagnetic bandgap structure |
| JP4722967B2 (ja) * | 2007-06-22 | 2011-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電磁気バンドギャップ構造物を備えた印刷回路基板 |
| JP4722968B2 (ja) * | 2007-06-22 | 2011-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電磁気バンドギャップ構造物及び印刷回路基板 |
| JP2021108321A (ja) * | 2019-12-27 | 2021-07-29 | 京セラ株式会社 | 印刷配線板及び印刷配線板の製造方法 |
| WO2022163476A1 (ja) * | 2021-01-27 | 2022-08-04 | 三洋電機株式会社 | 電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6384476B2 (en) | Semiconductor integrated circuit and printed wiring substrate provided with the same | |
| US6420778B1 (en) | Differential electrical transmission line structures employing crosstalk compensation and related methods | |
| US7256354B2 (en) | Technique for reducing the number of layers in a multilayer circuit board | |
| US7684204B2 (en) | Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor | |
| US5290971A (en) | Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same | |
| US20080303622A1 (en) | Spiral inductor | |
| US7619489B2 (en) | Semiconductor integrated circuit | |
| US7638419B2 (en) | Method of fabricating a via attached to a bond pad utilizing a tapered interconnect | |
| JPH07321463A (ja) | 薄膜多層配線基板 | |
| JP2005072311A (ja) | キャパシタ、多層配線基板及び半導体装置 | |
| US20040016117A1 (en) | Technique for reducing the number of layers in a signal routing device | |
| US6232560B1 (en) | Arrangement of printed circuit traces | |
| JP3899059B2 (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| JPH08242079A (ja) | プリント回路アセンブリ | |
| JP2002289990A (ja) | プリント回路板 | |
| JP3878795B2 (ja) | 多層配線基板 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JP4230108B2 (ja) | 抵抗製造方法 | |
| JP6808266B2 (ja) | 配線回路基板およびその製造方法 | |
| JPH08298211A (ja) | プリントインダクタ | |
| JP2642922B2 (ja) | プリント配線基板 | |
| JPS61290794A (ja) | 配線基板 | |
| JP2017220505A (ja) | プリント基板 | |
| JP3798978B2 (ja) | 多層配線基板 | |
| US9907158B2 (en) | Wiring structure and printed wiring substrate of wiring structure |