JP6611066B2

JP6611066B2 - 印刷配線板

Info

Publication number: JP6611066B2
Application number: JP2018529827A
Authority: JP
Inventors: 啓孝豊田; 健吾五百籏頭; 星小雨林; 俊之金子; 政則内藤; 利久上原
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2016-07-27
Filing date: 2017-07-20
Publication date: 2019-11-27
Anticipated expiration: 2037-07-20
Also published as: JPWO2018021150A1; TWI658768B; KR102188294B1; TW201811141A; KR20190021401A; CN109496460A; WO2018021150A1; US10542622B2; US20190274214A1; CN109496460B

Description

本開示は、電磁バンドギャップ構造を有する印刷配線板に関する。

多層印刷配線板の電源層−グラウンド層で生じる平行平板共振抑制または高周波ノイズ伝搬抑制には、ノイズ抑制部品またはノイズ伝搬抑制を有する多層印刷配線板が考えられる。多層印刷配線板における電源系ノイズの低減には、通常、コンデンサが用いられる。一方、ノイズ伝搬抑制には、電源層−グラウンド層に対して電磁バンドギャップ（Electromagnetic band gap:ＥＢＧ）構造体が利用される。このようなＥＢＧ構造体を利用した印刷配線板は、例えば特許文献１〜５に開示されている。

特開２０１０−１０１８３号公報特開２０１３−５８５８５号公報特開２０１３−１８３０８２号公報特開２０１３−２５５２５９号公報特開２０１４−２７５５９号公報

本開示の印刷配線板は、電源層とグラウンド層とを含む。電源層に形成される電源層パターンが、隣接するＥＢＧ単位セル間を接続する直流給電路であるブランチと、このブランチに沿って設けられたスリットを介して接続する電源層電極を含む。電源層電極と対向するよう層間を設けて配置される容量結合素子が、電源層パターンのブランチと、ビアを介して接続されるＥＢＧ単位セルが周期的に配置された構造を有する。

本開示の一実施形態に係る印刷配線板を示す説明図である。（ａ）は図１に示す印刷配線板に設けられたＥＢＧ構造の一実施形態を示す説明図であり、（ｂ）はＥＢＧ構造に含まれる電源層パターンを示す説明図であり、（ｃ）はＥＢＧ構造に含まれる容量結合素子を示す説明図である。本開示の電源電極を２層構造にすることによる小型化の原理説明のためのＥＢＧ単位セルに含まれる並列共振回路の等価回路図である。並列共振回路の共振周波数が電源層電極と容量結合素子との距離に依存することを示す電磁界シミュレーション結果のグラフである。透過特性の電磁界シミュレーション用の印刷配線板の一実施形態を示す説明図である。図５の印刷配線板を用いた電磁界シミュレーション結果を示すグラフである。（ａ）はＥＢＧ構造の他の実施形態を示す説明図であり、（ｂ）はＥＢＧ構造に含まれる電源層パターンを示す説明図であり、（ｃ）はＥＢＧ構造に含まれる容量結合素子を示す説明図である。図７（ａ）に示すＥＢＧ構造を構成しているＥＢＧ単位セルに含まれる共振回路部分の等価回路である。図７（ａ）に示すＥＢＧ単位セル中の共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。（ａ）はＥＢＧ構造のさらに他の実施形態を示す説明図であり、（ｂ）はＥＢＧ構造に含まれる電源層パターンを示す説明図であり、（ｃ）はＥＢＧ構造に含まれる容量結合素子を示す説明図である。

一般に使用されているコンデンサでは、等価直列インダクタンス（ＥＳＬ）の影響によって、数百ＭＨｚ以上でノイズ抑制の効果を期待できない。１ＧＨｚ以上の周波数でのノイズ伝搬抑制については、ＥＢＧ構造を基板に設けることが有効とされている。しかし、実用化にはＥＢＧ構造の小型化が不可欠であり、小型化が容易なオープンスタブを使用したＥＢＧ構造が報告されている。このＥＢＧ構造では、電源層−グラウンド層間にビアを形成する必要があり、コスト面で不利となる。一方、電源層−グラウンド層間にビアが形成されていないＥＢＧ構造は、一般的に小型化しにくいという問題がある。

本開示の印刷配線板に設けられているＥＢＧ構造は、電源層−グラウンド層間にビアが形成されていなくても、電源層に容量結合素子を付加して電源電極を２層構造とすることによって、より小型化を実現することができる。以下、本開示の印刷配線板について詳細に説明する。

本開示の一実施形態に係る印刷配線板１は、図１に示すように、電源層２とグラウンド層３とを含み、この電源層２は、その一部にＥＢＧ構造４を有している。電源層２とグラウンド層３の間は絶縁層９が設けられている。電源層２およびグラウンド層３は、例えば銅などの導電性材料を含むベタパターンで形成されている。電源層２の厚さは特に限定されず、例えば１８〜７０μｍ程度である。グラウンド層３の厚さも特に限定されず、例えば１８〜７０μｍ程度である。

電源層２とグラウンド層３との間、電源層２の上面、およびグラウンド層３の下面には、絶縁層９が形成されている。絶縁層９は絶縁性を有する素材で形成されていれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド−トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの有機樹脂などが挙げられる。これらの有機樹脂は２種以上を混合して用いてもよい。

絶縁性を有する素材として有機樹脂を使用する場合、有機樹脂に補強材を配合して使用してもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、絶縁性を有する素材には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機充填材が含まれていてもよい。

ＥＢＧ構造４は、ＥＢＧ単位セル４１をブランチに沿った方向に複数個、周期的に一次元配置して、または、これに直交する方向にも複数個、周期的に二次元配置して並べて形成される。

以下、図２（ａ）〜（ｃ）に基づいて一実施形態に係るＥＢＧ構造４を説明する。図２（ａ）に示す一実施形態に係るＥＢＧ構造４では、ＥＢＧ単位セル４１をブランチに沿った方向に３つ並べて配置しているが、使用形態に応じて適宜配置の変更は可能である。

ＥＢＧ単位セル４１は、図２（ａ）に示すように、電源層パターン４２の上方に層間を設けて容量結合素子４３が配置された構造を有する。このＥＢＧ単位セル４１は、設計段階で印刷配線板１内に設置するため、ノイズ抑制部品と異なり印刷配線板作製後の実装コストが不要となる。ＥＢＧ単位セル４１の形状は特に限定されないが、配置した際に省スペースとなる略矩形状であるのがよい。

電源層パターン４２は、図２（ｂ）に示すように、隣接するＥＢＧ単位セル４１間を、電源給電に必要な直流電流を流せる範囲でなるべく細いブランチ４５で接続した構造を有している。このブランチ４５とスリット４６を隔てて端部で接続した電源層電極４７が設けられている。さらに、電源層パターン４２は容量結合素子４３のビア４４ｂと接続するビア４４ａを少なくとも１つ有する。ここで「端部」とは、ＥＢＧ単位セル４１において、スリット４６を挟んでブランチ４５と対向する電源層電極４７の辺の端部、具体的には、ビア４４ａと反対側の端部（角）から辺の長さの約１／８までの位置のことを意味する。

容量結合素子４３は、図２（ｃ）に示すように、電源層パターン４２のビア４４ａと接続するビア４４ｂを少なくとも１つ有する。この容量結合素子４３は電源層電極４７の上方から重ねるように配置する。この容量結合素子４３は、例えば銅などの導電性材料で形成されている。また、容量結合素子４３は電源層パターン４２と同じ導電性材料であってもよい。

この電源層電極４７と容量結合素子４３とは、平行平板コンデンサを形成し、容量結合（結合容量Ｃｓ）を実現する。

図２（ａ）に示すように、ＥＢＧ単位セル４１内においてブランチ４５のインダクタンスＬｂと、前記結合容量Ｃｓとビア４４のインダクタンスＬｖの直列回路により図３で示す並列共振回路が形成される。この共振周波数が２．４ＧＨｚになるようにインダクタンスＬｂと結合容量Ｃｓを設計すると、２．４ＧＨｚ付近の帯域に電磁波が伝搬しない阻止域を設定することができる。電源層電極４７や容量結合素子４３の形状や間隔をＣｓが増加するよう設計すると共振周波数を下げることができ、ＥＢＧ構造４の小型化が実現できる。

ブランチ４５は、電源供給に必要な直流電流を流すためのものであり、ＥＢＧ単位セル４１内に配置されている。スリット４６を介して、平行平板コンデンサを形成するための電源層電極４７を配置する。この電源層電極４７に、対向電極となる容量結合素子４３を、層間を設けて設置する。電源層電極４７と容量結合素子４３との層間の厚さは２５μｍ以下であってもよく、十分な結合容量Ｃｓを有するようにするため５〜２０μｍであってもよい。ブランチ４５はＥＢＧ単位セル４１の任意の場所に配置されてもよい。容量結合素子４３が重ならないように配置されると、よりインダクタンスを大きくすることができる。図４や図６の電磁界シミュレーション結果が得られた時のブランチ４５の幅やＥＢＧ単位セル４１のサイズは、それぞれ０．２５ｍｍ角および２．０ｍｍ角である。

このように、本開示では、電源層電極４７の上方に容量結合素子４３を配置することにより平行平板コンデンサを形成し、容量結合を実現する。詳細に述べると、電源層電極４７と容量結合素子４３との層間に結合容量Ｃｓを持たせ、ブランチ４５の端で電源層電極４７と接続すると共に、ブランチ４５のもう一方の端に設置されたビア４４で容量結合素子４３とを接続させ、ブランチ４５で発生するインダクタンスＬｂとの間で並列共振回路をＥＢＧ単位セル４１内に形成した。

図３は、図２（ａ）に示すＥＢＧ単位セル４１に含まれる並列共振回路部分の等価回路である。このとき、Ｌｂはブランチ４５のインダクタンス成分を示す。また、Ｃｓは、電源層パターン４２がスリット４６で分割された電源層電極４７と容量結合素子４３の結合容量を示し、Ｌｖは電源層パターン４２からビア４４（４４ａ、４４ｂ）を介して容量結合素子４３へ接続される経路のインダクタンス成分を示している。電源層電極４７と容量結合素子４３との層間の厚さにＬｖは依存するが、厚さが十分に薄ければ設計上無視してよい。精度を求める場合はＬｖの大きさを考慮して設計を行うこともできる。

図２に示すものと同じＥＢＧ構造を有し、電源層電極と容量結合素子との層間厚の異なる３つのＥＢＧ構造（２５μｍ厚、１２μｍ厚および８μｍ厚）に含まれる並列共振回路の共振周波数を電磁界シミュレーションにより調べたグラフを図４に示す。図４によれば、２５μｍ厚のＥＢＧ構造を用いた場合、共振周波数は３．４５ＧＨｚであった。

１２μｍ厚および８μｍ厚ではそれぞれ２．４ＧＨｚ、１．９ＧＨｚが共振周波数となり、薄くなるほど共振周波数が低周波側にシフトすることがわかる。これは、電源層電極と容量結合素子との層間の厚さを薄くするほどＥＢＧ構造を小型化できることを示している。

図５は、透過特性のシミュレーション用の印刷配線板１０の一実施形態を示す説明図である。この印刷配線板１０において、ポート５１，ポート５２，５３とは、ＥＢＧ構造４０で分断されている。ＥＢＧ構造４０は、ＥＢＧ単位セル４１を印刷配線板１０の長手方向に３個、横断面方向に２４個配置した構造を示している。印刷配線板１０の長手方向はＥＢＧ単位セル４１をブランチに沿った方向と同じである。ＥＢＧ単位セル４１は、上述の図２（ａ）に示すものと同じ形状であり、電源層電極と容量結合素子との層間の厚さが１２μｍで、ＥＢＧ単位セル４１は２．０ｍｍ角で形成される。このとき、ＥＢＧ構造４０の幅は、長手方向が６．０ｍｍ、横断面方向が４８．０ｍｍである。印刷配線板１０の厚さ方向のグラウンド層および絶縁層は省略している。

印刷配線板１０を用いた電磁界シミュレーションで、ポート５１−ポート５２およびポート５１−ポート５３間の透過特性をそれぞれ評価した結果を図６に示す。太線はＥＢＧ構造４０を設けた場合、細線はＥＢＧ構造４０が無い（ベタ構造）場合（Ｒｅｆｅｒｅｎｃｅ）の透過特性を示している。さらに、図中のＳ２１はポート５１−ポート５２間、Ｓ３１はポート５１−ポート５３間を示している。

図６から、ＥＢＧ構造４０を設けた場合、２．４ＧＨｚ付近で透過量が２０ｄＢ以上減少し、高周波の電磁ノイズを伝搬させない阻止域が形成されていることが分かる。この結果から、ＥＢＧ単位セル内の電源層パターンや容量結合素子の形状を変えれば、更なる小型化、あるいは異なる周波数域に阻止域を形成することが可能であることがわかる。

次に、図７（ａ）〜（ｃ）に基づいて他の実施形態に係るＥＢＧ構造４’を説明する。上述の一実施形態に係るＥＢＧ構造４と同一の部材については同一の符号を付し、詳細な説明は省略する。

他の実施形態に係るＥＢＧ構造４’では、電源層パターン４２’は、図７（ａ）および（ｂ）に示すように、隣接するＥＢＧ単位セル４１間をブランチ４５で接続し、このブランチ４５とスリット４６を隔てて端部以外で接続した電源層電極４７を設けている。ここで「端部以外」とは、上述の「端部」以外の部分をいい、ビア４４ａと反対側の端部（角）から辺の長さの約１／８の位置からビア４４ａ側の端部（角）までのことを意味する。ＥＢＧ構造４’において、電源層電極４７と容量結合素子４３との層間厚は１２μｍである。

図８は、図７（ａ）に示すＥＢＧ単位セル４１に含まれる並列共振回路部分の等価回路である。このとき、Ｌ_b／２はブランチ４５のインダクタンス成分を示す。また、Ｃｓは、電源層パターン４２’がスリット４６で分割された電源層電極４７と容量結合素子４３の結合容量を示す。図７（ａ）では、電源層パターン４２’は、ブランチ４５とスリット４６を隔ててほぼ中央部で接続した電源層電極４７を設けているため、インダクタンス成分はＬ_b／２である。接続位置によって、分母は異なる値を採る。

図９は、図７（ａ）に示すＥＢＧ構造４’中の並列共振回路の共振周波数を求めるための電磁界シミュレーション結果を示すグラフである。この共振解析結果から、ＥＢＧ構造４’は、３．３ＧＨｚ付近の帯域に電磁ノイズ伝搬を抑制する阻止域を設定できることがわかる。「端部」のグラフは、上述のＥＢＧ単位セル４１（１２μｍ厚）の結果を示す。

本開示の印刷配線板によると、ＥＢＧ構造体が電源層とグラウンドのビアを有しないにも関わらず、ＥＢＧ構造体（ＥＢＧ単位セル）の小型化が可能である。さらに、設計段階で、ＥＢＧ構造を印刷配線板内に設置するため、印刷配線板作製後の実装コストが不要となる。

また、図７（ａ）に示すＥＢＧ構造４’のように、接続位置を変更するという比較的容易な設計変更で、適用する周波数を変更することができる。

以上、本開示の印刷配線板を説明したが、本発明は上記実施形態に限定されるものではなく、種々の改善や改良が可能である。

ブランチはＥＢＧ単位セル内のどこに配置されてもよい。例えば、図１０に示すさらに他の実施形態に係るＥＢＧ構造４’’では、ブランチ４５’がＥＢＧ単位セル４１の略中央部に配置されている。上述の一実施形態に係るＥＢＧ構造４と同一の部材については同一の符号を付し、詳細な説明は省略する。

１、１０印刷配線板
２電源層
３グラウンド層
４、４’、４’’、４０ＥＢＧ構造
４１ＥＢＧ単位セル
４２、４２’ 電源層パターン
４３容量結合素子
４４、４４ａ、４４ｂビア
４５、４５’ ブランチ
４６スリット
４７電源層電極
５１〜５３ポート
９絶縁層

Claims

電源層とグラウンド層とを含み、
電源層の一部に形成される電源層パターンが、隣接するＥＢＧ単位セル間を接続する直流給電路であるブランチと、このブランチに沿って設けられたスリットを介して接続する電源層電極を含み、
前記電源層電極と対向するよう層間を設けて配置される容量結合素子が、前記電源層パターン内のブランチと、ビアを介して接続されるＥＢＧ単位セルが周期的に配置された構造を有することを特徴とする印刷配線板。
電源層パターンが、前記ブランチと前記スリットを介して端部で接続する電源層電極を含む請求項１に記載の印刷配線板。
電源層パターンが、前記ブランチと前記スリットを介して端部以外で接続する電源層電極を含む請求項１に記載の印刷配線板。
前記ブランチがＥＢＧ単位セルの端部に配置される請求項１〜３のいずれかに記載の印刷配線板。
前記電源層電極と前記容量結合素子との層間の厚さが２５μｍ以下である請求項１〜４のいずれかに記載の印刷配線板。