CN101083256B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101083256B
CN101083256B CN2007101065357A CN200710106535A CN101083256B CN 101083256 B CN101083256 B CN 101083256B CN 2007101065357 A CN2007101065357 A CN 2007101065357A CN 200710106535 A CN200710106535 A CN 200710106535A CN 101083256 B CN101083256 B CN 101083256B
Authority
CN
China
Prior art keywords
mentioned
wiring portion
power
analog
ground connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101065357A
Other languages
English (en)
Other versions
CN101083256A (zh
Inventor
大坂英树
植松裕
铃木英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101083256A publication Critical patent/CN101083256A/zh
Application granted granted Critical
Publication of CN101083256B publication Critical patent/CN101083256B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的课题是在半导体器件中在谋求共有数字半导体元件和模拟半导体元件的电源的同时实现高密度安装。将模拟用电源布线部(54A)连接到EBG布线部(52)的一端上，并且将数字用电源布线部(54D)连接到另一端上，进而，将各自的元件用接地连接端子连接到共同的接地布线部(53)上，同时在模拟用电源布线部(54A)与EBG布线部(52)之间设置分离两者的接地布线部(53)。由此，既可降低对模拟芯片(101)的电源干扰，又可谋求实现高密度安装。

Description

半导体器件
技术领域
本发明涉及半导体器件，特别是涉及应用于具有模拟半导体元件和数字半导体元件的半导体器件有效的技术。
背景技术
在GPS(全球定位系统)或无线LAN(局域网)等的携带用电子装置中，有必要兼顾无线技术和高密度安装技术。因此，使模拟半导体元件和数字半导体元件接近地安装或安装在同一封装体内这样的要求越来越高。关于在同一基板上安装模拟半导体元件和数字半导体元件以便集成于一个封装体内的技术和在该基板的主平面上采用EBG(电磁带隙)布线的技术，在非专利文献1中有记载。
此外，有减轻因信号用贯通导体与形成了开口使其包围该信号用贯通导体的接地用导体层之间产生的电磁耦合引起的特性阻抗的不整合的影响的技术(例如，参照专利文献1)。
此外，有缓和信号用布线导体与信号用贯通导体的连接部中的特性阻抗的不整合进而防止信号用布线导体之间的噪声干扰的技术(例如，参照专利文献2)。
【非专利文献1】M.Swaminathan et al.，“Power DistributionNetworks for System-on-Package：Status and Chailenges”，IEEETransactions on Advanced Packaging，Vol.27，No.2，May 2004
【专利文献1】特开2004-259959号公报
【专利文献2】特开2004-241426号公报
由于数字半导体元件处理「0」和「1」，故从该处产生的电源噪声涉及宽的频带区域，其频率也伴随高速化而越来越延伸到RF(无线电频率)频带区域。但是，模拟RF信号所要求的噪声频带区域极低(例如，在GPS中，-120dBm)。因该模拟RF信号的发送接收和从数字半导体元件产生的噪声的干扰的缘故，共有模拟半导体元件和数字半导体元件的电源且两者的接近的安装是困难的这一点成为课题。
即，由于存在来自数字半导体元件的电源噪声的对模拟半导体元件的干扰，故将数字半导体元件和模拟半导体元件的电源作为共有电源且实现用于高密度安装的接近安装这一点是困难的。
即使采用EBG布线来谋求降低模拟半导体元件与数字半导体元件之间的噪声耦合，噪声截止的效果也依赖于两元件的设置、EBG布线的周围的结构等。特别是为了作为模块结构整体实现高密度安装而且将噪声耦合降低到没有问题的水平，在模拟半导体元件和数字半导体元件的设置和EBG布线的周围的结构方面要求作出改进。
发明内容
本发明的目的在于在半导体器件中提供在谋求共有数字半导体元件和模拟半导体元件的电源的同时可实现高密度安装的技术。
此外，本发明的另一目的在于在半导体器件中提供可确保信号的品质并谋求电源的稳定的技术。
根据本说明书的记述和附图可明白本发明的上述和其它的目的和新的特征。
如果简单地说明在本申请中公开的发明中代表性的内容的概要，则以下所述。
即，本发明具有数字半导体元件、模拟半导体元件、安装了数字半导体元件和模拟半导体元件的布线基板以及连接到布线基板上的外部端子。布线基板具有将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个单位布线图案而构成的EBG布线部、接地布线部、连接到EBG布线部的一端上的数字元件用电源布线部和连接到EBG布线部的另一端上的模拟元件用电源布线部。再者，将数字半导体元件用的接地连接端子和模拟半导体元件用的接地连接端子连接到布线基板的接地布线部上，将数字半导体元件用的电源连接端子连接到布线基板的数字元件用电源布线部上，将模拟半导体元件用的电源连接端子连接到布线基板的模拟元件用电源布线部上。
此外，本发明具有数字半导体元件、模拟半导体元件、安装了数字半导体元件和模拟半导体元件的布线基板以及连接到布线基板上的外部端子。布线基板具有在平面上规则地设置多个由2个面积不同的布线图案的组合构成的单位布线图案而构成的EBG布线部、接地布线部、连接到EBG布线部的一端上的数字元件用电源布线部以及连接到EBG布线部的另一端上的模拟元件用电源布线部。再者，将数字半导体元件用的接地连接端子和模拟半导体元件用的接地连接端子连接到布线基板的接地布线部上，将数字半导体元件用的电源连接端子连接到布线基板的数字元件用电源布线部上，将模拟半导体元件用的电源连接端子连接到布线基板的模拟元件用电源布线部上。
此外，本发明具有数字半导体元件、模拟半导体元件、安装了数字半导体元件和模拟半导体元件的布线基板以及连接到布线基板上的外部端子。布线基板按接地用和电源用具有2个将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个单位布线图案而构成的EBG布线部。将接地用的第1EBG布线部的一端连接到数字元件用接地布线部上，将另一端连接到模拟元件用接地布线部上，将电源用的第2EBG布线部的一端连接到数字元件用电源布线部上，将另一端连接到模拟元件用电源布线部上。再者，将数字半导体元件用的接地连接端子连接到布线基板的数字元件用接地布线部上，将模拟半导体元件用的接地连接端子连接到布线基板的模拟元件用接地布线部上，将数字半导体元件用的电源连接端子连接到布线基板的数字元件用电源布线部上，将模拟半导体元件用的电源连接端子连接到布线基板的模拟元件用电源布线部上。
如果简单地说明由在本申请中公开的发明中代表性的内容得到的效果，则以下所述。
通过将印刷基板的模拟元件用电源布线部连接到EBG布线部的一端、而且将数字元件用电源布线部连接到另一端、进而在将各自的元件用接地连接端子连接到共同的接地布线部的同时在模拟元件用电源布线部与EBG布线部之间设置了分离两者的接地布线部，既可降低对模拟半导体元件的电源干扰，又可谋求实现高密度安装。
附图说明
图1是表示本发明的实施形态1的半导体器件的结构的一例的剖面图。
图2是表示在图1中表示的半导体器件中的部件的安装布局的一例的平面图。
图3是表示在图1中表示的半导体器件的封装基板中的内部布线的分布的一例的结构图。
图4是表示在图1中表示的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图。
图5是表示在图1中表示的半导体器件的封装基板中设置的接地布线部的结构的一例的平面图。
图6是表示在图1中表示的半导体器件的封装基板中设置的EBG布线部的结构的一例的平面图。
图7是表示在图1中表示的半导体器件的外部端子的设置状态的一例的背面图。
图8是表示本发明的实施形态1的半导体器件中的频率与电源噪声的关系的一例的特性图。
图9是表示在图1中表示的半导体器件的封装基板中设置的EBG布线部和单位布线图案的结构的一例的平面图。
图10是表示本发明的实施形态1的变形例的EBG布线部和单位布线图案的结构的一例的平面图。
图11是表示本发明的实施形态1的变形例的EBG布线部和单位布线图案的结构的一例的平面图。
图12是表示本发明的实施形态2的半导体器件的封装基板中的内部布线的分布的一例的结构图。
图13是表示本发明的实施形态3的半导体器件的封装基板中的内部布线的分布的一例的结构图。
图14是表示本发明的实施形态4的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图。
图15是表示本发明的实施形态4的半导体器件的封装基板中设置的接地布线部的结构的一例的平面图。
图16是表示本发明的实施形态4的半导体器件的封装基板中设置的EBG布线部的结构的一例的平面图。
图17是表示本发明的实施形态4的半导体器件的外部端子的设置状态的一例的背面图。
图18是表示本发明的实施形态5的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图。
图19是表示本发明的实施形态5的半导体器件的封装基板的接地布线部中设置的第1EBG布线部的结构的一例的平面图。
图20是表示本发明的实施形态5的半导体器件的封装基板中设置的第2EBG布线部的结构的一例的平面图。
图21是表示本发明的实施形态5的半导体器件的外部端子的设置状态的一例的背面图。
图22是表示本发明的实施形态6的半导体器件的安装状态中的内部布线的分布的一例的结构图。
图23是表示本发明的实施形态7的半导体器件的使用例的一例的框图。
图24是表示本发明的实施形态8的半导体器件的封装基板中的内部布线的分布的一例的结构图。
图25是表示本发明的实施形态9的半导体器件的封装基板中的内部布线的分布的一例的结构图。
图26(a)是表示上述实施形态9的半导体器件的封装基板的模拟元件用电源布线部的结构的平面图。
图26(b)是表示上述实施形态9的半导体器件的封装基板的接地布线部的结构的平面图。
图26(c)是表示上述实施形态9的半导体器件的封装基板的EBG布线部和数字元件用电源布线部的结构的平面图。
图26(d)是表示上述实施形态9的半导体器件的封装基板的背面的平面图。
图27是表示本发明的实施形态10的半导体器件的封装基板中的内部布线的分布的一例的结构图。
图28(a)是表示上述实施形态10的半导体器件的封装基板的独立电源层的平面图。
图28(b)是表示上述实施形态10的半导体器件的封装基板的接地层的平面图。
图28(c)是表示上述实施形态10的半导体器件的封装基板的EBG层的平面图。
图28(d)是表示上述实施形态10的半导体器件的封装基板的背面的平面图。
图29是表示本发明的实施形态11的半导体器件的结构的剖面图。
图30是表示本发明的实施形态12的半导体器件的结构的剖面图。
图31是表示本发明的实施形态13的半导体器件的结构的剖面图。
图32是表示上述实施形态13的半导体器件的结构的剖面图。
具体实施方式
在以下的实施形态中，除特别必要时以外，作为原则，不重复同一或同样的部分的说明。
再者，在以下的实施形态中，为了方便起见，在有其必要时，分割成多个部分或实施形态来说明，但除了特别明确地表示的情况外，这些部分或实施形态不是互相没有关系的，一方处于另一方的一部分或全部的变形例、细节、补充说明等的关系。
此外，在以下的实施形态中，在提及要素的数目等(包含个数、数值、量、范围等)的情况下，除了特别明确地表示的情况和在原理上明确地限定于特定的数目的情况等外，并不限定于该特定的数目，假定可大于等于或小于等于该特定的数目。
以下，根据附图详细地说明本发明的实施形态。再有，在用于说明实施形态的全部的图中，对具有同一功能的构件附以同一符号，省略其重复的说明。
(实施形态1)
图1是表示本发明的实施形态1的半导体器件的结构的一例的剖面图，图2是表示在图1中表示的半导体器件中的部件的安装布局的一例的平面图，图3是表示在图1中表示的半导体器件的封装基板中的内部布线的分布的一例的结构图。此外，图4是表示在图1中表示的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图，图5是表示在图1中表示的半导体器件的封装基板中设置的接地布线部的结构的一例的平面图，图6是表示在图1中表示的半导体器件的封装基板中设置的EBG布线部的结构的一例的平面图，图7是表示在图1中表示的半导体器件的外部端子的设置状态的一例的背面图。再者，图8是表示本发明的实施形态1的半导体器件中的频率与电源噪声的关系的一例的特性图，图9是表示在图1中表示的半导体器件的封装基板中设置的EBG布线部和单位布线图案的结构的一例的平面图，图10和图11分别是表示变形例的EBG布线部和单位布线图案的结构的一例的平面图。
本实施形态1的半导体器件，如图1中所示，是在布线基板上安装了作为模拟半导体元件的模拟芯片101和作为数字半导体元件的数字芯片102的半导体封装体。在本实施形态1中，作为上述半导体封装体的一例，举出在作为布线基板的封装基板51上混合装载了模拟系列的模拟芯片101和数字系列的数字芯片102的树脂密封型的SIP(在封装体中的系统)10来说明。
在封装基板51的主面上安装的模拟芯片101，例如是RF类型的芯片，如图23中所示，例如连接天线94进行电波的发送接收。另一方面，在相同的封装基板51的主面上安装的数字芯片102，例如是微处理器等，进行各种各样的处理的控制。
如图1中所示，模拟芯片101和数字芯片102的各自的主面朝向封装基板51一侧，经凸点(连接端子)20以倒装方式连接到封装基板51上。再者，在封装基板51上利用由密封用树脂形成的密封体30密封了模拟芯片101和数字芯片102。
此外，在SIP10的封装基板51的背面上，如图7中所示，将作为多个外部端子的焊锡球71设置成格子状来设置，SIP10也是BGA(球栅格阵列)类型的半导体封装体。再有，与模拟芯片101和数字芯片102各自的连接端子相对应，经这些端子和基板51的内部布线分别电连接了多个焊锡球71。因而，模拟芯片101和数字芯片102经分别对应地电连接的焊锡球71进行了与外部的信号的授受。
在本实施形态1的SIP10中，如图3中所示，在其封装基板51的内部，形成了将2个具有不同的阻抗的布线图案作为图9中表示的那样的单位单元(单位布线图案)52c在平面上设置多个该单位单元52c而构成的EBG布线部52。再者，形成了连接到EBG布线部52的一端上的数字用电源布线部(数字元件用电源布线部)54D、连接到EBG布线部52的相反一侧的另一端上的模拟用电源布线部(模拟元件用电源布线部)54A和接地布线部53。再有，在同一布线层中设置了数字用电源布线部54D和模拟用电源布线部54A。
即，经EBG布线部52电连接了数字用电源布线部54D与模拟用电源布线部54A，此时，数字用电源布线部54D在EBG布线部52的一端经EBG连接用通路(通路布线)61与EBG布线部52连接，另一方面，模拟用电源布线部54A在EBG布线部52的相反一侧的另一端经相同的EBG连接用通路61与EBG布线部52连接。即，利用在EBG布线部52的两端设置的通路布线(EBG连接用通路61)分别以直流方式连接了数字用电源布线部54D与模拟用电源布线部54A，但在特定的高频频带区域中被截止。
此外，如图3中所示，在模拟元件用电源布线部54A与EBG布线部52之间设置了作为接地布线部(G)的接地布线部53，再者，对于EBG布线部52更接近于模拟芯片101地设置了模拟用电源布线部54A。即，在模拟用电源布线部54A与EBG布线部52之间设置分离两者的接地布线部53，再者，在模拟用电源布线部54A的附近设置了模拟芯片101。通过在模拟用电源布线部54A与EBG布线部52之间设置了接地布线部53，可抑制模拟用电源布线部54A与EBG布线部52之间的电耦合，可防止噪声功率的漏泄。
其次，图4是表示电源层(V)的图。如图4中所示，在同一布线层中设置了数字用电源布线部54D和模拟用电源布线部54A，此时，数字用电源布线部54D的面积比模拟用电源布线部54A的面积大。这是由于数字芯片102在高速处理中噪声的发生量多，增大电源布线部的面积可谋求电源的稳定。
再者，在数字用电源布线部54D与模拟用电源布线部54A之间形成了大于等于长度T的间隔，由此，可抑制电源噪声的干扰。T例如是1mm，如果T小于等于1mm，则抑制因两侧的电耦合引起的电源噪声的干扰变得困难。
此外，将多个EBG连接用通路61连接到数字用电源布线部54D的外侧的端部上，再者，在内侧的底部和中央附近，连接了多个数字电源连接用通路(通路布线)64。另一方面，将多个EBG连接用通路61连接到模拟用电源布线部54A的外侧的端部上。
其次，图5是表示接地层(G)的图。如图5中所示，接地布线部53是以与封装基板51大致相同的面积(大小)形成的大面积图案，在该大面积图案中形成了多个反衬垫(孔)62和反衬垫(孔)63。EBG连接用通路61通过反衬垫62的区域，因而不与接地布线部53连接，而是连接接地布线部53的上下层。同样，数字电源连接用通路64通过反衬垫63的区域，因而不与接地布线部53连接，而是连接接地布线部53的上下层。在接地布线部53的两端形成了多个EBG连接用通路孔反衬垫62，在EBG连接用通路孔反衬垫62的内侧形成了电源连接用通路孔反衬垫63。再有，在图5、图6中，为了容易看起见，省略了反衬垫62、63内的通路61、64。
其次，图6是表示EBG层(V(EBG))的图。如图6中所示，在EBG布线部52中，在其两端形成了多个EBG连接用通路61，再者，在EBG连接用通路61的内侧形成了多个电源连接用通路孔反衬垫63。即，在本实施形态1的SIP10的封装基板51中，在封装基板51的整个平面方向上以与封装基板51大致相同的面积形成了EBG布线部52，再者，由于在EBG布线部52的两端连接了连接到数字用电源布线部54D或模拟用电源布线部54A上的EBG连接用通路61，故以尽可能长的距离使用EBG图案，可提高电源噪声的噪声截止效果。
根据以上所述，在EBG布线部52的一端经EBG连接用通路61连接了数字用电源布线部54D与EBG布线部52，另一方面，在EBG布线部52的另一端经EBG连接用通路61连接了模拟用电源布线部54A与EBG布线部52。此时，EBG连接用通路61通过接地布线部53的反衬垫62的区域，连接了接地布线部53的上下的布线层。
再者，经通过在接地布线部53中形成的电源连接用通路孔反衬垫63和在EBG布线部52中形成的反衬垫63的数字电源连接用通路64直接连接了数字用电源布线部54D和与其对应的作为图7中表示的外部端子的焊锡球71。即，不经EBG布线部52而是经数字电源连接用通路64直接将数字用电源布线部54D连接到焊锡球71上，另一方面，经EBG布线部52将模拟用电源布线部54A连接到焊锡球71上。因而，在将SIP10安装到了图22中表示的印刷基板80上时，将SIP10的数字用电源布线部54D经数字电源连接用通路64和焊锡球71连接到作为印刷基板的电源层的电源布线部82上。
再有，如图3的P部中所示，在SIP10中，关于对数字用电源布线部54D的供电，从焊锡球71通过数字电源连接用通路64来供电，此外，以下述方式进行对模拟用电源布线部54A的供电，即，在通过了数字用电源布线部54D后，经端部的EBG连接用通路61传递给EBG布线部52，在从端部到端部通过了EBG布线部52后，经相反一侧的端部的EBG连接用通路61对模拟用电源布线部54A供电。
此外，将数字芯片102的接地连接端子22D和模拟芯片101的接地连接端子22A分别连接到作为同一接地布线部(G)的接地布线部53上。
即，将数字芯片102的接地连接端子和模拟芯片101的接地连接端子连接到共用的接地布线部53上。
再者，将数字芯片102的电源连接端子21D连接到数字用电源布线部54D上，另一方面，将模拟芯片101的电源连接端子21A连接到模拟用电源布线部54A上。
其次，说明EBG布线部52的结构及其特性。
如图9中所示，将2个具有不同的阻抗的布线图案作为图9中表示的那样的单位单元(单位布线图案)52c在平面上周期性地或规则地设置多个该单位单元52c而构成EBG布线部52。例如，单位单元52c由2个不同的面积(大小)的第1布线图案52a和第2布线图案52b构成，通过周期性地或规则地设置多个单位单元52c，在电源的通过特性中具有图8中表示的带隙(在某个特定的频带区域中截止电源噪声的特性)60。在图8中表示的带隙60的例子中，大体在频率3～6GHz的范围内电源被截止，电力即能量从数字用电源布线部54D到模拟用电源布线部54A衰减-60dB，不传递。
其次说明截止频率(带隙)60产生的机理。之所以在EBG布线部52中引起电源的截止，是因为在EBG图案中如图9中所示在电源层中形成了间隙(缝隙)52d，由于该间隙52d的缘故，在成为流过EBG电源层的电流的腹的共振频率下不产生共振模式。相反，产生成为节的共振模式。由于这2个频率不同，故作为其结果，发生能通过的频率和不能通过的频率。利用EBG图案的物理的尺寸、不同的相对介电常数的材料或单位单元52c的阻抗和传递时间的组合，可有选择地设定这些频率。
例如，在图9中表示的EBG布线部52的EBG图案中，将组合了大的四角形的第1布线图案52a和小的四角形的第2布线图案52b的布线图案作为单位单元(单位布线图案)52c，周期性地或规则地设置了该单位单元52c。由于大的四角形的第1布线图案52a对于接地层具有低的阻抗，另一方面，小的四角形的第2布线图案52b对于接地层具有高的阻抗，故是周期性地设置了阻抗不同的2个布线图案的结构。
此外，图10中表示的变形例中，将EBG布线部52中的2个面积不同的布线图案中的第2布线图案52b形成为L字形的图案，由此，可将L字形的第2布线图案52b连接到邻接的单位单元52c上。其结果，可增大第2布线图案52b的阻抗，可用与图9的单位单元52c相同的面积具有更大的阻抗。因而，在图10中表示的EBG布线部52的情况下，即使是与图9中表示的EBG布线部52相同的面积，也能改变截止的频率。或者，在图10中表示的EBG布线部52中，即使在与图9中表示的EBG布线部52相同的频率下，也能用更小的面积实现截止特性。
此外，在图11中表示的变形例的EBG布线部52中，通过进一步加长L字形的第2布线图案52b，可进一步增加用图10的EBG布线部52能得到的效果。
其次，在SIP10中，如图2和图3中所示，将去耦电容器(电容器元件)103连接在模拟用电源布线部54A与接地布线部53之间。即，在封装基板51上安装了电连接模拟用电源布线部54A与接地布线部53的模拟用去耦电容器103。由此，可谋求模拟电源的强化和稳定。再者，在封装基板51上安装了电连接数字用电源布线部54D与接地布线部53的去耦电容器104。
按照本实施形态1的SIP10，在封装基板51上混合装载了模拟系列的模拟芯片101和数字系列的数字芯片102的半导体器件中，既可降低电源干扰，又可谋求实现高密度安装。即，在SIP10中，将模拟用电源布线部54A连接到封装基板51的EBG布线部52的一端上，而且将数字用电源布线部54D连接到另一端上，同时将各自的元件用接地连接端子连接到共同的接地布线部53上。再者，在模拟用电源布线部54A与EBG布线部52之间设置了分离两者的接地布线部53，在离EBG布线部52远的位置上设置了模拟用电源布线部54A。
因而，通过在模拟用电源布线部54A与EBG布线部52之间设置了接地布线部53并在离EBG布线部52远的位置上设置了模拟用电源布线部54A，可抑制EBG布线部52与模拟用电源布线部54A的电耦合，可防止噪声的漏泄。再者，由于按与封装基板51的大小相同的程度以最大限度的长度使用EBG布线部52，故可进一步提高截止噪声的特性。
其结果，在SIP(半导体器件)10中既可降低对模拟芯片101的电源干扰，又可谋求实现高密度安装。
再者，由于可降低对模拟芯片101的电源干扰，故可确保SIP10的信号的品质，同时可谋求电源的稳定。
由于本实施例只用包含封装基板51中的EBG布线部52的布线图案的变更就可实现，故不需要多余的部件就可谋求降低电源干扰和实现高密度安装。
再有，在实施例的SIP10中，通过如上所述那样设置接近于封装基板的大小的长度的EBG布线部得到了最大限度的效果。另一方面，由于设置在得到必要的噪声截止的效果方面充分的长度的EBG图案即可，故即使用只将封装基板的部分的区域作成EBG布线部的结构也能发挥发明的效果。
(实施形态2)
图12是表示本发明的实施形态2的半导体器件的封装基板中的内部布线的分布的一例的结构图。
本实施形态2的SIP(半导体器件)10将数字用电源布线部54D设置在接近于封装基板51的背面的一侧。即，将数字用电源布线部54D设置在EBG布线部52与焊锡球71之间。由此，在包含数字用电源布线部54D的布线层的层中，在与模拟用电源布线部54A的正下方对应的区域中可形成数字信号用的布线，可提高布线使用率。
再有，通过将数字用电源布线部54D设置在接近于封装基板51的背面的一侧，可缩短数字电源连接用通路64，能以最短的距离将数字用电源布线部54D与焊锡球71连接。由此，能用低阻抗连接到基板80(参照图22)上，可减少数字噪声。
此外，在包含模拟用电源布线部54A的布线层的层中，在与数字用电源布线部54D的正上方对应的区域中可形成模拟信号用的布线，与上述同样，可提高布线使用率。
再有，由于用低阻抗将数字用电源布线部54D连接到了焊锡球71上，故不会影响EBG的截止效果。因而，本实施形态2的SIP10也可得到与实施形态1的SIP10同样的效果。
(实施形态3)
图13是表示本发明的实施形态3的半导体器件的封装基板中的内部布线的分布的一例的结构图。
本实施形态3的SIP(半导体器件)10表示了模拟芯片101和数字芯片102各自的信号布线。模拟用信号布线部(模拟元件用信号布线部)55A与模拟用电源布线部54A或接地布线部53邻接地分布，连接了模拟芯片101与焊锡球71。例如，模拟用信号布线部55A在模拟芯片101与模拟用电源布线部54A之间沿模拟用电源布线部54A设置，进而连接了作为模拟芯片101用的信号连接端子的模拟用信号连接端子23A与模拟信号用的焊锡球71。
这样，通过与模拟用电源布线部54A或接地布线部53邻接地设置模拟用信号布线部55A，可在模拟用电源布线部54A或接地布线部53中流过模拟信号的返回电流。即，如果使模拟用信号布线部55A与EBG布线部52邻接，则在EBG层中流过模拟信号的返回电流，就不能以特定的频率传播信号。为了避免这一点，不使模拟用信号布线部55A与EBG布线部52邻接，而是使其与模拟用电源布线部54A或接地布线部53邻接。
同样，在数字芯片102与数字用电源布线部54D之间沿数字用电源布线部54D设置数字用信号布线部(模拟元件用信号布线部)55D，进而连接了作为数字芯片102用的信号连接端子的数字用信号连接端子23D与数字信号用的焊锡球71。与模拟信号的情况同样，不在EBG层中流过数字信号的返回电流，而是可在数字用电源布线部54D或接地布线部53中流过数字信号的返回电流。
再有，用通路将图13中图示的SIP10的位于连接了信号布线55A的焊锡球的邻近的焊锡球与EBG布线部52连接，可作成将该焊锡球定为与模拟信号的连接端子构成对的电源连接端子的变形。按照该变形，到与SIP的外部连接的电路装置为止可形成与信号路径接近的返回路径，由此，可进一步降低噪声混入。
(实施形态4)
图14是表示本发明的实施形态4的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图，图15是表示本发明的实施形态4的半导体器件的封装基板中设置的接地布线部的结构的一例的平面图。再者，图16是表示本发明的实施形态4的半导体器件的封装基板中设置的EBG布线部的结构的一例的平面图，图17是表示本发明的实施形态4的半导体器件的外部端子的设置状态的一例的背面图。
本实施形态4表示EBG布线部52的变形例的结构。图14表示了电源层(V)，表示模拟用电源布线部54A的面积比实施形态1小、另一方面数字用电源布线部54D的面积变大的情况的结构。这样，即使在模拟用电源布线部54A的面积减小的情况下，通过在模拟用电源布线部54A中经引出布线56与EBG连接用通路61连接，能可靠地连接模拟用电源布线部54A与EBG连接用通路61。
即，在面积减小的模拟用电源布线部54A中，通过形成宽度窄的引出布线56并将EBG连接用通路61连接到该引出布线56上，能可靠地经引出布线56和EBG连接用通路61连接模拟用电源布线部54A与EBG布线部52。再有，引出布线56例如是与EBG布线部52的单位单元52c的小的面积的第2布线图案52b同等的宽度程度的引出用的布线。
另一方面，由于数字用电源布线部54D的面积成为比实施形态1大的面积，故将更多的数字电源连接用通路64连接到数字用电源布线部54D上，通过图15的接地布线部(G)中表示的接地布线部53的电源连接用通路孔反衬垫63和图16的EBG层(V(EBG))中表示的电源连接用通路孔反衬垫63将这些数字电源连接用通路64直接连接到图17中表示的作为外部端子的焊锡球71上。
这样，在数字一侧，由于经更多的数字电源连接用通路64连接了数字用电源布线部54D与焊锡球71，故可减小从数字芯片102发生的噪声。
由此，即使是功耗大且具有高的时钟频率的数字芯片102，也可利用EBG布线部52来截止电源噪声。
其结果，可使数字芯片102的数字电路的供电阻抗下降，可进一步提高SIP(半导体器件)10的信号的品质。
再有，如图14中所示，在数字用电源布线部54D与模拟用电源布线部54A之间必须有大于等于T的间隔。例如，T＝1mm。由此，可阻止数字电源噪声从数字用电源布线部54D直接干扰模拟用电源布线部54A。
(实施形态5)
图18是表示本发明的实施形态5的半导体器件的封装基板中设置的模拟元件用电源布线部和数字元件用电源布线部的结构的一例的平面图，图19是表示本发明的实施形态5的半导体器件的封装基板的接地布线部中设置的第1EBG布线部的结构的一例的平面图。再者，图20是表示本发明的实施形态5的半导体器件的封装基板中设置的第2EBG布线部的结构的一例的平面图，图21是表示本发明的实施形态5的半导体器件的外部端子的设置状态的一例的背面图。
图18～图21中表示的本实施形态5表示EBG布线部52的另一变形例的结构，对于图18中表示的电源层(V)，按接地用和数字用具有2个EBG图案。即，除了图20中表示的EBG层(V(EBG))的电源用EBG布线部(第2EBG布线部)58外，在图19中表示的作为接地层(G)的接地布线部53中也形成了接地用EBG布线部(第1EBG布线部)57。
这样，通过在接地布线部53中也形成了接地用EBG布线部57，由于与EBG层的电源用EBG布线部58成为一对，故可进一步增大噪声截止的效果。
(实施形态6)
图22是表示本发明的实施形态6的半导体器件的安装状态中的内部布线的分布的一例的结构图。
本实施形态6用来说明SIP10的对于印刷基板80的安装时的布线的连接。将SIP10的接地布线部53连接到印刷基板80的接地布线部81上，而且，将数字用电源布线部54D连接到印刷基板80的电源布线部82上。但是，未将模拟用电源布线部54A直接连接到焊锡球71上，必定经EBG布线部52进行了连接。
在模拟用电源布线部54A不经EBG布线部52连接到了焊锡球71上的结构中，在数字用电源布线部54D与接地布线部53之间感应的电源噪声在印刷基板80的电源布线部82与接地布线部81之间传播，从电源布线部82传播到模拟用电源布线部54A上。即，损害了由SIP10内的EBG布线部52得到的噪声降低的效果。为了避免这一点，模拟用电源布线部54A必定经EBG布线部52连接到焊锡球71上。
再有，由于在印刷基板80上安装了板上去耦电容器105，故利用该板上去耦电容器105可谋求降低印刷基板80中的噪声。
(实施形态7)
图23是表示本发明的实施形态7的半导体器件的使用例的一例的框图，表示将SIP10组装在数码相机90中的例子的结构。
组装在数码相机90中的EBG图案内置的SIP10中，用SIP10内的作为数字处理部的数字芯片102处理用摄像元件91通过透镜92拍摄的图像信息，进而用显示部93来显示。另一方面，用作为RF部的模拟芯片101进行用于经天线94与打印机或个人计算机、互联网的web服务器通信的模拟处理。在进行两者的处理时，利用噪声截止单元95来截止主要从数字芯片102发生的电源噪声。在实施形态1～7中，该噪声截止单元95是在封装基板51中形成的EBG布线部52(也包含接地用EBG布线部57和电源用EBG布线部58)。
(实施形态8)
图24表示本发明的实施形态8的半导体器件的剖面图。本实施形态的半导体器件具有层叠了模拟芯片101与数字芯片102的结构。使模拟芯片101的主面朝向封装基板51一侧，以倒装方式连接到封装基板上。在模拟芯片101上使主面为外侧地层叠数字芯片102。
在封装基板51的内部，从接近于以二维阵列状设置了焊锡球71的面的层起按顺序具有电源布线部54、EBG布线部52、接地布线部53。再者，在其上的层的中心区域中设置模拟芯片用电源布线部54A。将模拟芯片101的接地连接端子经通路孔65连接到接地布线部53上。此外，将模拟芯片101的电源连接端子经通路孔66连接到模拟芯片用电源布线部54A上。利用通路孔连接电源布线部54与外部连接用的焊锡球71。用通路孔61D连接电源布线部54与EBG布线部52。用位于与EBG布线部52的通路孔61D的位置相反的端部的通路孔61A连接EBG布线部52与模拟芯片用电源布线部54A。另一方面，在与封装基板51的EBG布线部52相同的深度的层的端部的区域中设置数字芯片用电源布线部54D。用通路孔64将数字芯片用电源布线部54D与电源布线部54连接，进而用通路孔67将将数字芯片用电源布线部54D与电源连接用焊区72P连接。此外，利用接地连接用焊区73P和通路孔69连接接地层53。也将另外的电源连接用焊区72P′连接到了直接与电源布线部54连接的通路孔61D上。分别用键合引线72、73连接这些电源连接用焊区72P、72P′与接地连接用焊区73P和模拟芯片101。再有，虽然在图中省略了，但除了上述的电源布线和接地的布线外，还存在信号的布线等。再者，用密封用树脂(在图中省略)密封这些模拟芯片和数字芯片，使其与封装基板51实现一体化。
在本实施例的半导体器件中，经EBG布线部52对模拟芯片用电源布线部54A进行供电。此外，在模拟芯片用电源布线部54A与EBG布线部52之间存在接地布线部53的层。这2点与参照图3等说明的实施形态1是类似的，在数字芯片与模拟芯片之间的噪声截止的方面，可得到与实施形态1的半导体器件同样的效果。
(实施形态9)
图25表示本发明的实施形态9的半导体器件的剖面。在该半导体器件中，从封装基板51的接地布线部53的层起往上的到达数字芯片102的部分的结构与实施形态8的半导体器件完全没有变化。
图26(a)是实施形态9的半导体器件的封装基板51的模拟芯片用电源布线部54A存在的层的平面图。图26(b)是接地布线部53存在的层的平面图。图26(d)是封装基板的背面的平面图。这些平面图即使在实施形态8的半导体器件中也成为共同的。
图26(c)是表示实施形态9的半导体器件的封装基板51的EBG布线部52存在的面的平面图。如本图和图25中所示那样，只在封装基板51的中程的区域中形成EBG布线部52，在接近于左右的两端的区域中分别形成用一样的金属层构成的数字芯片用电源布线部54D1和54D2。数字芯片用电源布线部54D1与EBG布线部52相接。换言之，在两者的边界位置54T处，图案从一样的金属膜变化为EBG图案的金属膜。利用通路孔64将从EBG布线部52分离的数字芯片用电源布线部54D2连接到用于来自外部的电源供给的焊锡球712上，此外，利用通路孔67也连接到用于将电源与模拟芯片101连接的焊区72P上。利用通路孔61D将数字芯片用电源布线部54D1连接到用于将电源与模拟芯片101连接的另外的焊区72P′和用于来自外部的电源供给的焊锡球711上。再者，利用位于与相接于数字芯片用电源布线部54D1的一侧相反的端部附近的通路孔61A将EBG布线部52连接到模拟芯片用电源布线部54A上。在图26(b)中表示在接地布线部53中设置了使通路孔67、61A、61D分别与接地布线部53非接触地通过的反衬垫68、62A、62D。由此，形成对模拟芯片101的电源的供给路径。
即使在本实施例中，也成为利用接地层隔离地设置模拟芯片用电源布线部、同时在与对数字芯片的电源供给路径之间设置EBG布线部的结构。于是，在防止经电源供给路径的数字芯片与模拟芯片间的噪声漏泄这一点上可得到与实施形态8的半导体器件同等的效果。
(实施形态10)
图27表示实施形态10的半导体器件的剖面。本实施形态的半导体器件的模拟芯片101、数字芯片102的层叠顺序与实施形态8或实施形态9的半导体器件相反。使数字芯片102的主面朝向封装基板51一侧，以倒装方式连接到封装基板51上。在该数字芯片102上使主面为外侧地层叠模拟芯片101。
图28(a)是实施形态10的封装基板51的独立电源层的平面图，图28(b)是接地层的平面图，图28(c)是EBG层的平面图，图28(d)是封装基板背面的平面图。
如这些附图所示，在封装基板51的独立电源层中互相分离地排列模拟芯片用电源布线部54A1、数字芯片用电源布线部54D、另一个模拟芯片用电源布线部54A2。利用基板背面的焊锡球713和通路孔64连接了中央的数字芯片用电源布线部54D，由此从外部供给电源。将数字芯片102的电源用凸点连接到与数字芯片用电源布线部54D连接的通路孔67上。此外，将数字芯片102的接地用凸点连接到与接地层的接地布线部53连接的通路孔69上。不从外部直接对模拟芯片用电源布线部54A1和54A2供给电源，而是经数字芯片用电源布线部54D供给电源。即，利用通路孔61将EBG布线部52的中央部分连接到数字芯片用电源布线部54D上，利用通路孔611和612分别将EBG布线部52的两端部连接到模拟芯片用电源布线部54A1和54A2上。如图28(b)中所示，在占据基板的大致整个面的接地布线部53中设置这些通路孔61、611、612通过的反衬垫62。分别将电源用焊区72P连接到模拟芯片用电源布线部54A1和54A2上，此外，利用通路孔66连接接地层与接地用焊区73P。通过用键合引线72连接电源用焊区72P与模拟芯片101之间、用键合引线73连接接地用焊区73P与模拟芯片101之间，完成对模拟芯片101的供电路径。
在本实施例中，在到达模拟芯片的电源供给路径中设置具有封装基板的长度的大致一半的有效长度的EBG图案，此外，在利用接地布线部隔离的位置上设置EBG布线部。利用该结构，有效地防止数字芯片与模拟芯片之间的噪声漏泄。
(实施形态11)
图29表示实施形态11的半导体器件的剖面。本实施形态的半导体器件在利用倒装连接在基盘上层叠的数字芯片上再利用倒装连接层叠了模拟芯片。封装基板51的内部的各层的结构与实施例10的封装基板51没有变化。由于对同一部分附以同一符号，故也想参照图27、图28(a)～图28(d)的说明。
在数字芯片102的下面排列了焊锡球，将其压接连接到在封装基板的上面排列的焊区上。其中位于中程的焊锡球的几个是用于对数字芯片102的内部的电路供电的连接凸点。分别连接到与封装基板51的数字芯片用电源布线部54D连接的通路孔67的前端的焊区或与接地布线部53连接的通路孔69的前端的焊区上。
另一方面，在数字芯片102的周边部中形成了多个贯通通路孔，经这些贯通通路孔进行模拟芯片101与封装基板51之间的电连接。由于将焊锡球311连接到从模拟芯片用电源布线部54A1延伸的通路孔66的前端，故贯通通路孔301与电源VCC连接。同样，由于将焊锡球313连接到从模拟芯片用电源布线部54A2延伸的通路孔的前端，故贯通通路孔303也与电源VCC连接。另一方面，由于将焊锡球312连接到从接地布线部54延伸的通路孔65的前端，故贯通通路孔302与电源VSS连接。由于将焊锡球314连接到从接地布线部54延伸的另一个通路孔上，故贯通通路孔304也与电源VSS连接。利用焊锡球351～354分别连接这些贯通通路孔301～304的各自的另一端的焊区与模拟芯片101的焊区，由此形成对模拟芯片101的供电路径。再有，即使在图29中，也省略了用于电源供给的布线以外的布线。在实际的半导体器件中，存在信号传递的布线。在优选的例中，数字芯片与封装基板之间的信号的传递也采用利用了在模拟芯片中形成的贯通通路孔的信号路径。
在本实施例中，与实施形态10同样，也有效地防止数字芯片与模拟芯片之间的噪声漏泄。
(实施形态12)
图30表示实施形态12的半导体器件的剖面。本实施形态的半导体器件具有安装模拟芯片的基板和安装数字芯片的基板，在整体上成为复合封装体结构。
具备对外部的连接用的焊锡球阵列的基板51D具备接地层53D和电源层54D。用通路孔64D将电源层54D连接到焊锡球713上，因而，从外部施加数字芯片用的电源电压VCCD。将接地层53D与焊锡球714连接，因而供给接地电压VSSD。以倒装方式将数字芯片102连接到基板51D上，将电源层54D与接地层53D连接，因而接受电源的供给。此外，在电源层54D与接地层53D之间连接用于电源的稳定的去耦电容器104。
基板51A从其下侧器按顺序具备EBG层52、接地层53A和电源层54A。哪个层都是从基板51A的一端到另一端形成的。利用金属销钉321、322和323将基板51A固定在基板51D上。这些金属销钉成为对模拟芯片101供给电源的路径的一部分。即，经基板51D的电源层54D、通路孔64A、金属销钉321和通路孔64D连接基板51A的EBG层52的一个端部。再者，经通路孔61连接EBG层52的另一个端部与电源层54A。此外，经通路孔65A、金属销钉322和通路孔65D将基板51A的接地层53A与基板51D的接地层53D连接。以倒装方式将模拟芯片101连接到基板51A上，电源层54A连接到接地层53A上，因而接受电源的供给。在电源层54A与接地层53A之间连接用于电源的稳定的去耦电容器103。
由于在对以上所述的模拟芯片101的电源供给路径中设置EBG层52，故与其它的实施例同样，进行模拟芯片与数字芯片之间的噪声截止。
(实施形态13)
图31是实施形态13的半导体器件的平面图，图32是相同的半导体器件的剖面图。在本实施形态的半导体器件中，使用形成了模拟集成电路和数字集成电路这两者的半导体芯片。
在半导体芯片100的一部分区域100A中形成模拟集成电路。以下，将该模拟集成电路称为模拟部100A。此外，在与其邻接的另外的区域100D中形成数字集成电路。以下，将该数字集成电路称为数字部100D。模拟部100A和数字部100D分别具备电源用凸点和接地用凸点，利用这些凸点，成为可独立地供电的结构。
封装基板51的结构与前面使用图3说明的实施形态1的封装基板基本上没有变化。即，从封装基板51的下面起，按顺序具备EBG布线部52、接地布线部53。再者，其上的层的一部分区域是模拟用电源布线部54A，另外的区域是数字用电源布线部54D。经通路孔612连接EBG布线部52的一端与模拟用电源布线部54A。经通路孔61连接EBG布线部52的另一端与数字用电源布线部54D。经通路67将半导体芯片100的数字部100D的电源用凸点与数字用电源布线部54D连接，经通路孔65将接地用凸点与接地布线部53连接。经通路66将半导体芯片100的模拟部100A的电源用凸点与模拟用电源布线部54A连接。经通路64连接了电源供给用的焊锡球71与数字用电源布线部54D，连接了接地用的焊锡球与接地布线部53。
根据以上所述，在到达模拟部100A的中途设置EBG布线部，因而，即使以直流方式连接数字部100D与模拟部100A，在特定的高频区域中也被截止。于是，可得到模拟部与数字部之间的噪声截止的效果。
以上，根据发明的实施形态具体地说明了由本发明者进行的发明，但本发明不限定于上述发明的实施形态，在不脱离其要旨的范围内，当然可作各种各样的变更。
例如，在上述实施形态1～7中，说明了半导体器件是BGA类型的情况，但上述半导体器件的外部端子不限于焊锡球71，也可以是焊盘等。因而，上述半导体器件也可以是LGA(焊盘栅格阵列)等。
本发明适合于具有模拟半导体元件和数字半导体元件的电子装置。

Claims (19)

1.一种半导体器件，其特征在于：
具有：
连接了电源连接端子和接地连接端子的数字半导体元件；
连接了电源连接端子和接地连接端子的模拟半导体元件；
安装了上述数字半导体元件和上述模拟半导体元件的布线基板；以及
连接到上述布线基板上的多个外部端子，其中
上述布线基板具有：
将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个上述单位布线图案而构成的电磁带隙布线部；
接地布线部；
连接到上述电磁带隙布线部的一端上的用于数字元件的电源布线部；以及
连接到上述电磁带隙布线部的另一端上的用于模拟元件的电源布线部，
将上述数字半导体元件用的上述接地连接端子和上述模拟半导体元件用的上述接地连接端子连接到上述布线基板的上述接地布线部上，
将上述数字半导体元件用的上述电源连接端子连接到上述布线基板的用于上述数字元件的电源布线部上，
将上述模拟半导体元件用的上述电源连接端子连接到上述布线基板的用于上述模拟元件的电源布线部上。
2.如权利要求1中所述的半导体器件，其特征在于：
在用于上述模拟元件的电源布线部的层与上述电磁带隙布线部的层之间的层上设置上述布线基板的上述接地布线部，将上述模拟半导体元件设置成比上述电磁带隙布线部接近用于上述模拟元件的电源布线部。
3.如权利要求1中所述的半导体器件，其特征在于：
上述布线基板的用于上述模拟元件的电源布线部经上述电磁带隙布线部连接到上述外部端子的一个上，用于上述数字元件的电源布线部不经上述电磁带隙布线部而直接连接到上述外部端子的一个上。
4.如权利要求1中所述的半导体器件，其特征在于：
在上述布线基板中还具有连接上述模拟半导体元件用的信号连接端子与模拟信号用的外部端子的用于模拟元件的信号布线部，用于该模拟元件的信号布线部设置在上述模拟半导体元件与用于上述模拟元件的电源布线部的层之间。
5.如权利要求4中所述的半导体器件，其特征在于：
沿用于上述模拟元件的电源布线部设置了用于上述模拟元件的信号布线部。
6.如权利要求1中所述的半导体器件，其特征在于：
在同一布线层中设置了上述布线基板的用于上述模拟元件的电源布线部和用于上述数字元件的电源布线部，而且，在用于上述模拟元件的电源布线部与用于上述数字元件的电源布线部之间具有1mm以上的间隔，经通路布线和引出布线连接了用于上述模拟元件的电源布线部与上述电磁带隙布线部。
7.如权利要求1中所述的半导体器件，其特征在于：
使用上述模拟半导体元件的电源连接端子和上述模拟半导体元件的接地连接端子将上述模拟半导体元件以倒装方式连接到上述布线基板上，在上述模拟半导体元件上层叠上述数字半导体元件，将上述数字半导体元件的电源连接端子和接地连接端子分别经键合引线连接到上述布线基板的用于数字元件的电源布线部和接地布线部上。
8.如权利要求1中所述的半导体器件，其特征在于：
在同一布线层中设置了上述布线基板的用于上述模拟元件的电源布线部和用于上述数字元件的电源布线部，而且，在用于上述模拟元件的电源布线部与用于上述数字元件的电源布线部之间具有1mm以上的间隔。
9.如权利要求1中所述的半导体器件，其特征在于：
经通路布线和引出布线连接了上述布线基板的用于上述模拟元件的电源布线部与上述电磁带隙布线部。
10.如权利要求1中所述的半导体器件，其特征在于：
在上述布线基板上安装了将上述布线基板的用于上述模拟元件的电源布线部与上述接地布线部电连接的电容器元件。
11.如权利要求1中所述的半导体器件，其特征在于：
上述布线基板的用于上述数字元件的电源布线部的面积比用于上述模拟元件的电源布线部的面积大。
12.如权利要求1中所述的半导体器件，其特征在于：
上述布线基板的上述电磁带隙布线部中的2个面积不同的布线图案中的一个布线图案是L字形。
13.一种半导体器件，其特征在于：
具有：
连接了电源连接端子和接地连接端子的数字半导体元件；
连接了电源连接端子和接地连接端子的模拟半导体元件；
安装了上述数字半导体元件和上述模拟半导体元件的布线基板；以及
连接到上述布线基板上的多个外部端子，其中
上述布线基板按接地用和电源用具有2个将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个上述单位布线图案而构成的电磁带隙布线部，
将上述接地用的第1电磁带隙布线部的一端连接到用于数字元件的接地布线部上，将另一端连接到模拟元件用接地布线部上，
将上述电源用的第2电磁带隙布线部的一端连接到用于数字元件的电源布线部上，将另一端连接到用于模拟元件的电源布线部上，
将上述数字半导体元件用的上述接地连接端子连接到上述布线基板的用于上述数字元件的接地布线部上，
将上述模拟半导体元件用的上述接地连接端子连接到上述布线基板的用于模拟元件的接地布线部上，
将上述数字半导体元件用的上述电源连接端子连接到上述布线基板的用于上述数字元件的电源布线部上，
将上述模拟半导体元件用的上述电源连接端子连接到上述布线基板的用于模拟元件的电源布线部上。
14.一种半导体器件，其特征在于：
具有：
具备多个外部端子的布线基板；
利用倒装连接安装在上述布线基板上的数字半导体元件；以及
在上述数字半导体元件上进一步层叠的模拟半导体元件，
在上述布线基板中具有：
将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个上述单位布线图案而构成的电磁带隙布线部；
接地布线部；
利用通路布线连接在上述电磁带隙布线部的中央的用于数字元件的电源布线部；以及
分别利用通路布线连接在上述电磁带隙布线部的两端的多个用于模拟元件的电源布线部，其中
分别利用倒装连接将上述数字半导体元件的电源连接端子连接到用于上述数字元件的电源布线部上并将上述数字半导体元件的接地连接端子连接到上述接地布线部上，
分别连接了上述模拟半导体元件的多个电源连接端子与上述多个用于模拟元件的电源布线部以及上述模拟半导体元件的接地连接端子与上述接地布线部。
15.如权利要求14中所述的半导体器件，其特征在于：
在上述布线基板中的同一布线层中形成用于上述数字元件的电源布线部和上述多个用于模拟元件的电源布线部，而且在该同一布线层与上述电磁带隙布线部的层之间设置上述接地布线部的层。
16.如权利要求14中所述的半导体器件，其特征在于：
分别经键合引线进行上述模拟半导体元件的多个电源连接端子与上述多个用于模拟元件的电源布线部的连接以及上述模拟半导体元件的接地连接端子与上述接地布线部的连接。
17.如权利要求14中所述的半导体器件，其特征在于：
经分别形成在上述数字半导体元件中的芯片贯通通路孔进行上述模拟半导体元件的多个电源连接端子与上述多个用于模拟元件的电源布线部的连接以及上述模拟半导体元件的接地连接端子与上述接地布线部的连接。
18.一种半导体器件，其特征在于：
具有：
具备多个外部端子的第1布线基板；
安装在上述第1布线基板上的数字半导体元件；
层叠在上述第1布线基板上的第2布线基板；以及
安装在上述第2布线基板上的模拟半导体元件，
在上述第1布线基板中具有：
进行上述外部端子中的一个与上述数字半导体元件的电源端子的电连接的第1电源布线部；以及
进行上述外部端子中的另一个与上述数字半导体元件的接地端子的电连接的第1接地布线部，
在上述第2布线基板中具有：
一端连接到上述第1布线基板的第1电源端子上、将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个上述单位布线图案而构成的电磁带隙布线部；
连接到上述第1布线基板的第1接地端子上的第2接地布线部；以及
与上述电磁带隙布线部的另一端连接的第2电源布线部，其中
将上述第2电源布线部与上述模拟半导体元件的电源连接端子电连接，并将上述第2接地布线部与上述模拟半导体元件的接地连接端子电连接。
19.一种半导体器件，其特征在于：
具有：
半导体芯片，该半导体芯片具有形成了模拟集成电路的模拟部和形成了数字集成电路的数字部，并且分别独立地具备上述模拟部用的电源连接端子和接地连接端子以及上述数字部用的电源连接端子和接地连接端子；以及
布线基板，安装上述半导体芯片且具备外部连接端子，
在上述布线基板中具有：
将2个具有不同的阻抗的布线图案作为单位布线图案并在平面上设置多个上述单位布线图案而构成的电磁带隙布线部；
接地布线部；
连接到上述电磁带隙布线部的一端上的用于数字部的电源布线部；以及
连接到上述电磁带隙布线部的另一端上的用于模拟部的电源布线部，其中
将上述数字部用的接地连接端子和上述模拟半导体元件用的上述接地连接端子连接到上述布线基板的上述接地布线部上，
将上述数字部用的电源连接端子连接到上述布线基板的用于上述数字部的电源布线部上，
将上述模拟部用的电源连接端子连接到上述布线基板的用于上述模拟部的电源布线部上。
CN2007101065357A 2006-06-02 2007-06-01 半导体器件 Expired - Fee Related CN101083256B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-155136 2006-06-02
JP2006155136 2006-06-02
JP2006155136 2006-06-02

Publications (2)

Publication Number Publication Date
CN101083256A CN101083256A (zh) 2007-12-05
CN101083256B true CN101083256B (zh) 2010-06-09

Family

ID=38860464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101065357A Expired - Fee Related CN101083256B (zh) 2006-06-02 2007-06-01 半导体器件

Country Status (4)

Country Link
US (1) US7939907B2 (zh)
KR (1) KR100891763B1 (zh)
CN (1) CN101083256B (zh)
TW (1) TW200818451A (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100838244B1 (ko) 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100914440B1 (ko) * 2007-09-28 2009-08-28 삼성전기주식회사 단차가 형성된 전도층을 갖는 인쇄회로기판
DE102008045055A1 (de) * 2007-12-07 2009-06-10 Samsung Electro-Mechanics Co., Ltd., Suwon Elektromagnetische Bandgap-Struktur und Leiterplatte
KR100969660B1 (ko) * 2008-01-24 2010-07-14 한국과학기술원 비아 홀 주위에 이중 적층 전자기 밴드갭 구조를 가지는반도체 패키지 기판
KR101086856B1 (ko) * 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US20100060527A1 (en) * 2008-09-10 2010-03-11 International Business Machines Corporation Electromagnetic band gap tuning using undulating branches
WO2010038478A1 (ja) * 2008-10-02 2010-04-08 日本電気株式会社 電磁バンドギャップ構造、これを備える素子、基板、モジュール、半導体装置及びこれらの製造方法
US8645507B2 (en) * 2008-11-05 2014-02-04 Siemens Enterprise Communications, Inc. Power management for a communications system
KR101176800B1 (ko) * 2008-12-23 2012-08-27 한국전자통신연구원 노이즈 억제 및 신호 특성 개선을 위한 전자파 억제 구조물의 배치 구조
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8227903B2 (en) * 2010-09-15 2012-07-24 Stats Chippac Ltd Integrated circuit packaging system with encapsulant containment and method of manufacture thereof
JP5646948B2 (ja) 2010-10-19 2014-12-24 ローム株式会社 半導体装置
CN102856304B (zh) * 2011-06-27 2015-06-24 成都锐华光电技术有限责任公司 一种半导体芯片封装结构
CN102970814B (zh) * 2011-08-31 2015-06-17 英业达股份有限公司 一种印刷电路板
KR101271645B1 (ko) 2012-01-12 2013-06-11 한국과학기술원 신호 간섭 방지 패턴을 구비하는 적층 칩 패키지, 그 제조 방법, 적층 칩 패키지를 포함하는 반도체 모듈, 및 그 제조 방법
CN103296008B (zh) * 2012-02-22 2016-06-01 华进半导体封装先导技术研发中心有限公司 Tsv或tgv转接板，3d封装及其制备方法
US9190396B2 (en) * 2012-04-10 2015-11-17 Nvidia Corporation Low-impedance power delivery for a packaged die
JP5670392B2 (ja) * 2012-07-27 2015-02-18 株式会社東芝 回路基板
US8913401B2 (en) * 2012-11-14 2014-12-16 Fuji Xerox Co., Ltd. Multilayer wiring board
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
JP6076068B2 (ja) * 2012-12-17 2017-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
DE102013202170B4 (de) 2013-02-11 2023-03-09 Robert Bosch Gmbh Optische Sensorchipvorrichtung und entsprechendes Herstellungsverfahren
CN103199086B (zh) * 2013-03-19 2015-10-28 华进半导体封装先导技术研发中心有限公司 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法
JP6036513B2 (ja) * 2013-04-19 2016-11-30 株式会社デンソー 車両用電子機器
US20150016069A1 (en) * 2013-07-09 2015-01-15 Shenzhen China Star Optoelectronics Technology Co., Ltd. Printed circuit board
US9343418B2 (en) * 2013-11-05 2016-05-17 Xilinx, Inc. Solder bump arrangements for large area analog circuitry
US9355960B2 (en) * 2013-12-13 2016-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Electromagnetic bandgap structure for three dimensional ICS
JP6336307B2 (ja) 2014-03-18 2018-06-06 キヤノン株式会社 電子回路
JP6894602B2 (ja) * 2014-11-28 2021-06-30 国立大学法人 岡山大学 印刷配線板およびその製造方法
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
JP6497649B2 (ja) * 2015-01-30 2019-04-10 国立大学法人 岡山大学 印刷配線板およびその製造方法
US9257834B1 (en) * 2015-02-13 2016-02-09 The Silanna Group Pty Ltd. Single-laminate galvanic isolator assemblies
KR20160120496A (ko) * 2015-04-08 2016-10-18 삼성전기주식회사 실장 기판 모듈
CN107369673B (zh) * 2016-05-13 2019-11-05 华为技术有限公司 设置有天线的集成电路封装装置及其制造方法
JP6611066B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板
KR102176897B1 (ko) * 2016-07-27 2020-11-10 고꾸리츠 다이가꾸 호우징 오까야마 다이가꾸 인쇄 배선판
KR20180012981A (ko) * 2016-07-28 2018-02-07 삼성전자주식회사 검사 장치용 어댑터의 공용 보드, 공용 보드를 포함하는 검사 장치용 어댑터 및 검사 장치
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
TWI615927B (zh) * 2017-07-14 2018-02-21 矽品精密工業股份有限公司 電子封裝件暨基板結構及其製法
KR102209123B1 (ko) 2017-12-19 2021-01-28 삼성전자 주식회사 안테나와 rf 소자를 포함하는 모듈 및 이를 포함하는 기지국
JP7012543B2 (ja) * 2018-01-25 2022-01-28 京セラ株式会社 印刷配線板
KR20200109028A (ko) * 2019-03-12 2020-09-22 에스케이하이닉스 주식회사 인쇄 회로 기판을 포함하는 반도체 모듈
US11710726B2 (en) 2019-06-25 2023-07-25 Microsoft Technology Licensing, Llc Through-board power control arrangements for integrated circuit devices
US11227834B2 (en) * 2020-01-29 2022-01-18 Seagate Technology Llc Package grounding system
KR102483873B1 (ko) * 2021-01-22 2023-01-02 삼성전자주식회사 안테나와 rf 소자를 포함하는 모듈 및 이를 포함하는 기지국
WO2022190220A1 (ja) * 2021-03-09 2022-09-15 三菱電機株式会社 回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459153A (zh) * 2001-03-17 2003-11-26 皇家菲利浦电子有限公司 用于射频电路与基带电路之间数字信号交换的接口概念

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017809B2 (ja) * 1991-01-09 2000-03-13 株式会社東芝 アナログ・デジタル混載半導体集積回路装置
JP3251735B2 (ja) * 1992-09-25 2002-01-28 株式会社東芝 半導体集積回路装置
JP3075892B2 (ja) * 1993-07-09 2000-08-14 株式会社東芝 半導体装置
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
JP3417388B2 (ja) 2000-07-19 2003-06-16 松下電器産業株式会社 半導体装置
US6472747B2 (en) * 2001-03-02 2002-10-29 Qualcomm Incorporated Mixed analog and digital integrated circuits
JP3713013B2 (ja) * 2002-12-06 2005-11-02 松下電器産業株式会社 半導体集積回路装置の製造方法
JP2004241426A (ja) 2003-02-03 2004-08-26 Kyocera Corp 配線基板
JP2004259959A (ja) 2003-02-26 2004-09-16 Kyocera Corp 配線基板
US20060043556A1 (en) * 2004-08-25 2006-03-02 Chao-Yuan Su Stacked packaging methods and structures
US7253788B2 (en) * 2004-09-08 2007-08-07 Georgia Tech Research Corp. Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation
US7472747B1 (en) * 2007-08-01 2009-01-06 Savannah River Nuclear Solutions, Llc Biological enhancement of hydrocarbon extraction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459153A (zh) * 2001-03-17 2003-11-26 皇家菲利浦电子有限公司 用于射频电路与基带电路之间数字信号交换的接口概念

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2004-241426A 2004.08.26
JP特开2004-259959A 2004.09.16
Madhavan Swaminathan et al..Power Distribution Networks forSystem-on-Package:Statusand Chanllenges.IEEE Transactions on advanced packagingVol27 No2.2004,Vol27(No2),286-300.
Madhavan Swaminathan et al..Power Distribution Networks forSystem-on-Package:Statusand Chanllenges.IEEE Transactions on advanced packagingVol27 No2.2004,Vol27(No2),286-300. *

Also Published As

Publication number Publication date
US20070289771A1 (en) 2007-12-20
CN101083256A (zh) 2007-12-05
TW200818451A (en) 2008-04-16
US7939907B2 (en) 2011-05-10
KR20070115794A (ko) 2007-12-06
TWI375314B (zh) 2012-10-21
KR100891763B1 (ko) 2009-04-07

Similar Documents

Publication Publication Date Title
CN101083256B (zh) 半导体器件
US8994470B2 (en) Circuit substrate having noise suppression structure
US9407311B2 (en) Contactless signal splicing using an extremely high frequency (EHF) communication link
US6420778B1 (en) Differential electrical transmission line structures employing crosstalk compensation and related methods
US9553353B2 (en) Redirection of electromagnetic signals using substrate structures
CN101170106B (zh) 叠层芯片封装及其制造方法和系统
KR100725363B1 (ko) 회로 기판 및 그 제조 방법
JP2008010859A (ja) 半導体装置
CN103120038B (zh) 结构体和配线基板
US8243465B2 (en) Semiconductor device with additional power supply paths
CN103098567B (zh) 结构体和配线基板
JP2006191027A (ja) オンチップ回路パッド構造
CN104602449B (zh) 用于毫米波电路板的系统和方法
JP5734217B2 (ja) 半導体装置
KR20140051785A (ko) 콤팩트한 슬롯 안테나
US9313877B2 (en) Electronic device and noise suppression method
CN108432149A (zh) 非接触通信模块
US20110122041A1 (en) Planar antenna
JP4659087B2 (ja) 差動平衡信号伝送基板
JP5674363B2 (ja) ノイズ抑制構造を有する回路基板
KR100980358B1 (ko) 전자 장치
US11611361B2 (en) Communication module
KR100745993B1 (ko) 복수개의 비아 구조를 포함하는 회로 기판
JP2005123894A (ja) 高周波用マルチチップモジュール基板
CN108541129A (zh) 封装式rf电路和无线电单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20101008

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20101008

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20180601