JP2010238823A - 差動配線体 - Google Patents
差動配線体 Download PDFInfo
- Publication number
- JP2010238823A JP2010238823A JP2009083739A JP2009083739A JP2010238823A JP 2010238823 A JP2010238823 A JP 2010238823A JP 2009083739 A JP2009083739 A JP 2009083739A JP 2009083739 A JP2009083739 A JP 2009083739A JP 2010238823 A JP2010238823 A JP 2010238823A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring conductor
- layer
- conductor
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】差動配線体は、誘電体層と、誘電体層の内部に設けられる第1配線導体16と、誘電体層の内部に設けられ、第1配線導体と誘電体層の厚み方向に並設される第2配線導体17と、誘電体層の内部に設けられ、第1配線導体または第2配線導体の少なくとも一方に対して並設される接地配線導体14と、を具備する。
【選択図】図3
Description
前記第1配線導体は、前記第1誘電体層と、前記第2誘電体層との間に設けられ、
前記第2配線導体および前記接地配線導体は、前記第2誘電体層と、前記ソルダレジスト層との間に設けられる。
2 光電気配線基板
3 VCSEL
4 PIN−PD
5 ドライバIC
6 レシーバIC
7 LSI
8 ビルドアップ基板
9 光伝送路
10 伝送線路
11 光導波路層
11A 下部クラッド層
11B コア層
11C 上部クラッド層
14 接地導体層
15,34 ビルドアップ層
16 第1配線導体
17 第2配線導体
18 ソルダレジスト層
19,20,41,42 接地配線導体
Claims (8)
- 誘電体層と、
前記誘電体層の内部に設けられる第1配線導体と、
前記誘電体層の内部に設けられ、前記第1配線導体と前記誘電体層の厚み方向に並設される第2配線導体と、
前記誘電体層の内部に設けられ、前記第1配線導体または前記第2配線導体の少なくとも一方に対して並設される接地配線導体と、
を具備する差動配線体。 - 前記接地配線導体が、前記第1配線導体および前記第2配線導体のそれぞれに対して並設される請求項1記載の差動配線体。
- 前記誘電体層上に設けられる接地導体層と、
前記接地導体層上に設けられる基体と、をさらに具備し、
前記第2の配線導体と前記接地導体層との距離が、前記前記第1の配線導体と前記接地導体層との距離よりも遠く、
前記接地配線導体が前記第2配線導体に対して並設される請求項1記載の差動配線体。 - 前記誘電体層が、前記接地導体層に隣接して設けられる第1誘電体層と、前記第1誘電体層に隣接して設けられる第2誘電体層と、前記第2誘電体層に隣接して設けられるソルダレジスト層とを含み、
前記第1配線導体は、前記第1誘電体層と、前記第2誘電体層との間に設けられ、
前記第2配線導体および前記接地配線導体は、前記第2誘電体層と、前記ソルダレジスト層との間に設けられる請求項3記載の差動配線体。 - 前記ソルダレジスト層の比誘電率が、前記第1誘電体層および前記第2誘電体層の比誘電率よりも小さく、第2配線導体の幅が第1配線導体の幅よりも大きい請求項4記載の差動配線体。
- 前記ソルダレジスト層の比誘電率が、前記第1誘電体層および前記第2誘電体層の比誘電率よりも大きく、第2配線導体の幅が第1配線導体の幅よりも小さい請求項4記載の差動配線体。
- 前記誘電体層の内部に設けられ、前記第1配線導体に対して前記基体の主面と平行に設けられる接地配線導体をさらに具備する請求項3〜6のいずれか1つに記載の差動配線体。
- 前記第1配線導体および前記第2配線導体は、延伸方向に直交する断面形状が矩形状であり、それぞれの矩形の長辺同士が対向するように並設される請求項1〜6のいずれか1つに記載の差動配線体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009083739A JP5237171B2 (ja) | 2009-03-30 | 2009-03-30 | 差動配線体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009083739A JP5237171B2 (ja) | 2009-03-30 | 2009-03-30 | 差動配線体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010238823A true JP2010238823A (ja) | 2010-10-21 |
JP5237171B2 JP5237171B2 (ja) | 2013-07-17 |
Family
ID=43092911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009083739A Active JP5237171B2 (ja) | 2009-03-30 | 2009-03-30 | 差動配線体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5237171B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537213A (ja) * | 1991-07-26 | 1993-02-12 | Nippon Telegr & Teleph Corp <Ntt> | マイクロ波結合線路 |
JPH06252612A (ja) * | 1993-02-24 | 1994-09-09 | Kyocera Corp | ストリップ線路内蔵回路基板 |
-
2009
- 2009-03-30 JP JP2009083739A patent/JP5237171B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537213A (ja) * | 1991-07-26 | 1993-02-12 | Nippon Telegr & Teleph Corp <Ntt> | マイクロ波結合線路 |
JPH06252612A (ja) * | 1993-02-24 | 1994-09-09 | Kyocera Corp | ストリップ線路内蔵回路基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5237171B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6427626B2 (ja) | 誘電性導波路を用いたチップ間通信 | |
JP5247880B2 (ja) | 光電気配線基板および光モジュール | |
JP5580994B2 (ja) | 光モジュール | |
JP4892514B2 (ja) | 光通信モジュールおよびフレキシブルプリント基板 | |
US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
JP5654288B2 (ja) | 光モジュール及び高周波モジュール | |
JP2001320208A (ja) | 高周波回路及びそれを用いたモジュール、通信機 | |
JP5725031B2 (ja) | 構造体及び配線基板 | |
US11234326B2 (en) | Printed circuit board, optical module, and optical transmission equipment | |
CN111433971A (zh) | 高频传输线路 | |
JP6281151B2 (ja) | 高速データ伝送用の電気リード線を接続するための電気接続インタフェース | |
KR20150050469A (ko) | 밀리미터파 회로 보드를 위한 시스템 및 방법 | |
US20060065434A1 (en) | Signal transmission structure and circuit substrate thereof | |
JP2013239511A (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
JP5237171B2 (ja) | 差動配線体 | |
JP2014003090A (ja) | 回路基板 | |
WO2009119849A1 (ja) | 複合配線基板 | |
US20140061441A1 (en) | Optical module | |
JP2004158553A (ja) | 半導体装置 | |
JP2006140933A (ja) | 伝送線路層間接続器 | |
JP7424492B2 (ja) | 配線構造 | |
JP7332026B2 (ja) | 高周波パッケージ | |
WO2023228456A1 (ja) | モード変換構造 | |
WO2018235626A1 (ja) | 導波管変換器 | |
WO2024009339A1 (ja) | マイクロストリップ線路-導波管変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5237171 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |