JP2021034453A - パッケージ基板及び電子機器 - Google Patents
パッケージ基板及び電子機器 Download PDFInfo
- Publication number
- JP2021034453A JP2021034453A JP2019150650A JP2019150650A JP2021034453A JP 2021034453 A JP2021034453 A JP 2021034453A JP 2019150650 A JP2019150650 A JP 2019150650A JP 2019150650 A JP2019150650 A JP 2019150650A JP 2021034453 A JP2021034453 A JP 2021034453A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main surface
- package substrate
- rewiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 239000003566 sealing material Substances 0.000 claims abstract description 6
- 238000007789 sealing Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 description 129
- 230000005540 biological transmission Effects 0.000 description 16
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000012792 core layer Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 3
- 229920001568 phenolic resin Polymers 0.000 description 3
- 239000005011 phenolic resin Substances 0.000 description 3
- 229920001955 polyphenylene ether Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係るパッケージ基板を示す斜視図である。図2は、第1の実施形態に係るパッケージ基板を示す断面図である。
次に、第2の実施形態について説明する。第2の実施形態は、第1の実施形態に係るパッケージ基板1を含む電子機器に関する。図10は、第2の実施形態に係る電子機器を示す模式図である。
内部に設けられた第1の配線層と前記第1の配線層に接続され第1の主面に露出する第1の導電ビアとを含む再配線層と、
前記第1の主面上に設けられ、前記第1の導電ビアに接続された第2の配線層を含み、前記第2の配線層の少なくとも一部が受動素子を構成する素子基板と、
前記第1の主面上に設けられ、前記第1の配線層に接続された半導体チップと、
前記第1の主面上に設けられ、前記素子基板及び前記半導体チップを封止する封止材と、
を有することを特徴とするパッケージ基板。
(付記2)
前記受動素子は、前記第1の主面から離間して設けられていることを特徴とする付記1に記載のパッケージ基板。
(付記3)
前記素子基板は、前記第1の主面から傾斜した第2の主面を有することを特徴とする付記1又は2に記載のパッケージ基板。
(付記4)
前記第1の主面と前記第2の主面とがなす角の大きさが90°であることを特徴とする付記3に記載のパッケージ基板。
(付記5)
前記素子基板の誘電正接は、前記再配線層の誘電正接より低いことを特徴とする付記1乃至4のいずれか1項に記載のパッケージ基板。
(付記6)
前記受動素子は、方向性結合器を含むことを特徴とする付記1乃至5のいずれか1項に記載のパッケージ基板。
(付記7)
前記半導体チップは、電極パッドを有し、
前記再配線層は、前記第1の配線層及び前記電極パッドに接続された第2の導電ビアを有することを特徴とする付記1乃至6のいずれか1項に記載のパッケージ基板。
(付記8)
前記第1の主面を基準として、前記素子基板の高さは、前記半導体チップの高さより小さいことを特徴とする付記1乃至7のいずれか1項に記載のパッケージ基板。
(付記9)
付記1乃至8のいずれか1項に記載のパッケージ基板を含むことを特徴とする電子機器。
2:電子機器
100:再配線層
101:第1の主面
111、111A、112:導電層
131、131A、131B:導電ビア
200:素子基板
201:第2の主面
210:方向性結合器
211、212:伝送線路
215:平行二線部
300:半導体チップ
400:封止材
Claims (7)
- 内部に設けられた第1の配線層と前記第1の配線層に接続され第1の主面に露出する第1の導電ビアとを含む再配線層と、
前記第1の主面上に設けられ、前記第1の導電ビアに接続された第2の配線層を含み、前記第2の配線層の少なくとも一部が受動素子を構成する素子基板と、
前記第1の主面上に設けられ、前記第1の配線層に接続された半導体チップと、
前記第1の主面上に設けられ、前記素子基板及び前記半導体チップを封止する封止材と、
を有することを特徴とするパッケージ基板。 - 前記受動素子は、前記第1の主面から離間して設けられていることを特徴とする請求項1に記載のパッケージ基板。
- 前記素子基板は、前記第1の主面から傾斜した第2の主面を有することを特徴とする請求項1又は2に記載のパッケージ基板。
- 前記第1の主面と前記第2の主面とがなす角の大きさが90°であることを特徴とする請求項3に記載のパッケージ基板。
- 前記素子基板の誘電正接は、前記再配線層の誘電正接より低いことを特徴とする請求項1乃至4のいずれか1項に記載のパッケージ基板。
- 前記受動素子は、方向性結合器を含むことを特徴とする請求項1乃至5のいずれか1項に記載のパッケージ基板。
- 請求項1乃至6のいずれか1項に記載のパッケージ基板を含むことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019150650A JP7367381B2 (ja) | 2019-08-20 | 2019-08-20 | パッケージ基板及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019150650A JP7367381B2 (ja) | 2019-08-20 | 2019-08-20 | パッケージ基板及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021034453A true JP2021034453A (ja) | 2021-03-01 |
JP7367381B2 JP7367381B2 (ja) | 2023-10-24 |
Family
ID=74676020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019150650A Active JP7367381B2 (ja) | 2019-08-20 | 2019-08-20 | パッケージ基板及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7367381B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114818A (ja) * | 2009-11-30 | 2011-06-09 | Honda Access Corp | アンテナ |
JP2011258654A (ja) * | 2010-06-07 | 2011-12-22 | Sony Corp | インターポーザ、モジュールおよびこれを備えた電子機器 |
JP2012195871A (ja) * | 2011-03-17 | 2012-10-11 | Seiko Epson Corp | 無線通信デバイス及び無線通信機器 |
JP2014200087A (ja) * | 2013-03-29 | 2014-10-23 | インテル コーポレイション | ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料 |
WO2017047396A1 (ja) * | 2015-09-17 | 2017-03-23 | 株式会社村田製作所 | アンテナ一体型通信モジュール及びその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010016501A (ja) | 2008-07-02 | 2010-01-21 | Sony Corp | Gpsモジュール及びモバイル機器 |
-
2019
- 2019-08-20 JP JP2019150650A patent/JP7367381B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011114818A (ja) * | 2009-11-30 | 2011-06-09 | Honda Access Corp | アンテナ |
JP2011258654A (ja) * | 2010-06-07 | 2011-12-22 | Sony Corp | インターポーザ、モジュールおよびこれを備えた電子機器 |
JP2012195871A (ja) * | 2011-03-17 | 2012-10-11 | Seiko Epson Corp | 無線通信デバイス及び無線通信機器 |
JP2014200087A (ja) * | 2013-03-29 | 2014-10-23 | インテル コーポレイション | ラジオ周波数パッシブ及びアンテナのための方法、装置及び材料 |
WO2017047396A1 (ja) * | 2015-09-17 | 2017-03-23 | 株式会社村田製作所 | アンテナ一体型通信モジュール及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7367381B2 (ja) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6524986B2 (ja) | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 | |
US8373997B2 (en) | Semiconductor device | |
US10512153B2 (en) | High frequency circuit | |
CN111933636B (zh) | 一种半导体封装结构以及封装方法 | |
JP5750528B1 (ja) | 部品内蔵回路基板 | |
JPWO2016203842A1 (ja) | 電子機器、およびアンテナ素子 | |
US11612053B2 (en) | Circuit board and electronic device | |
JP6139585B2 (ja) | 高周波モジュール及びマイクロ波送受信装置 | |
JPWO2018151134A1 (ja) | 電子機器 | |
JP2016502262A (ja) | 電子装置及びランド・グリッド・アレイモジュール | |
JP2005026263A (ja) | 混成集積回路 | |
JP2019036587A (ja) | 回路基板および電子装置 | |
US10999923B2 (en) | Structure for circuit interconnects | |
JP2018129596A (ja) | 無線装置 | |
US20150021748A1 (en) | Semiconductor device | |
KR20190099728A (ko) | 인쇄회로기판 | |
US11178765B2 (en) | Electronic device | |
JP2012209527A (ja) | 部品内蔵基板及びその製造方法 | |
JP4883010B2 (ja) | 電子部品パッケージ | |
JP7367381B2 (ja) | パッケージ基板及び電子機器 | |
JP6215577B2 (ja) | 半導体パッケージ容器、半導体装置、電子機器 | |
US11145586B2 (en) | Interposer and electronic device | |
JP2019110453A (ja) | 電子装置及び電子モジュール | |
KR102444299B1 (ko) | 전자 소자 모듈 및 이의 제조 방법 | |
US11817362B2 (en) | Electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230912 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230925 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7367381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |