CN104079245B - 差分传输装置及包括所述差分传输装置的放大器 - Google Patents

Abstract

一种差分传输装置，包括差分对、数字控制开关及金属横条，差分对包括第一及第二差分信号线，其第一端口接收差分信号，第二端口悬空或者接输出高阻态，金属横条沿第一及第二差分信号线的长度方向排成两列，每列数量相等，分别位于第一及第二差分信号线的正下方，金属横条的长度方向与第一及第二差分信号线的长度方向垂直且以第一及第二差分信号线的对称轴为中心线对称分布，一列中的金属横条与另一列中以中心线对称分布的金属横条形成一对，每对金属横条远离对称轴的两端悬空，靠近对称轴的两端连接一数字控制开关。本发明还提供一种包括该差分传输装置的放大器。该差分传输装置的等效介电常数可调节，该放大器频率可校准，并且Q值高、损耗低。

Description

差分传输装置及包括所述差分传输装置的放大器

技术领域

本发明涉及一种差分传输装置及包括所述差分传输装置的放大器。

背景技术

随着CMOS集成电路工艺的进步，晶体管的特征尺寸变得越来越小，例如，特征尺寸为65nm甚至40nm的晶体管已经广泛的应用于模拟射频电路的设计。在这种情况下，工艺偏差、电源电压的波动以及温度的变化对电路性能的影响越来越大。采用这些先进工艺进行电路设计时，需要在如带宽、增益等关键指标上留有足够的裕度，以保证在工艺偏差、电源电压波动以及温度变化的情况下，该电路依然能够正常工作。这种情况使得电路设计变得尤为困难，一方面，电路指标变得苛刻，更难以满足，设计周期变长；另一方面，由于要在某些关键性能上留有一定裕度，往往会导致整体的设计不是最优化的，需要消耗额外的功耗等。特别的，对于射频放大器电路，为了提供足够的增益，一般采用多级串联的结构，当各种偏差使得各级谐振腔的工作频率没有对齐时，会使得放大器的整体增益迅速恶化。

片上频率校准技术被用于解决这个问题。在传统的结构中，一般采用容抗管对各个谐振腔的频率进行调节，通过控制容抗管控制端的电压，改变容抗管的电容值，从而改变各个谐振腔的谐振频率。但是，由于容抗管的Q值在高频处相对较低，使用容抗管会降低整个谐振腔的Q值，造成放大器的增益损耗。而且，容抗管的控制端为一个模拟的控制电压，其需要一个额外的数模转换器将数字信号转换为模拟电压，这样会增加消耗功耗以及芯片面积。

发明内容

有鉴于此，有必要提供一种高Q值、低损耗的差分传输装置及包括所述差分传输装置的放大器，能够实现自动校准放大器的频率。

一种差分传输装置，包括一设置在上层的差分对、设置在下层的若干金属横条及若干数字控制开关，所述差分对包括长度相同且宽度相同的第一及第二差分信号线，所述第一及第二差分信号线的第一端口用以接收差分信号，所述第一及第二差分信号线的第二端口悬空或者接输出高阻态，这些金属横条沿第一及第二差分信号线的长度方向排成两列，每列包括的金属横条的数量相等，一列位于第一差分信号线的正下方，另一列位于第二差分信号线的正下方，这些金属横条的长度方向与所述第一及第二差分信号线的长度方向垂直且这两列金属横条以所述第一及第二差分信号线的对称轴为中心线对称分布，一列中的金属横条与另一列中以中心线对称分布的金属横条形成一对，每对金属横条远离所述对称轴的两端悬空，靠近所述对称轴的两端连接一数字控制开关，当所述数字控制开关断开，连接所述数字控制开关的一对金属横条为悬空状态；当所述数字控制开关闭合，连接所述数字控制开关的一对金属横条连接在一起。

一种放大器，包括一放大单元、一连接所述放大单元的功率检测单元及一连接所述功率检测单元及所述放大单元的数字信号处理器，所述放大单元包括一输入端、一输出端、输入端与输出端之间串联有第一转换电路、第一放大电路、第一调谐电路、第二放大电路及第二转换电路，所述第一转换电路包括一第一变压器及一第一差分传输装置，所述第一差分传输装置包括一设置在上层的差分对、设置在下层的若干金属横条及若干数字控制开关，所述差分对包括长度相同且宽度相同的第一及第二差分信号线，所述第一及第二差分信号线的第一端口用以接收差分信号，所述第一及第二差分信号线的第二端口悬空或者接输出高阻态，这些金属横条沿第一及第二差分信号线的长度方向排成两列，每列包括的金属横条的数量相等，一列位于第一差分信号线的正下方，另一列位于第二差分信号线的正下方，这些金属横条的长度方向与所述第一及第二差分信号线的长度方向垂直且这两列金属横条以所述第一及第二差分信号线的对称轴为中心线对称分布，一列中的金属横条与另一列中以中心线对称分布的金属横条形成一对，每对金属横条远离所述对称轴的两端悬空，靠近所述对称轴的两端连接一数字控制开关，所述第一变压器的初级线圈的一端连接所述输入端，所述第一变压器的初级线圈的另一端接地，所述第一变压器的次级线圈的两端分别与所述第一差分传输装置中的差分对的第一端口连接，所述次级线圈的中心抽头连接所述放大单元的偏置电压端，所述第一差分传输装置中的差分对的第二端口分别连接所述第一放大电路，所述第一转换电路中的第一变压器将通过所述输入端接收到的单端信号转换为差分信号，并通过所述差分传输装置、所述第一放大电路、所述第一调谐电路及所述第二放大电路输出给所述功率检测单元，所述功率检测单元将接收到的差分信号转换为数字信号后输出给所述数字信号处理器，所述数字信号处理器将接收到的数字信号进行处理并输出数字控制信号给所述差分传输装置中的数字控制开关，以控制所述数字控制开关打开或闭合来调整所述放大单元的频率，所述第二转换电路将所述第二放大电路输出的差分信号转换为单端信号从所述输出端输出。

所述差分传输装置可通过数字控制信号来改变所述差分对的等效介电常数，从而改变所述差分传输装置在电路中引入的等效电容，进而实现对包括所述差分传输装置的放大器的频率的自动调节。所述放大器具有高Q值，低损耗的特点。

附图说明

图1是本发明差分传输装置的较佳实施方式的结构示意图。

图2是图1中的数字控制开关的电路图。

图3是包括图1中的差分传输装置的放大器的电路图。

图4是图3中的功率检测器的电路图。

主要元件符号说明

差分传输装置	100、X1-X4
		差分对	10
金属横条	20
		数字控制开关	30
对称轴	40
		差分信号线	11、12
第一端口	P1、P2
		第二端口	P3、P4
放大器	200
		放大单元	201
功率检测单元	202
		数字信号处理器	203
第一转换电路	210
		第一放大电路	220
第一调谐电路	230
		第二放大电路	240
第二调谐电路	250
		第三放大电路	260
第二转换电路	270
		功率检测器	211
模数转换器	212
		信号端	S1、S2
控制端	VCTR
		输入端	IN、INP、INN
输出端	OUT、OUTPD
		偏置电压端	VB、VBPD
NMOS晶体管	M1-M18
		变压器	TF1、TF2
电压源	VDD
		电容	C1-C10
电阻	R1-R9
		传输线	T1-T4

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

请参考图1及图2，本发明差分传输装置100的较佳实施方式包括一设置在电路板顶层的差分对10、设置在底层的若干金属横条20及若干数字控制开关30。其中，所述顶层为信号层，所述底层为接地层。所述差分对10包括两条长度相同且宽度相同的差分信号线11及12。所述差分信号线11的第一端口P1及所述差分信号线12的第一端口P2用于接收要传输的信号，所述差分信号线11的第二端口P3及所述差分信号线12的第二端口P4悬空或者接输出高阻态。在所述差分传输装置100接入不同的电路时，所述差分信号线11的第二端口P3及所述差分信号线12的第二端口P4可以悬空以呈现高阻态，或所述差分信号线11的第二端口P3及所述差分信号线12的第二端口P4连接高阻以呈现高阻态。

这些金属横条20的长度及宽度均相同且沿所述信号线11及12的长度方向排成两列，每列包括的金属横条20的数量相等，一列位于所述差分信号线11的正下方，另一列位于所述差分信号线12的正下方，这些金属横条20的长度方向与所述差分信号线11及12的长度方向垂直且这两列金属横条20以所述差分信号线11及12的对称轴40为中心线对称分布。一列中的金属横条20与另一列中以中心线对称分布的金属横条20形成一对，每对金属横条20远离所述对称轴40的两端悬空，靠近所述对称轴40的两端连接一数字控制开关30。

每一数字控制开关30包括三个NMOS晶体管M1、M2及M3、两个信号端S1及S2及一接收控制信号的控制端VCTR。每一数字控制开关30的信号端S1及S2分别连接至一对金属横条20的靠近对称轴40的两端。所述晶体管M1的源极接地，其漏极连接晶体管M3的源极及信号端S1，所述晶体管M1的栅极连接所述控制端VCTR及所述晶体管M2及M3的栅极。所述晶体管M2的源极接地，其漏极连接信号端S2及所述晶体管M3的漏极。

使用时，当所述控制端VCTR接收一低电平信号时，所述晶体管M1、M2及M3均截止，即所述数字控制开关30断开，此时连接所述数字控制开关30的一对金属横条20为悬空状态。当所述控制端VCTR接收一高电平信号时，所述晶体管M1、M2及M3均导通，即所述数字控制开关30闭合，此时连接所述数字控制开关30的一对金属横条20连接在一起。考虑差分激励情况下，所述差分信号线11及12的对称轴40上的电位为零，可以看做虚地，因此金属横条20可看做接地。由于金属横条20中的电流不能沿所述差分信号线11及12的方向流动，因此单位长度的差分对10的电感值在所述数字控制开关30打开或闭合之后并没有很大的变化，而单位长度差分对10的电容值在所述数字控制开关30打开或闭合之后有显著变化。根据公式（1）：

其中，v为信号在差分对10上传输的速度，c为光速，为差分对10的等效介电常数，为单位长度差分对10的等效电感，为单位长度差分对的等效电容。根据公式（1）即可得到公式（2）：

因为在所述数字控制开关30闭合之后，所述差分对10的等效介电常数相应的随之改变，因此当所述差分对10的一端开路时，从另一端看进去的阻抗的公式（3）为：

其中，为所述差分对10的特征阻抗，为所述差分对10的传播常数，z为所述差分对10的长度。当所述差分对10的长度较短时，。其中，特征阻抗=，且= ，因此，特征阻抗=。所述差分对10的传播常数=，且=，因此，所述差分对10的传播常数=。其中，为单位长度差分对10的等效电感，为当介质为真空时单位长度差分对10的等效电容，为真空中的波长。

根据上述，公式（3）即为：

由上式可知，当所述差分对10的一端开路时，从另一端看进去的阻抗为容性，且此电容值与等效介电常数成正比。因此，当所述数字控制开关30的控制端VCTR通过接收不同的控制信号以改变连接在每对金属横条20的数字控制开关30的状态时，即可改变所述差分对10的等效介电常数，从而改变所述差分对10在电路中引入的电容值。

请参考图3及图4，为将该差分传输装置100应用于一放大器200上以实现放大器200中频率的自校准。本发明包括所述差分传输装置100的放大器200的较佳实施方式包括放大单元201、功率检测单元202及数字信号处理器203。

所述放大单元201包括输入端IN、输出端OUT、第一转换电路210、第一放大电路220、第一调谐电路230、第二放大电路240、第二调谐电路250、第三放大电路260及第二转换电路270。本实施方式中，所述第二调谐电路250与所述第三放大电路260用于提供更高的增益，为了节省成本或根据设计需要，在其他实施方式中可将其删除，以直接将所述第二放大电路240的输出与所述第二转换电路270及所述功率检测装置202相连。

所述第一转换电路210包括变压器TF1及差分传输装置X1。所述差分传输装置X1与所述差分传输装置100的结构及功能相同。所述变压器TF1的初级线圈的一端连接所述输入端IN，所述变压器TF1的初级线圈的另一端接地。所述变压器TF1的次级线圈的两端分别与所述差分传输装置X1中的差分对的第一端口连接，所述次级线圈的中心抽头连接所述放大单元201的偏置电压端VB。所述差分传输装置X1中的差分对的第二端口分别连接所述第一放大电路220。

所述第一放大电路220包括NMOS晶体管M4、M5、M6及M7。所述晶体管M4及M5的源极均接地，所述晶体管M4及M5的栅极分别连接所述差分传输装置X1的第二端口，所述晶体管M4的漏极连接所述晶体管M6的源极，所述晶体管M5的漏极连接所述晶体管M7的源极，所述晶体管M6的栅极连接所述晶体管M7的栅极及一电压源VDD，所述晶体管M6及M7的漏极连接所述第一调谐电路230。

所述第一调谐电路230包括平行设置的两传输线T1及T2、差分传输装置X2、电容C1及C2及电阻R1及R2。其中，所述差分传输装置X2与所述差分传输装置100相同。所述传输线T1及T2的第一端连接所述电压源VDD，所述传输线T1及T2的第二端分别连接所述差分传输装置X2中差分对的第一端口，所述差分传输装置X2中差分对的第二端口均悬空，所述晶体管M6的漏极连接所述传输线T1的第二端及所述电容C1的第一端，所述电容C1的第二端连接所述第二放大电路240。所述晶体管M7的漏极连接所述传输线T2的第二端及所述电容C2的第一端，所述电容C2的第二端连接所述第二放大电路240。所述电阻R1及R2依次串联在所述电容C1及C2的第二端之间。所述差分传输装置X2中差分对的第二端口悬空。所述电阻R1及R2之间的节点连接所述放大单元201的偏置电压端VB。

所述第二放大电路240包括NMOS晶体管M8、M9、M10及M11。所述晶体管M8及M9的源极均接地，所述晶体管M8的栅极连接所述电容C1的第二端，其漏极连接所述晶体管M10的源极。所述晶体管M9的栅极连接所述电容C2的第二端，其漏极连接所述晶体管M11的源极。所述晶体管M10的栅极连接所述晶体管M11的栅极及所述电压源VDD。所述晶体管M10及M11的漏极连接所述第二调谐电路250。

所述第二调谐电路250包括平行设置的两传输线T3及T4、差分传输装置X3、电容C3及C4及电阻R3及R4。其中，所述差分传输装置X3与所述差分传输装置100相同。所述传输线T3和T4的第一端连接所述电压源VDD，所述传输线T3及T4的第二端分别连接所述差分传输装置X3中差分对的第一端口，所述差分传输装置X3中差分对的第二端口均悬空。所述晶体管M10的漏极连接所述传输线T3的第二端及所述电容C3的第一端，所述电容C3的第二端连接所述第三放大电路260。所述晶体管M11的漏极连接所述传输线T4的第二端及所述电容C4的第一端，所述电容C4的第二端连接所述第三放大电路260。所述电阻R3及R4依次串联在所述电容C3及C4的第二端之间。所述差分传输装置X3中的差分对的第二端口悬空。所述电阻R3及R4之间的节点连接所述放大单元201的偏置电压端VB。

第三放大电路260包括NMOS晶体管M12、M13、M14及M15。所述晶体管M12及M13的源极均接地，所述晶体管M12的栅极连接所述电容C3的第二端，其漏极连接所述晶体管M14的源极。所述晶体管M13的栅极连接所述电容C4的第二端，其漏极连接所述晶体管M15的源极。所述晶体管M14的栅极连接所述晶体管M15的栅极及所述电压源VDD。所述晶体管M14及M15的漏极连接所述功率检测单元202及所述第二转换电路270。

所述第二转换电路270包括变压器TF2及差分传输装置X4。其中，所述差分传输装置X4与所述差分传输装置100相同。所述变压器TF2的次级线圈的一端连接所述输出端OUT，所述变压器TF2的次级线圈的另一端接地。所述变压器TF2的初级线圈的两端分别与所述差分传输装置X4中差分对的第一端口连接，所述初级线圈的中心抽头连接所述电压源VDD。所述差分传输装置X4中差分对的第二端口分别连接所述晶体管M14及M15的漏极。

所述功率检测单元202包括功率检测器211及模数转换器212。所述功率检测器211包括两输入端INP及INN、一输出端OUTPD、一偏置电压端VBPD、NMOS晶体管M16、M17及M18、电容C5、C6、C7、C8、C9及C10及电阻R5、R6、R7、R8及R9。所述输入端INP及INN分别连接所述晶体管M14及M15的漏极。

所述输入端INP经所述电容C5连接所述晶体管M16的漏极及晶体管M17的源极，所述晶体管M16的栅极经所述电阻R9连接所述功率检测器211的偏置电压端VBPD，所述晶体管M16的源极经所述电容C10接地及连接所述输出端OUTPD。所述电容C7连接在所述晶体管M16的栅极与漏极之间，所述电阻R8连接在所述晶体管M16的漏极与地之间。所述晶体管M17的栅极经所述电阻R7连接所述功率检测器211的偏置电压端VBPD，所述电容C8连接在所述晶体管M17的栅极与漏极之间。所述输入端INN经所述电容C6连接所述晶体管M17的漏极及所述晶体管M18的源极。所述电阻R6连接在所述晶体管M17的漏极与地之间。所述晶体管M18的栅极经所述电阻R5连接所述功率检测器211的偏置电压端VBPD，所述晶体管M18的漏极接地，所述电容C9连接在所述晶体管M18的栅极与漏极之间。

所述模数转换器212的输入端连接所述功率检测器211的输出端OUTPD，所述模数转换器212的输出端连接所述数字信号处理器203的输入端，所述数字信号处理器203包括若干输出端，每一输出端分别连接所述差分传输装置X1、X2、X3及X4中数字控制开关30的控制端VCTR。

使用时，所述变压器TF1通过所述输入端IN接收一单端信号并将其转换为差分信号，并通过所述差分传输装置X1传输到所述晶体管M4及M5的栅极。由于所述晶体管M4及M5的栅极是寄生电容串联寄生电阻，因此所述晶体管M4及M5的栅极可看做高阻，即所述差分传输装置X1中差分对的第二端口连接高阻，其第一端口呈现出容性。因此，所述数字信号处理器203输出的数字控制信号即可通过控制所述差分传输线X1中的数字控制开关30的打开或闭合来调整所述放大单元201的频率。所述第一放大电路220将从所述第一转换电路210接收到的差分信号第一级放大后提供给所述第一调谐电路230。所述第一调谐电路230中的两传输线T1及T2形成电感，所述差分传输装置X2具有容性，所述电阻R1及C1与所述电阻R2及C2用来调整所述放大单元201的偏置电压VB。因此，所述数字信号处理器203输出的数字控制信号即可通过控制所述差分传输线X2中的数字控制开关30的打开或闭合来调整所述放大单元201的频率。所述第二及第三放大电路240及260与所述第一放大电路220的作用相同，用于将所述差分信号进行放大，在此不再赘述。所述第二调谐电路250与所述第一调谐电路230相同，在此不再赘述。所述第二转换电路270中的TF2将通过所述差分传输装置X4接收到的差分信号转换为单端信号后通过所述输出端OUT输出。

在功率检测时，设置功率检测器211的偏置电压VBPD的取值为晶体管M16、M17及M18的阈值电压，以使所述晶体管M16、M17及M18都在导通的边缘。当功率检测器211的输入端INP接收正向信号，其输入端INN接收负向信号时，所述晶体管M18及M16导通，所述晶体管M17截止，此时，所述晶体管M17及M18连接点的电容及输出节点的电容被充电；当所述功率检测器211的输入端INP接收负向信号，其输入端INN接收正向信号时，所述晶体管M18及M16截止，所述晶体管M17导通，此时，所述晶体管M17及M18连接点的寄生电容上的电荷转移到所述晶体管M17与M16的连接点的寄生电容上。因此，所述功率检测器211在整个周期内都能将所述放大单元201的输出功率转换为直流电压并提供给所述数模转换器212。所述模数转换器212将接收到的直流电压转换为数字信号并提供给所述数字信号处理器203，所述数字信号处理器203将接收到的数字信号进行处理后输出数字控制信号以控制所述差分传输装置X1-X4中的数字控制开关30打开或闭合，以此改变所述差分传输装置X1-X4的电容值，进而达到调节所述放大单元201的频率的目的。所述数字信号处理器203将所述功率检测单元202的输出进行存储，并与上一个状态下的输出进行比较，当所述功率检测器211的输出达到最大时，则所述放大单元201的频率完成校准。

所述差分传输装置100可通过数字控制信号来改变所述差分对10的等效介电常数，从而改变所述差分传输装置100在电路中引入的等效电容，进而实现对包括所述差分传输装置100的放大器200的频率的自动调节。所述放大器200具有高Q值，低损耗的特点。

Claims (10)

1.一种差分传输装置，包括一设置在上层的差分对、设置在下层的若干金属横条及若干数字控制开关，所述差分对包括长度相同且宽度相同的第一及第二差分信号线，所述第一及第二差分信号线的第一端口用以接收差分信号，所述第一及第二差分信号线的第二端口悬空或者接输出高阻态，这些金属横条沿第一及第二差分信号线的长度方向排成两列，每列包括的金属横条的数量相等，一列位于第一差分信号线的正下方，另一列位于第二差分信号线的正下方，这些金属横条的长度方向与所述第一及第二差分信号线的长度方向垂直且这两列金属横条以所述第一及第二差分信号线的对称轴为中心线对称分布，一列中的金属横条与另一列中以中心线对称分布的金属横条形成一对，每对金属横条远离所述对称轴的两端悬空，靠近所述对称轴的两端连接一数字控制开关，当所述数字控制开关断开，连接所述数字控制开关的一对金属横条为悬空状态；当所述数字控制开关闭合，连接所述数字控制开关的一对金属横条连接在一起。

2.如权利要求1所述的差分传输装置，其特征在于：每一数字控制开关包括第一至第三NMOS晶体管、第一及第二信号端及一接收数字控制信号的控制端，每一数字控制开关的第一及第二信号端分别连接一对金属横条的靠近对称轴的两端，所述第一NMOS晶体管的源极接地，所述第一NMOS晶体管的漏极连接所述第三NMOS晶体管的源极及所述第一信号端，所述第一NMOS晶体管的栅极连接所述控制端及所述第二及第三NMOS晶体管的栅极，所述第二NMOS晶体管的源极接地，所述第二NMOS晶体管的漏极连接所述第二信号端及所述第三NMOS晶体管的漏极，当所述控制端接收一低电平信号时，所述第一至第三NMOS晶体管均截止，所述数字控制开关断开；当所述控制端接收一高电平信号时，所述第一至第三NMOS晶体管均导通，所述数字控制开关闭合，连接所述数字控制开关的一对金属横条连接在一起。

3.一种放大器，包括一放大单元、一连接所述放大单元的功率检测单元及一连接所述功率检测单元及所述放大单元的数字信号处理器，所述放大单元包括一输入端、一输出端、输入端与输出端之间串联有第一转换电路、第一放大电路、第一调谐电路、第二放大电路及第二转换电路，所述第一转换电路包括一第一变压器及一第一差分传输装置，所述第一差分传输装置包括一设置在上层的差分对、设置在下层的若干金属横条及若干数字控制开关，所述差分对包括长度相同且宽度相同的第一及第二差分信号线，所述第一及第二差分信号线的第一端口用以接收差分信号，所述第一及第二差分信号线的第二端口悬空或者接输出高阻态，这些金属横条沿第一及第二差分信号线的长度方向排成两列，每列包括的金属横条的数量相等，一列位于第一差分信号线的正下方，另一列位于第二差分信号线的正下方，这些金属横条的长度方向与所述第一及第二差分信号线的长度方向垂直且这两列金属横条以所述第一及第二差分信号线的对称轴为中心线对称分布，一列中的金属横条与另一列中以中心线对称分布的金属横条形成一对，每对金属横条远离所述对称轴的两端悬空，靠近所述对称轴的两端连接一数字控制开关，所述第一变压器的初级线圈的一端连接所述输入端，所述第一变压器的初级线圈的另一端接地，所述第一变压器的次级线圈的两端分别与所述第一差分传输装置中的差分对的第一端口连接，所述次级线圈的中心抽头连接所述放大单元的偏置电压端，所述第一差分传输装置中的差分对的第二端口分别连接所述第一放大电路，所述第一转换电路中的第一变压器将通过所述输入端接收到的单端信号转换为差分信号，并通过所述差分传输装置、所述第一放大电路、所述第一调谐电路及所述第二放大电路输出给所述功率检测单元，所述功率检测单元将接收到的差分信号转换为数字信号后输出给所述数字信号处理器，所述数字信号处理器将接收到的数字信号进行处理并输出数字控制信号给所述差分传输装置中的数字控制开关，以控制所述数字控制开关打开或闭合来调整所述放大单元的频率，所述第二转换电路将所述第二放大电路输出的差分信号转换为单端信号从所述输出端输出。

4.如权利要求3所述的放大器，其特征在于：所述第一放大电路包括第四至第七NMOS晶体管，所述第四及第五NMOS晶体管的源极均接地，所述第四及第五NMOS晶体管的栅极分别连接所述第一差分传输装置中差分对的第二端口，所述第四NMOS晶体管的漏极连接所述第六NMOS晶体管的源极，所述第五NMOS晶体管的漏极连接所述第七NMOS晶体管的源极，所述第六NMOS晶体管的栅极连接所述第七NMOS晶体管的栅极及一电压源，所述第六及第七NMOS晶体管的漏极连接所述第一调谐电路。

5.如权利要求4所述的放大器，其特征在于：所述第一调谐电路包括平行设置的第一及第二传输线、与所述第一差分传输装置结构相同的第二差分传输装置、第一及第二电容及第一及第二电阻，所述第一及第二传输线的第一端连接所述电压源，所述第一及第二传输线的第二端分别连接所述第二差分传输装置中差分对的第一端口，所述第二差分传输装置中差分对的第二端口均悬空，所述第六NMOS晶体管的漏极连接所述第一传输线的第二端及所述第一电容的第一端，所述第一电容的第二端连接所述第二放大电路，所述第七NMOS晶体管的漏极连接所述第二传输线的第二端及所述第二电容的第一端，所述第二电容的第二端连接所述第二放大电路，所述第一及第二电阻依次串联在所述第一及第二电容的第二端，所述第二差分传输装置中差分对的第二端口悬空，所述第一及第二电阻之间的节点连接所述放大单元的偏置电压端。

6.如权利要求5所述的放大器，其特征在于：所述第二放大电路包括第八至第十一NMOS晶体管，所述第八及第九NMOS晶体管的源极均接地，所述第八NMOS晶体管的栅极连接所述第一电容的第二端，所述第八NMOS晶体管的漏极连接所述第十NMOS晶体管的源极，所述第九NMOS晶体管的栅极连接所述第二电容的第二端，所述第九NMOS晶体管的漏极连接所述第十一NMOS晶体管的源极，所述第十NMOS晶体管的栅极连接所述第十一NMOS晶体管的栅极及所述电压源，所述第十及第十一NMOS晶体管的漏极连接所述第二调谐电路。

7.如权利要求6所述的放大器，其特征在于：所述放大单元还包括一第二调谐电路及一第三放大电路，所述第二调谐电路及所述第三放大电路连接在所述第二放大电路与所述功率检测单元之间，所述第二调谐电路连接在所述第二放大电路与所述第三放大电路之间，所述第二调谐电路包括平行设置的第三及第四传输线、与所述第一差分传输装置结构相同的第三差分传输装置、第三及第四电容及第三及第四电阻，所述第三及第四传输线的第一端连接所述电压源，所述第三及第四传输线的第二端分别连接所述第三差分传输装置中差分对的第一端口，所述第三差分传输装置中差分对的第二端口均悬空，所述第十NMOS晶体管的漏极连接所述第三传输线的第二端及所述第三电容的第一端，所述第三电容的第二端连接所述第三放大电路，所述第十一NMOS晶体管的漏极连接所述第四传输线的第二端及所述第四电容的第一端，所述第四电容的第二端连接所述第三放大电路，所述第三及第四电阻依次串联在所述第三及第四电容的第二端，所述第三差分传输装置中的差分对的第二端口悬空，所述第三及第四电阻之间的节点连接所述放大单元的偏置电压端。

8.如权利要求7所述的放大器，其特征在于：所述第三放大电路包括第十二至第十五NMOS晶体管，所述第十二及十三NMOS晶体管的源极均接地，所述第十二NMOS晶体管的栅极连接所述第三电容的第二端，所述第十二NMOS晶体管的漏极连接所述第十四NMOS晶体管的源极，所述第十三NMOS晶体管的栅极连接所述第四电容的第二端，所述第十三NMOS晶体管的漏极连接所述第十五NMOS晶体管的源极，所述第十四NMOS晶体管的栅极连接所述第十五NMOS晶体管的栅极及所述电压源，所述第十四及第十五NMOS晶体管的漏极连接所述功率检测单元及所述第二转换电路。

9.如权利要求8所述的放大器，其特征在于：所述第二转换电路包括第二变压器及与所述第一差分传输装置结构相同的第四差分传输装置，所述第二变压器的次级线圈的一端连接所述放大单元的输出端，所述第二变压器的次级线圈的另一端接地，所述第二变压器的初级线圈的两端分别与所述第四差分传输装置中差分对的第一端口连接，所述初级线圈的中心抽头连接所述电压源，所述第四差分传输装置中差分对的第二端口分别连接所述第十四及第十五NMOS晶体管的漏极。

10.如权利要求9所述的放大器，其特征在于：所述功率检测单元包括一功率检测器及一模数转换器，所述功率检测器包括第一及第二输入端、一输出端、一偏置电压端、第十六至第十八NMOS晶体管、第五至第十电容及第五至第九电阻，所述第一及第二输入端分别连接所述第十四及第十五NMOS晶体管的漏极，所述第一输入端经所述第五电容连接所述第十六NMOS晶体管的漏极及第十七NMOS晶体管的源极，所述第十六NMOS晶体管的栅极经所述第九电阻连接所述功率检测器的偏置电压端，所述第十六NMOS晶体管的源极经所述第十电容接地及连接所述功率检测器的输出端，所述第七电容连接在所述第十六NMOS晶体管的栅极与漏极之间，所述第八电阻连接在所述第十六NMOS晶体管的漏极与地之间，所述第十七NMOS晶体管的栅极经所述第七电阻连接所述功率检测器的偏置电压端，所述第八电容连接在所述第十七NMOS晶体管的栅极与漏极之间，所述第二输入端经所述第六电容连接所述第十七NMOS晶体管的漏极及所述第十八NMOS晶体管的源极，所述第六电阻连接在所述第十七NMOS晶体管的漏极与地之间，所述第十八NMOS晶体管的栅极经所述第五电阻连接所述功率检测器的偏置电压端，所述第十八NMOS晶体管的漏极接地，所述第九电容连接在所述第十八NMOS晶体管的栅极与漏极之间，所述模数转换器的输入端连接所述功率检测器的输出端。