JPS62238654A - マイクロ波半導体装置用パツケ−ジ - Google Patents

マイクロ波半導体装置用パツケ−ジ

Info

Publication number
JPS62238654A
JPS62238654A JP61080204A JP8020486A JPS62238654A JP S62238654 A JPS62238654 A JP S62238654A JP 61080204 A JP61080204 A JP 61080204A JP 8020486 A JP8020486 A JP 8020486A JP S62238654 A JPS62238654 A JP S62238654A
Authority
JP
Japan
Prior art keywords
electrode lead
semiconductor device
pattern
microwave semiconductor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61080204A
Other languages
English (en)
Inventor
Keiji Ooya
大矢　敬二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61080204A priority Critical patent/JPS62238654A/ja
Publication of JPS62238654A publication Critical patent/JPS62238654A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明はマイクロ波用半導体装置に適用されるパッケ
ージに関する。
（従来の技術） マイクロ波モノリシックＩＣ（以下ＭＭＩＣと略称する
）、マイクロ波電界効果トランジスタ（以下マイクロ波
ＦＥＴと略称する）等のマイクロ波半導体装置の一例の
構造を第５図ａに上面断面図で、また第５図すに第５図
ａのＡＡ線に沿う断面図で″°　　　　　　　　　　　
っ 各図において、１０１はマイクロ波半導体装置のバッケ
、−ジで次に述べる構造になっている。例えばアルミナ
のような無機質材で形成された絶縁基板１０２の上面に
金属被膜パターンで半導体チップマウン１〜領域１０３
ａと、電極導出パターン１０３ｂ。
１０３ｂ・・・が設けられ、その電極導出パターンは絶
縁基板１０２の側面から下面に延在し、　この下面の延
在部に金属の電極端子１０４．１０４・・・が取着され
ている。また、上記絶縁基板上面にはその端縁にこの絶
縁基板と同じ材質の側壁１０５が取着され、　この側壁
上には金属Ｍ１０６が側壁上部に被着された金属膜１０
５ａに例えばはんだ接合されて密閉型のパッケージ■」
が形成される。　（なお、上記構造のパッケージについ
ては特願昭５９−１８１８１８号明細書参照） また上記半導体チップマウント領域１０３ａに半導体チ
ップ１０７をマウントし、　その電極パッド（図示省略
）をボンディング細線１０８で電極導出パターン１０３
ｂに接続し電極導出を行なってマイクロ波半導体装置が
形成されている。
（発明が解決しようとする問題点） パッケージにおける半導体チップと電極導出パターンを
電気的に接続するボンディング細線はリアクタンス成分
を有するため、これがマイクロ波領域になると無視でき
ない。すなわち、上記リアクタンス成分はマイクロ波半
導体装置におけるインピーダンス整合のずれを生じさせ
、ＭＭＩＣやマイクロ波半導体装置の高周波特性の劣化
を招く。
また、マイクロ波半導体装置用パッケージ自体には寄生
インダクタンスや寄生容量、すなわち、リアクタンス成
分が存在するため、救主と同様に高周波特性の劣化を生
ずる・問題点があった。
この発明は上記従来の問題点に鑑み、マイクロ波半導体
装置用パッケージの改良構造を提供する。
〔発明の構成〕
（問題点を解決するための手段） この発明にかかるマイクロ波半導体装置用パッケージは
、絶縁基板（１０２）の表面に金属層で形成されたマウ
ント領域（１０３ａ）および電極導出パターン（１０３
ｂ）と、前記電極導出パターンと電気的接続手段（１０
ｇ）を備えてマウント領域パターンにマウントされたマ
イクロ波半導体チップ（１０７）と、前記絶縁基板に取
着され電極導出パターンと電気的に接続され金属でなる
電極端子（１０４，１０４・・・）を備えたものにおい
て、電極導出パターン（１２）がインピーダンス整合を
とるために部分的に幅の異なる部分（１２ａ）を有する
ことを特徴とし、マイクロ波半導体装置の高周波特性の
劣化を極めて小にする。
（作　用） この発明はマイクロ波半導体装置の電極導出パターンの
幅を部分的に変えることによって、電極導出のボンディ
ング細線とパッケージ自体の有するリアクタンス成分を
打ち消し、インピーダンス整合のずれをなくすようにし
て高周波特性の劣化を低減する。
（実施例） 以下、この発明の一実施例につき第１図ないし第４図を
参照して説明する。なお、説明において従来と変わらな
い部分については図面に従来と同じ符号をつけて示し説
明を省略する。
第１図ａに上面断面図で、第１図すに第１図ａのＡＡ線
に沿う断面図で示されるマイクロ波半導体装置はそのパ
ッケージ旦において絶縁基板１０２上面に形成された金
属被膜パターンの電極導出パターン１２．１２・・・が
一部に広幅部１２ａ、　１２ａ・・・を備えるこの広幅
部１２ａは一例として電極導出パターンが０．４＋ｗａ
のとき０．８−程に設けてインピーダンス整合のずれを
除くのに好適である。
次に、電極導出パターンの一部幅を異ならしめた数例を
第２図ないし第４図に示す。第２図に示す電極導出パタ
ーン２２は二個所に広幅部２２ａ、　２２ａを備え、第
３図に示す電極導出パターン３２は端部に狭幅部３２ａ
を備え、第４図に示す電極導出パターン４２は端部に広
幅部４２ａを備えたものである。
〔発明の効果〕
この発明によれば、ｌ！電極導出パターン幅を部分的に
変えてインピーダンス整合をとるようにしたので、ボン
ディング細線やマイクロ波半導体装置用パッケージ自体
の有するリアクタンス成分によって生ずるマイクロ波半
導体装置のインピーダンス整合のずれをなくし、ＭＭＩ
Ｃやマイクロ波ＦＨＴの高周波特性の劣化を極めて小さ
くすることができる顕著な利点がある。
【図面の簡単な説明】
第１図ａはこの発明の一実施例のマイクロ波半導体装置
のパッケージ上面断面図、第１図すは第１図ａのＡＡ線
に沿う断面図、第２図ないし第４図はいずれも夫々が電
極導出パターンの部分的に幅の異なる部分を示す正面図
、第５図は従来のマイクロ波半導体装置のパッケージの
上面断面図である。 １１−−−　・−・・−マイクロ波半導体装置のパッケ
ージ１２、２２．３２．４２・・・電極導出パターン１
２ａ、　２２ａ、　４２ａ・・・電極導出パターンの広
輔部３２ａ・・・・・・電極導出パターンの狭幅部１０
２・・・・・・絶縁基板 １０３ａ・・・・・・半導体チップマウント領域のパタ
ーン１０４、１０４・・・・・・・・・電極端子１０５
・・・・・・側壁 １０７・・・・・・半導体チップ 代理人　弁理士　　井　上　−男 第１図 ＠２ｒｌＡ 第　　３　　図 第　　４　　図 ｔｏＺ　　　ｔＤ３ａ　　ｔＱ３ｆｋ 第　　５　　図

Claims (1)

    【特許請求の範囲】
  1. 絶縁基板の表面に金属層で形成されたマウント領域パタ
    ーンおよび電極導出パターンと、前記電極導出パターン
    と電気的接続手段を備えてマウント領域パターンにマウ
    ントされたマイクロ波半導体チップと、前記絶縁基板に
    取着され電極導出パターンと電気的に接続され金属でな
    る電極端子を備えたマイクロ波半導体装置用パッケージ
    において、電極導出パターンがインピーダンス整合をと
    るために部分的に幅の異なる部分を有することを特徴と
    するマイクロ波半導体装置用パッケージ。
JP61080204A 1986-04-09 1986-04-09 マイクロ波半導体装置用パツケ−ジ Pending JPS62238654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61080204A JPS62238654A (ja) 1986-04-09 1986-04-09 マイクロ波半導体装置用パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61080204A JPS62238654A (ja) 1986-04-09 1986-04-09 マイクロ波半導体装置用パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62238654A true JPS62238654A (ja) 1987-10-19

Family

ID=13711850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61080204A Pending JPS62238654A (ja) 1986-04-09 1986-04-09 マイクロ波半導体装置用パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62238654A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392009A (ja) * 1989-09-04 1991-04-17 Nec Corp 弾性表面波装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0392009A (ja) * 1989-09-04 1991-04-17 Nec Corp 弾性表面波装置

Similar Documents

Publication Publication Date Title
US8222734B2 (en) Hybrid integrated circuit device and electronic device
JPH04180401A (ja) 高周波伝送線路
GB2269935A (en) Compact semiconductor device with moulded body
JPH0766949B2 (ja) Ｉｃパッケージ
JP2728322B2 (ja) 半導体装置
JPS62238654A (ja) マイクロ波半導体装置用パツケ−ジ
JP2002164658A (ja) モジュール基板
JPS62269349A (ja) 半導体装置
JPS6218747A (ja) マイクロ波半導体装置
JP2606487B2 (ja) 半導体装置
US5581123A (en) Semiconductor device and its manufacturing method
JP2970622B2 (ja) 半導体装置及びその製造方法
JPH04296103A (ja) 高周波半導体混成集積回路装置
JPH05211279A (ja) 混成集積回路
JPH0312465B2 (ja)
JPH0272654A (ja) Ｉｃパッケージ及びその接続構造
JPS5840339B2 (ja) 高周波トランジスタ
JPH065731A (ja) セラミックパッケージ及び半導体装置
GB2300068A (en) Semiconductor device
JPS6151944A (ja) 半導体集積回路装置用パツケ−ジ
JPH05299570A (ja) 半導体装置
JPH02140969A (ja) 半導体集積回路装置
JPH0653345A (ja) 低融点ガラス封止型パッケージ
JPS6367804A (ja) チツプ型遅延素子
JPH0629347A (ja) Ｔａｂパッケージ及びその製造方法