JP2520799Y2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2520799Y2 JP2520799Y2 JP12698190U JP12698190U JP2520799Y2 JP 2520799 Y2 JP2520799 Y2 JP 2520799Y2 JP 12698190 U JP12698190 U JP 12698190U JP 12698190 U JP12698190 U JP 12698190U JP 2520799 Y2 JP2520799 Y2 JP 2520799Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- amplifier circuit
- level shift
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は増幅回路がそれぞれ形成された二つのチッ
プが、交流バイパスコンデンサチップ及びこれと並列に
接続された直流レベルシフト素子のチップで結合された
混成集積回路に関する。
プが、交流バイパスコンデンサチップ及びこれと並列に
接続された直流レベルシフト素子のチップで結合された
混成集積回路に関する。
「従来の技術」 従来のこの種の混成集積回路を第２図に示す。セラミ
ックなどの絶縁基板11上に、半導体集積回路からなる例
えばFETの増幅回路が形成されたチップ12と、同様に半
導体集積回路のFETの増幅回路が形成されたチップ13と
が搭載され、これら増幅回路チップ12,13間において、
交流バイパスコンデンサチップ14と直流レベルシフト素
子としてツエナーダイオードチップ15とが絶縁基板11上
に搭載されている。交流バイパスコンデンサチップ14の
一方の電極側とツエナーダイオードチップ15の陰極側と
が、絶縁基板11上に形成された導電層16上に例えば導電
性接着剤で接着されている。その導電層16と増幅回路チ
ップ12の出力側とが例えば金のリボン状リード線17で互
いに接続される。コンデンサチップ14の他方の電極側と
ツエナーダイオードチップ15の陽極側とが金のリボン状
リード線18を通じて増幅回路チップ13の入力側に接続さ
れる。
ックなどの絶縁基板11上に、半導体集積回路からなる例
えばFETの増幅回路が形成されたチップ12と、同様に半
導体集積回路のFETの増幅回路が形成されたチップ13と
が搭載され、これら増幅回路チップ12,13間において、
交流バイパスコンデンサチップ14と直流レベルシフト素
子としてツエナーダイオードチップ15とが絶縁基板11上
に搭載されている。交流バイパスコンデンサチップ14の
一方の電極側とツエナーダイオードチップ15の陰極側と
が、絶縁基板11上に形成された導電層16上に例えば導電
性接着剤で接着されている。その導電層16と増幅回路チ
ップ12の出力側とが例えば金のリボン状リード線17で互
いに接続される。コンデンサチップ14の他方の電極側と
ツエナーダイオードチップ15の陽極側とが金のリボン状
リード線18を通じて増幅回路チップ13の入力側に接続さ
れる。
このようにして一方の増幅回路の出力側と他方の増幅
回路の入力側とが交流バイパスコンデンサおよびレベル
シフト用ツエナーダイオードの並列回路を通じて結合さ
れ、例えば直流から10GHzまでの超広帯域の増幅が可能
となる。ツエナーダイオードチップ15は、FETの増幅回
路において、そのFETによっては入力がゼロでも出力が
生じるため、入力ゼロで出力ゼロとなるように直流レベ
ルをシフトするものである。
回路の入力側とが交流バイパスコンデンサおよびレベル
シフト用ツエナーダイオードの並列回路を通じて結合さ
れ、例えば直流から10GHzまでの超広帯域の増幅が可能
となる。ツエナーダイオードチップ15は、FETの増幅回
路において、そのFETによっては入力がゼロでも出力が
生じるため、入力ゼロで出力ゼロとなるように直流レベ
ルをシフトするものである。
「考案が解決しようとする課題」 従来のこの種の混成集積回路においては、コンデンサ
チップ14とツエナーダイオードチップ15とが、増幅回路
チップ12,13の配列方向に配列されており、増幅回路チ
ップ12の増幅回路チップ13との段間距離が長くなり、こ
れら間の結合部のリード線の長さが長くなり、インダク
タンスや浮遊容量が大となり、高い周波数成分が通り難
くなり、十分周波数帯域を広げることができなかった。
チップ14とツエナーダイオードチップ15とが、増幅回路
チップ12,13の配列方向に配列されており、増幅回路チ
ップ12の増幅回路チップ13との段間距離が長くなり、こ
れら間の結合部のリード線の長さが長くなり、インダク
タンスや浮遊容量が大となり、高い周波数成分が通り難
くなり、十分周波数帯域を広げることができなかった。
「課題を解決するための手段」 この考案によれば二つの増幅回路チップの間におい
て、交流バイパスコンデンサチップ上に直流レベルシフ
ト素子のチップが乗せられている。
て、交流バイパスコンデンサチップ上に直流レベルシフ
ト素子のチップが乗せられている。
「実施例」 第１図にこの考案の実施例を示し、第２図と対応する
部分は同一符号を付けてある。この考案においては増幅
回路チップ12,13間において交流バイパスコンデンサチ
ップ14がその一方の電極を導電層16に接続されて絶縁基
板11上に搭載され、そのコンデンサチップ14上に直流レ
ベルシフト素子としてのツエナーダイオードチップ15が
乗せられる。このツエナーダイオードチップ15の陰極側
がコンデンサチップ14の他方の電極に接続される。コン
デンサチップ14およびツエナーダイオードチップ15の間
に金のリボン状リード線21の一端部が挟まれてこれらに
接続され、リード線21の他端は増幅回路チップ12の出力
側に接続される。導電層16と増幅回路チップ13の入力側
とが金のリボン状リード線22で接続される。ツエナーダ
イオードチップ15の陽極側は金の線状リード線23で導電
層16と接続される。この接続は例えば、いわゆるワイヤ
ボンデイングにより行われる。
部分は同一符号を付けてある。この考案においては増幅
回路チップ12,13間において交流バイパスコンデンサチ
ップ14がその一方の電極を導電層16に接続されて絶縁基
板11上に搭載され、そのコンデンサチップ14上に直流レ
ベルシフト素子としてのツエナーダイオードチップ15が
乗せられる。このツエナーダイオードチップ15の陰極側
がコンデンサチップ14の他方の電極に接続される。コン
デンサチップ14およびツエナーダイオードチップ15の間
に金のリボン状リード線21の一端部が挟まれてこれらに
接続され、リード線21の他端は増幅回路チップ12の出力
側に接続される。導電層16と増幅回路チップ13の入力側
とが金のリボン状リード線22で接続される。ツエナーダ
イオードチップ15の陽極側は金の線状リード線23で導電
層16と接続される。この接続は例えば、いわゆるワイヤ
ボンデイングにより行われる。
直流レベルシフト素子のチップとしてはツエナーダイ
オードチップのみならず、接合ダイオードなど他の素子
でもよい。
オードチップのみならず、接合ダイオードなど他の素子
でもよい。
「考案の効果」 以上述べたように、この考案においては直流レベルシ
フト素子のチップは交流バイパスコンデンサチップ上に
乗せられているため、従来よりも、増幅回路チップ12,1
3間の距離を短くすることができ、増幅回路間の段間結
合部のインダクタンス、浮遊容量を小さくすることがで
き、従来よりも広帯域で動作可能なものが得られる。リ
ード線23は比較的長くなっても直流成分の通路であるた
め問題はない。なお、直流レベルシフト素子チップを下
にし、その上に交流バイパスコンデンサチップを乗せる
場合は、増幅回路チップ12,13間の間隔は、この考案と
同一とすることができるが、コンデンサチップの上側と
増幅回路チップ13とを接続するリード線が長くなり、好
ましくない。
フト素子のチップは交流バイパスコンデンサチップ上に
乗せられているため、従来よりも、増幅回路チップ12,1
3間の距離を短くすることができ、増幅回路間の段間結
合部のインダクタンス、浮遊容量を小さくすることがで
き、従来よりも広帯域で動作可能なものが得られる。リ
ード線23は比較的長くなっても直流成分の通路であるた
め問題はない。なお、直流レベルシフト素子チップを下
にし、その上に交流バイパスコンデンサチップを乗せる
場合は、増幅回路チップ12,13間の間隔は、この考案と
同一とすることができるが、コンデンサチップの上側と
増幅回路チップ13とを接続するリード線が長くなり、好
ましくない。
第１図はこの考案の実施例の一部を示す側面図、第２図
は従来の混成集積回路を示す側面図である。
は従来の混成集積回路を示す側面図である。
Claims (1)
- 【請求項１】増幅回路がそれぞれ形成された二つのチッ
プと、 これら増幅回路を結合する交流バイパスコンデンサチッ
プおよびこれと並列に接続された直流レベルシフト素子
のチップと、 が共通の絶縁基板上に搭載された混成集積回路におい
て、 上記交流バイパスコンデンサチップ上に上記直流レベル
シフト素子のチップが載せられていることを特徴とする
混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12698190U JP2520799Y2 (ja) | 1990-11-29 | 1990-11-29 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12698190U JP2520799Y2 (ja) | 1990-11-29 | 1990-11-29 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0482866U JPH0482866U (ja) | 1992-07-20 |
| JP2520799Y2 true JP2520799Y2 (ja) | 1996-12-18 |
Family
ID=31874505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12698190U Expired - Fee Related JP2520799Y2 (ja) | 1990-11-29 | 1990-11-29 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520799Y2 (ja) |
-
1990
- 1990-11-29 JP JP12698190U patent/JP2520799Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0482866U (ja) | 1992-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784884A (en) | Low parasitic microwave package | |
| US20160013169A1 (en) | Passive component integrated with semiconductor device in semiconductor package | |
| US4788584A (en) | RF transistor package with capacitor | |
| JP4885635B2 (ja) | 半導体装置 | |
| JPS5884510A (ja) | Ｆｅｔ装置を用いたｒｆ増巾回路 | |
| JPH0669408A (ja) | 高周波電力増幅用半導体装置 | |
| JP2520799Y2 (ja) | 混成集積回路 | |
| JP3946874B2 (ja) | 半導体装置 | |
| JP6265415B2 (ja) | 増幅装置 | |
| US5399906A (en) | High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator | |
| JP4908091B2 (ja) | 半導体装置 | |
| JPS6218747A (ja) | マイクロ波半導体装置 | |
| US4646125A (en) | Semiconductor device including Darlington connections | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPH02105701A (ja) | マイクロ波集積回路用バイアス回路 | |
| JP2624370B2 (ja) | 高周波集積回路 | |
| JP5098558B2 (ja) | 半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JPS6224667A (ja) | 光・電子集積回路素子 | |
| JPH0436112Y2 (ja) | ||
| CN115398611A (zh) | 半导体装置 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01284006A (ja) | トランジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |