JP6265415B2 - 増幅装置 - Google Patents

増幅装置 Download PDF

Info

Publication number
JP6265415B2
JP6265415B2 JP2014011764A JP2014011764A JP6265415B2 JP 6265415 B2 JP6265415 B2 JP 6265415B2 JP 2014011764 A JP2014011764 A JP 2014011764A JP 2014011764 A JP2014011764 A JP 2014011764A JP 6265415 B2 JP6265415 B2 JP 6265415B2
Authority
JP
Japan
Prior art keywords
terminal
fet chip
stage fet
stage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014011764A
Other languages
English (en)
Other versions
JP2015139207A5 (ja
JP2015139207A (ja
Inventor
宮澤　直行
直行 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2014011764A priority Critical patent/JP6265415B2/ja
Priority to US14/604,029 priority patent/US9331640B2/en
Publication of JP2015139207A publication Critical patent/JP2015139207A/ja
Priority to US15/099,866 priority patent/US9866186B2/en
Publication of JP2015139207A5 publication Critical patent/JP2015139207A5/ja
Application granted granted Critical
Publication of JP6265415B2 publication Critical patent/JP6265415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/15—Indexing scheme relating to amplifiers the supply or bias voltage or current at the drain side of a FET being continuously controlled by a controlling signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/391—Indexing scheme relating to amplifiers the output circuit of an amplifying stage comprising an LC-network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)

Description

本発明は、増幅装置に関するものである。
高利得の高出力電力増幅を行うため、直列に接続された複数の増幅用アンプデバイスを備える増幅装置が知られている。特許文献１には、そのような増幅装置が開示されている。この増幅装置では、直列に接続される複数の増幅用アンプデバイスが１つの半導体チップに集積されている。また、この増幅装置は、３つの整合回路を更に備える。第１の整合回路は、入力端子と初段の増幅用アンプデバイスの入力端との間に接続されている。第２の整合回路は、初段の増幅用アンプデバイスの出力端と第２段の増幅用アンプデバイスの入力端との間に接続されている。第３の整合回路は、出力端子と第２段の増幅用アンプデバイスの出力端との間に接続されている。これら３つの整合回路と１つの半導体チップとは、共通の誘電体基板上に実装されている。
特開２０００−７７９５４号公報
特許文献１に記載された増幅装置では、上述のように３つの整合回路が設けられている。しかしながら、このように多数の整合回路を設けることは、部品コストや実装工数が増加する原因となる。本発明は、このような問題点に鑑みてなされたものであり、整合回路の数を削減して部品コストや実装工数を抑えることができる増幅装置を提供することを目的とする。
上述した課題を解決するために、本願発明による増幅装置は、第一方向に並ぶ一対の縁部を有するパッケージと、一方の縁部に設けられた入力端子と、他方の縁部に設けられた出力端子と、パッケージに内蔵され、第一ボンディングワイヤによって入力端子と直接的に接続された入力端を有する第一段ＦＥＴチップと、一方の縁部に設けられ、第二ボンディングワイヤによって第一段ＦＥＴチップの出力端と直接的に接続された第一段間端子と、一方の縁部に設けられた第二段間端子と、パッケージに内蔵され、第三ボンディングワイヤによって出力端子と直接的に接続された出力端を有し、第一段ＦＥＴチップよりも出力が大きい第二段ＦＥＴチップと、パッケージに内蔵され、一方の電極が、第四ボンディングワイヤを介して第二段間端子と接続され、第五ボンディングワイヤを介して第二段ＦＥＴチップの入力端と接続されたインピーダンス整合用のキャパシタ素子と、を備え、一方の縁部と第一段ＦＥＴチップとの距離が、他方の縁部と第一段ＦＥＴチップとの距離よりも短く、他方の縁部と第二段ＦＥＴチップとの距離が、一方の縁部と第二段ＦＥＴチップとの距離よりも短い。
本発明に係る増幅装置によれば、整合回路の数を削減して部品コストや実装工数を抑えることができる。
図１は、一実施形態に係る増幅装置の構成を示す平面図である。 図２は、配線基板上に増幅装置が実装された様子を示す側断面図である。 図３は、配線基板の配線パターンを示す平面図である。 図４（ａ）は、第一段ＦＥＴチップの拡大断面図である。図４（ｂ）は、第二段ＦＥＴチップの拡大断面図である。 図５は、増幅装置の使用例を示す回路図である。 図６は、第１変形例に係る増幅装置の構成を示す平面図である。 図７は、第２変形例に係る増幅装置の構成を示す平面図である。
［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。（１）本願発明による増幅装置は、第一方向に並ぶ一対の縁部を有するパッケージと、一方の縁部に設けられた入力端子と、他方の縁部に設けられた出力端子と、パッケージに内蔵され、第一ボンディングワイヤによって入力端子と直接的に接続された入力端を有する第一段ＦＥＴチップと、一方の縁部に設けられ、第二ボンディングワイヤによって第一段ＦＥＴチップの出力端と直接的に接続された第一段間端子と、一方の縁部に設けられた第二段間端子と、パッケージに内蔵され、第三ボンディングワイヤによって出力端子と直接的に接続された出力端を有し、第一段ＦＥＴチップよりも出力が大きい第二段ＦＥＴチップと、パッケージに内蔵され、一方の電極が、第四ボンディングワイヤを介して第二段間端子と接続され、第五ボンディングワイヤを介して第二段ＦＥＴチップの入力端と接続されたインピーダンス整合用のキャパシタ素子と、を備え、一方の縁部と第一段ＦＥＴチップとの距離が、他方の縁部と第一段ＦＥＴチップとの距離よりも短く、他方の縁部と第二段ＦＥＴチップとの距離が、一方の縁部と第二段ＦＥＴチップとの距離よりも短い。
この増幅装置では、第一段ＦＥＴチップが一方の縁部寄りに配置されており、第二段ＦＥＴチップが他方の縁部寄りに配置されている。これにより、入力端子と第一段ＦＥＴチップとを接続する第一ボンディングワイヤ、及び出力端子と第二段ＦＥＴチップとを接続する第三ボンディングワイヤを従来よりも短くすることができるので、第一ボンディングワイヤ及び第三ボンディングワイヤのインダクタンスを低くすることができる。また、通常、第一段ＦＥＴチップの入力端子及び出力端子の各インピーダンスは、外部インピーダンスに近く十分な大きさを有する。また、第二段ＦＥＴチップの出力端子のインピーダンスは、入力端子のインピーダンスと比較して十分に高い。従って、上記の増幅装置によれば、入力端子と第一段ＦＥＴチップとの間の整合回路、及び出力端子と第二段ＦＥＴチップとの間の整合回路を削減することができ、部品コストや実装工数を抑えることができる。
（２）また、上記増幅装置において、第四ボンディングワイヤの一つの長さと第五ボンディングワイヤの一つの長さの合計は、第三ボンディングワイヤの一つの長さよりも長くてもよい。
（３）また、上記増幅装置において、第一段ＦＥＴチップの入力端子のインピーダンスは、第二段ＦＥＴチップの入力端子のインピーダンスよりも高く、第一段ＦＥＴチップの出力端子のインピーダンスは、第二段ＦＥＴチップの出力端子のインピーダンスよりも高くてもよい。
（４）また、上記増幅装置において、一対の縁部に沿った方向における出力端子の幅は、該方向における入力端子、第一段間端子、及び第二段間端子の幅よりも大きくてもよい。通常、第二段ＦＥＴチップからの出力電力は、第一段ＦＥＴチップの入力電力及び出力電力よりも格段に大きい。従って、出力端子の幅が他の端子の幅よりも大きいことにより、出力端子の抵抗値を低減して大きな電力を効率良く出力することができる。
（５）また、上記増幅装置は、一方の縁部に設けられ、第一段間端子と第二段間端子との間に配置された第三端子を更に備え、第三端子はグランド電位を有する端子であってもよい。これにより、一方の縁部の端子間のアイソレーションを高めることができる。
（６）また、上記増幅装置において、第一段間端子と第二段間端子とはパッケージの外部において互いに接続されてもよい。
（７）また、上記増幅装置において、第二段ＦＥＴチップのチップサイズは第一段ＦＥＴチップのチップサイズよりも大きくてもよい。これにより、第一段ＦＥＴチップからの出力電力よりも大きい出力電力を第二段ＦＥＴチップが好適に生成することができる。
［本願発明の実施形態の詳細］
本発明の実施形態にかかる増幅装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１の実施の形態）
図１は、本実施形態に係る増幅装置１Ａの構成を模式的に示す平面図である。図１に示されるように、増幅装置１Ａは、パッケージ１０と、リードフレームのダイスステージ１１と、入力端子１２と、第一段間端子１３と、第二段間端子１４と、出力端子１５，１６と、第一段ＦＥＴチップ２０と、第二段ＦＥＴチップ３０と、キャパシタ素子４０とを備えている。
パッケージ１０は、例えばモールド成形されたエポキシ樹脂等の樹脂材料によって構成され、第一段ＦＥＴチップ２０、第二段ＦＥＴチップ３０、及びキャパシタ素子４０を内蔵する。パッケージ１０は、例えば長方形状といった平面形状を有しており、第一方向Ａ１に並んだ一対の縁部１０ａ，１０ｂを有する。縁部１０ａ，１０ｂは、第一方向Ａ１と交差する第二方向Ａ２に沿って延びている。ダイスステージ１１は、金属製の板状部材である。ダイスステージ１１は、パッケージ１０の下面（配線基板に実装される際に該配線基板と対向する側の面）に設けられており、パッケージ１０から露出している。ダイスステージ１１上には、第一段ＦＥＴチップ２０、第二段ＦＥＴチップ３０、及びキャパシタ素子４０が実装されている。
入力端子１２、第一段間端子１３、第二段間端子１４、及び出力端子１５，１６は、金属製の端子であって、パッケージ１０の下面に設けられており、パッケージ１０から露出している。これらのうち、入力端子１２、第一段間端子１３、及び第二段間端子１４は、パッケージの一方の縁部１０ａにおいてこの順に並んで設けられている。また、出力端子１５，１６は、パッケージの他方の縁部１０ｂにおいて並んで設けられている。入力端子１２には、パッケージ１０の外部から電気的な入力信号が与えられる。第一段間端子１３は、後述する第一段ＦＥＴチップ２０からの電気的な出力信号をパッケージ１０の外部へ出力する。第二段間端子１４は、例えばパッケージ１０の外部において第一段間端子１３と電気的に接続され、第一段間端子１３から出力された電気信号を入力する。出力端子１５，１６は、後述する第二段ＦＥＴチップ３０からの電気的な出力信号をパッケージ１０の外部へ出力する。なお、他方の縁部１０ｂには更に一つの端子９１が設けられているが、この端子９１は未使用端子である。未使用端子とは、パッケージ１０内において、他の端子とボンディングワイヤで接続されていない端子である。
第一段ＦＥＴチップ２０は、例えば高移動度トランジスタ（ＨＥＭＴ）といったＦＥＴを内蔵するチップであって、入力端２０ａ及び出力端２０ｂを有する。第一段ＦＥＴチップ２０は、入力端２０ａに入力された電気信号を増幅し、増幅後の電気信号を出力端２０ｂから出力する。入力端２０ａは例えばゲートであり、出力端２０ｂは例えばドレインである。その場合、ソースはダイスステージ１１に接続される。ダイスステージ１１は、例えば基準電位（接地電位）とされる。
第一段ＦＥＴチップ２０は、パッケージ１０の内部において、一方の縁部１０ａ寄りの領域に配置されている。すなわち、一方の縁部１０ａと第一段ＦＥＴチップ２０との距離Ｄ１は、他方の縁部１０ｂと第一段ＦＥＴチップ２０との距離Ｄ２よりも短い。より好ましくは、第一段ＦＥＴチップ２０は、パッケージ１０の中心線Ｃ１に対して縁部１０ａ側の領域内に配置される。入力端２０ａは、ボンディングワイヤ１７ａ（第一ボンディングワイヤ）によって入力端子１２と直接的に接続されている。また、出力端２０ｂは、ボンディングワイヤ１７ｂ（第二ボンディングワイヤ）によって第一段間端子１３と直接的に接続されている。ここで、直接的とは、能動的又は受動的な回路要素を含む他のチップを一切介しておらず互いに短絡されているという意味である。なお、入力端２０ａのインピーダンスは、入力端子１２のインピーダンスと等しいことが好ましい。
第二段ＦＥＴチップ３０は、例えばＨＥＭＴといったＦＥＴを内蔵するチップであって、入力端３０ａ及び出力端３０ｂを有する。第二段ＦＥＴチップ３０は、入力端３０ａに入力された電気信号を増幅し、増幅後の電気信号を出力端３０ｂから出力する。入力端３０ａは例えばＦＥＴのゲートであり、出力端３０ｂは例えばＦＥＴのドレインである。その場合、ＦＥＴのソースはダイスステージ１１に接続される。
第二段ＦＥＴチップ３０は、パッケージ１０の内部において、他方の縁部１０ｂ寄りの領域に配置されている。すなわち、他方の縁部１０ｂと第二段ＦＥＴチップ３０との距離Ｄ３は、一方の縁部１０ａと第二段ＦＥＴチップ３０との距離Ｄ４よりも短い。より好ましくは、第二段ＦＥＴチップ３０は、パッケージ１０の中心線Ｃ１に対して縁部１０ｂ側の領域内に配置される。出力端３０ｂは、ボンディングワイヤ１７ｃ（第三ボンディングワイヤ）によって出力端子１５，１６と直接的に接続されている。この第二段ＦＥＴチップ３０は、第一段ＦＥＴチップ２０によって増幅された電気信号を更に増幅する。そのため、第二段ＦＥＴチップ３０のチップサイズＬ２は、第一段ＦＥＴチップ２０のチップサイズＬ１よりも大きい。なお、第一段ＦＥＴチップ２０の入力端２０ａのインピーダンスは、第二段ＦＥＴチップ３０の入力端３０ａのインピーダンスよりも高いことが好ましい。また、第一段ＦＥＴチップ２０の出力端２０ｂのインピーダンスは、第二段ＦＥＴチップ３０の出力端３０ｂのインピーダンスよりも高いことが好ましい。
キャパシタ素子４０は、インピーダンス整合用のキャパシタを内蔵する素子であって、一対の電極を有する。キャパシタ素子４０の一方の電極４０ａは、ボンディングワイヤ１７ｄ（第四ボンディングワイヤ）を介して第二段間端子１４と直接的に接続されている。また、この一方の電極４０ａは、ボンディングワイヤ１７ｅ（第五ボンディングワイヤ）を介して第二段ＦＥＴチップ３０の入力端３０ａと直接的に接続されている。キャパシタ素子４０の他方の電極は、ダイスステージ１１に接続されている。ボンディングワイヤ１７ｄの一つの長さとボンディングワイヤ１７ｅの一つの長さとの合計は、ボンディングワイヤ１７ｃの一つの長さよりも長い。
図２は、配線基板５０上に増幅装置１Ａが実装された様子を示す側断面図である。また、図３は、配線基板５０の配線パターンを示す平面図である。図２及び図３に示されるように、配線基板５０は、誘電体基板５８と、配線パターン５１〜５５と、基準電位用の配線パターン５６とを備える。誘電体基板５８は、主面５８ａ及び裏面５８ｂを有する。配線パターン５１〜５５は主面５８ａ上に設けられ、基準電位用の配線パターン５６は裏面５８ｂ上の全面に設けられる。配線パターン５１の一端部５１ａには、入力端子１２が導電性接着剤（例えば銀ペースト）を介して接合される。配線パターン５２の一端部５２ａ及び他端部５２ｂそれぞれには、第一段間端子１３及び第二段間端子１４それぞれが導電性接着剤５９ａを介して接合される。これにより、第一段間端子１３と第二段間端子１４とは、パッケージ１０の外部において互いに接続される。配線パターン５３の一端部５３ａには、出力端子１５，１６が導電性接着剤５９ｂを介して接合される。配線パターン５４は、ダイスステージ１１と対向する位置に設けられており、導電性接着剤５９ｃを介してダイスステージ１１と接合される。この配線パターン５４は、主面５８ａと裏面５８ｂとの間を貫通する複数のスルービア５７を介して、基準電位用の配線パターン５６と電気的に接続されている。なお、配線パターン５５には未使用端子９１が接合される。
図４（ａ）及び図４（ｂ）は、第一段ＦＥＴチップ２０及び第二段ＦＥＴチップ３０の拡大断面図である。図４（ａ）に示されるように、第一段ＦＥＴチップ２０は、半導体基板（例えばＧａＮ基板若しくはＧａＡｓ基板）２１と、半導体基板２１の主面２１ａ上に設けられた、入力端２０ａとしてのゲートパッド２２、ソースパッド２３、及び出力端２０ｂとしてのドレインパッド２４とを有する。半導体基板２１の裏面２１ｂは、導電性接着剤（例えば銀ペースト）１８を介してダイスステージ１１に接合されている。ゲートパッド２２及びドレインパッド２４には、ボンディングワイヤ１７ａ及び１７ｂの各一端がそれぞれ接合されている。ソースパッド２３は、半導体基板２１を主面２１ａから裏面２１ｂに貫通するソースビア２５を介して導電性接着剤１８と電気的に接続されている。また、図４（ｂ）に示されるように、第二段ＦＥＴチップ３０は、半導体基板（例えばＧａＮ基板若しくはＧａＡｓ基板）３１と、半導体基板３１の主面３１ａ上に設けられた、入力端３０ａとしてのゲートパッド３２、ソースパッド３３、及び出力端３０ｂとしてのドレインパッド３４とを有する。半導体基板３１の裏面３１ｂは、導電性接着剤（例えば銀ペースト）１９を介してダイスステージ１１に接合されている。ゲートパッド３２及びドレインパッド３４には、ボンディングワイヤ１７ｅ及び１７ｃの各一端がそれぞれ接合されている。ソースパッド３３は、半導体基板３１を主面３１ａから裏面３１ｂに貫通するソースビア３５を介して導電性接着剤１９と電気的に接続されている。
図５は、本実施形態の増幅装置１Ａの使用例を示す回路図である。図５に示されるように、入力端子１２には入力側整合回路６１が接続され、入力信号は入力側整合回路６１を介して入力端子１２に入力される。また、第一段間端子１３と第二段間端子１４との間には段間整合回路６２が接続され、第一段間端子１３から出力された信号は段間整合回路６２を介して第二段間端子１４に入力される。また、出力端子１５，１６には出力側整合回路６３が接続され、出力信号は出力側整合回路６３を介してパッケージ１０の外部へ出力される。
図５に示されるように、入力端子１２にはゲートバイアス回路６４が接続されてもよい。ゲートバイアス回路６４は、例えば入力端子１２と接地電位線との間に直列に接続された抵抗６４ａ及びキャパシタ６４ｂを有し、抵抗６４ａとキャパシタ６４ｂとの間のノードにゲートバイアス電圧ＶＧ１が入力される。同様に、第二段間端子１４にはゲートバイアス回路６５が接続されてもよい。ゲートバイアス回路６５は、例えば第二段間端子１４と接地電位線との間に直列に接続された抵抗６５ａ及びキャパシタ６５ｂを有し、抵抗６５ａとキャパシタ６５ｂとの間のノードにゲートバイアス電圧ＶＧ２が入力される。
図５に示されるように、第一段間端子１３にはドレインバイアス回路６６が接続されてもよい。ドレインバイアス回路６６は、例えば第一段間端子１３と接地電位線との間に直列に接続されたインダクタ６６ａ及びキャパシタ６６ｂを有し、インダクタ６６ａとキャパシタ６６ｂとの間のノードにドレインバイアス電圧ＶＤ１が入力される。同様に、出力端子１５，１６にはドレインバイアス回路６７が接続されてもよい。ドレインバイアス回路６７は、例えば出力端子１５，１６と接地電位線との間に直列に接続されたインダクタ６７ａ及びキャパシタ６７ｂを有し、インダクタ６７ａとキャパシタ６７ｂとの間のノードにドレインバイアス電圧ＶＤ２が入力される。
以上の構成を備える増幅装置１Ａによって得られる作用効果について説明する。この増幅装置１Ａでは、前段の増幅回路である第一段ＦＥＴチップ２０と、後段の増幅回路である第二段ＦＥＴチップ３０とが別のチップで構成されている。また、第一段ＦＥＴチップ２０の入力端２０ａに接続される入力端子１２と、第一段ＦＥＴチップ２０の出力端２０ｂに接続される第一段間端子１３とが、パッケージ１０の同じ側（縁部１０ａ）に配置されている。そして、第一段ＦＥＴチップ２０がパッケージ１０の一方の縁部１０ａ寄りに配置されている。このような構成により、入力端子１２と第一段ＦＥＴチップ２０とを接続するボンディングワイヤ１７ａ、及び第一段間端子１３と第一段ＦＥＴチップ２０とを接続するボンディングワイヤ１７ｂを従来よりも短くし、これらのインダクタンスを小さくすることができる。ここで、第一段ＦＥＴチップ２０に求められる最大出力は第二段ＦＥＴチップ３０よりも小さい（第一段ＦＥＴチップ２０のフィンガの数は、少なくて良い）ので、第一段ＦＥＴチップ２０のゲート電極（すなわち入力端２０ａ）及びドレイン電極（すなわち出力端２０ｂ）のサイズを小さくすることができる。従って、第一段ＦＥＴチップ２０の入力端２０ａ及び出力端２０ｂのインピーダンスを比較的高くすることが可能である。すなわち、ボンディングワイヤ１７ａ，１７ｂのインダクタンスが小さいこと、並びに、入力端２０ａ及び出力端２０ｂのインピーダンスを比較的高くすることが可能であることに鑑みれば、第一段ＦＥＴチップ２０に関して整合回路を不要とすることができる。
また、第二段ＦＥＴチップ３０に関しては、第一段ＦＥＴチップ２０よりも大きな最大出力が要求される。従って、ゲート電極（すなわち入力端３０ａ）のサイズは、第一段ＦＥＴチップ２０の当該サイズよりも大きくなる。ゆえに、入力端３０ａのインピーダンスは極めて低くなる（典型的には１Ω以下）。このため、第二段間端子１４に第二段ＦＥＴチップ３０を近づけたとしても、ボンディングワイヤのインダクタンスの影響は大きくなる。このことから、入力端３０ａと第二段間端子１４との間には、インピーダンス整合のためのキャパシタ素子４０が配置されることが望ましい。
一方、第二段ＦＥＴチップ３０のドレイン電極（すなわち出力端３０ｂ）のインピーダンスは、ゲート電極（入力端３０ａ）と比較して十分に高い。その理由は次の通りである。通常、ゲート電極のインピーダンス（入力インピーダンス）の主な要因は、ゲート−ソース間のショットキー接合容量である。従って、入力信号の周波数が例えばマイクロ波帯といった高い周波数になると、入力インピーダンスは例えば１Ω以下といった低い値となる。しかし、ドレイン電極のインピーダンス（出力インピーダンス）の主な要因はチャネルの抵抗成分であるので、その出力インピーダンスは例えば数Ω程度となり、入力インピーダンスよりも高くなる。このことから、本実施形態では、第二段ＦＥＴチップ３０を他方の縁部１０ｂ寄りに配置している。これにより、出力端子１５，１６と第二段ＦＥＴチップ３０とを接続するボンディングワイヤ１７ｃを従来よりも短くし、ボンディングワイヤ１７ｃのインダクタンスを小さくできる。ボンディングワイヤ１７ｃの長さは、ボンディングワイヤ１７ｅの長さよりも短い。なお、ボンディングワイヤ１７ｃおよびボンディングワイヤ１７ｅのそれぞれの長さは、キャパシタ素子４０の容量により適宜選択されるため、必ずしも、ボンディングワイヤ１７ｃの長さがボンディングワイヤ１７ｅの長さよりも短い関係にはならない。すなわち、ボンディングワイヤ１７ｃのインダクタンスが小さいこと、並びに、出力端３０ｂのインピーダンスを比較的高くすることが可能であることに鑑みれば、第二段ＦＥＴチップ３０の出力端３０ｂに関して整合回路を不要とすることができる。
上述したように、本実施形態の増幅装置１Ａによれば、入力端子１２と第一段ＦＥＴチップ２０との間の整合回路、及び出力端子１５，１６と第二段ＦＥＴチップ３０との間の整合回路を不要とすることができる。従って、整合回路の数を削減して部品コストや実装工数を抑えることができる。
また、本実施形態のように、入力端子１２のインピーダンスと、第一段ＦＥＴチップ２０の入力端２０ａのインピーダンスとは互いに等しくてもよい。これにより、入力端子１２と入力端２０ａとの間の整合回路を更に不要とすることができる。
また、本実施形態のように、第一段ＦＥＴチップの出力端はドレインであり、第二段ＦＥＴチップの入力端はゲートであってもよい。これにより、上記の効果を奏する増幅装置１Ａを好適に構成することができる。
また、本実施形態のように、第二段ＦＥＴチップ３０のチップサイズＬ２は、第一段ＦＥＴチップ２０のチップサイズＬ１よりも大きくてもよい。これにより、第一段ＦＥＴチップ２０からの出力電力よりも大きい出力電力を第二段ＦＥＴチップ３０が好適に生成することができる。
また、本実施形態のように、複数の出力端子１５，１６が第二段ＦＥＴチップ３０の出力端３０ｂに接続されてもよい。これにより、第二段ＦＥＴチップ３０のチップサイズＬ２が大きく出力端３０ｂが多数配列されている場合であっても、これらの出力端３０ｂにそれぞれ接続される多数のボンディングワイヤ１７ｃの長さのばらつきを抑えることができる。
なお、本実施形態において、第一ＦＥＴチップ２０の出力端２０ｂとキャパシタ素子４０の電極４０ａとを、第一段間端子１３及び第二段間端子１４を介さずに、パッケージ１０内部において接続することも考えられる。しかし、そのような態様では、段間整合回路６２（図５を参照）、第一段ＦＥＴチップ２０のドレインバイアス回路６６、第二段ＦＥＴチップ３０のゲートバイアス回路６５、及びＤＣブロック等がパッケージ１０の内部に集積される必要が生じる。また、第一段ＦＥＴチップ２０のドレインバイアス回路６６及び第二段ＦＥＴチップ３０のゲートバイアス回路６５のために少なくとも２つの電圧入力端子が追加される必要が生じる。従って、そのような態様では、上記実施形態と比較して部品コストや実装工数が増加してしまう。具体的には、パッケージ１０の内部の実装には微細実装技術が必要となるが、これは製造コストの増加要因となる。高周波の信号を扱う際に大きな影響がなければ、増幅装置１Ａを使用する者が、段間整合回路６２、ドレインバイアス回路６６、ゲートバイアス回路６５、及びＤＣブロック等を外付けした方が、製造コストを低減できる場合が多い。増幅装置１Ａを使用する際には配線基板５０上に他の部品を必ず実装するので、これらの外付け部品が追加されても実装工数はあまり変わらないからである。また、段間整合回路６２、ドレインバイアス回路６６、ゲートバイアス回路６５、及びＤＣブロック等を外付けすることにより、部品交換による特性調整なども容易に行うことができる。本実施形態によれば、第一ＦＥＴチップ２０の出力端２０ｂとキャパシタ素子４０の電極４０ａとを、第一段間端子１３及び第二段間端子１４を介してパッケージ１０の外部で接続することによって、部品コストや実装工数をより効果的に抑えることができる。
（第１の変形例）
図６は、上記実施形態の第１変形例に係る増幅装置１Ｂの構成を示す平面図である。本変形例の増幅装置１Ｂと上記実施形態の増幅装置１Ａとの相違点は、端子の数及び配置である。すなわち、本変形例では、８つの端子を有するパッケージが用いられており、上記実施形態の構成に加えて、２つの端子９２，９３が更に設けられている。端子９２，９３は、共に未使用端子である。端子９２（第三端子）は、一方の縁部１０ａに設けられており、端子９３は、他方の縁部１０ｂに設けられている。端子９２は、入力端子１２と第一段間端子１３との間に配置されている。端子９３は、端子９１と出力端子１５，１６との間に配置されている。
上記実施形態では、第一段ＦＥＴチップ２０の入力端２０ａに接続された入力端子１２と、第一段ＦＥＴチップ２０の出力端２０ａに接続された第一段間端子１３とが共に縁部１０ａに隣接されて配置されている。従って、第一段ＦＥＴチップ２０の入力と出力とのアイソレーションが低下する場合がある。これに対し、本変形例のように、未使用端子である端子９２が入力端子１２と第一段間端子１３との間に配置され、且つグランドに接地されることにより、アイソレーションを高めることができる。なお、未使用端子は、グランドに接地されていなくても良い。
なお、図６に示されるように、入力端子１２と第一段間端子１３とは、直列に接続されたキャパシタ８１及び抵抗８２を介して相互に接続されてもよい。
（第２の変形例）
図７は、上記実施形態の第２変形例に係る増幅装置１Ｃの構成を示す平面図である。本変形例の増幅装置１Ｃと上記実施形態の増幅装置１Ａとの相違点は、端子の数及び形状である。すなわち、本変形例では、上記実施形態の出力端子１５，１６に代えて、一つの出力端子７１が設けられている。また、未使用端子であった端子９１（図１を参照）が省かれている。
本変形例では、一対の縁部１０ａ，１０ｂに沿った方向（第二方向Ａ２）における出力端子７１の幅Ｗ１が、同方向における他の端子（入力端子１２、第一段間端子１３、及び第二段間端子１４）の各幅Ｗ２よりも大きい。汎用パッケージではなく専用パッケージを設計することにより、このような端子の態様が可能となる。
通常、第二段ＦＥＴチップ３０からの出力電力は、第一段ＦＥＴチップ２０の入力電力及び出力電力よりも格段に大きい。従って、本変形例のように、出力端子７１の幅が他の端子１２〜１４の幅よりも大きいことにより、出力端子７１の抵抗値を低減して大きな電力を効率良く出力することができる。
本発明による増幅装置は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した実施形態では、樹脂材料がモールド成形されてなるパッケージが例示されているが、パッケージの種類はこれに限られず、例えばハーメチックシールタイプでもよい。また、上述した実施形態では、第一段ＦＥＴチップ及び第二段ＦＥＴチップの半導体材料としてＧａＮ及びＧａＡｓが例示されているが、本発明はこれらの半導体材料に限られない。
１Ａ，１Ｂ，１Ｃ…増幅装置、１０…パッケージ、１０ａ，１０ｂ…縁部、１１…ダイスステージ、１２…入力端子、１３…第一段間端子、１４…第二段間端子、１５，１６…出力端子、１７ａ〜１７ｅ…ボンディングワイヤ、１８，１９…導電性接着剤、２０…第一段ＦＥＴチップ、２１，３１…半導体基板、２２，３２…ゲートパッド、２３，３３…ソースパッド、２４，３４…ドレインパッド、２５，３５…ソースビア、３０…第二段ＦＥＴチップ、４０…キャパシタ素子、５０…配線基板、５１〜５６…配線パターン、５７…スルービア、５８…誘電体基板、６１…入力側整合回路、６２…段間整合回路、６３…出力側整合回路、７１…出力端子、Ａ１…第一方向、Ａ２…第二方向、Ｃ１…中心線。

Claims (8)

  1. 第一方向に並ぶ一対の縁部を有するパッケージと、
    一方の前記縁部に設けられた入力端子と、
    他方の前記縁部に設けられた出力端子と、
    前記パッケージに内蔵され、第一ボンディングワイヤによって前記入力端子と直接的に接続された入力端を有する第一段ＦＥＴチップと、
    前記一方の縁部に設けられ、第二ボンディングワイヤによって前記第一段ＦＥＴチップの出力端と直接的に接続された第一段間端子と、
    前記一方の縁部に設けられた第二段間端子と、
    前記パッケージに内蔵され、第三ボンディングワイヤによって前記出力端子と接続された出力端を有し、前記第一段ＦＥＴチップよりも出力が大きい第二段ＦＥＴチップと、
    前記パッケージに内蔵され、一方の電極が、第四ボンディングワイヤを介して前記第二段間端子と接続され、第五ボンディングワイヤを介して前記第二段ＦＥＴチップの入力端と接続されたインピーダンス整合用のキャパシタ素子と、
    を備え、
    前記一方の縁部と前記第一段ＦＥＴチップとの距離が、前記他方の縁部と前記第一段ＦＥＴチップとの距離よりも短く、
    前記他方の縁部と前記第二段ＦＥＴチップとの距離が、前記一方の縁部と前記第二段ＦＥＴチップとの距離よりも短い、増幅装置。
  2. 前記第四ボンディングワイヤの一つの長さと前記第五ボンディングワイヤの一つの長さとの合計は、前記第三ボンディングワイヤの一つの長さよりも長い、請求項１に記載の増幅装置。
  3. 前記第一段ＦＥＴチップの前記入力端のインピーダンスは、前記第二段ＦＥＴチップの前記入力端のインピーダンスよりも高く、前記第一段ＦＥＴチップの前記出力端のインピーダンスは、前記第二段ＦＥＴチップの前記出力端のインピーダンスよりも高い、請求項１又は２に記載の増幅装置。
  4. 前記一対の縁部に沿った方向における前記出力端子の幅が、該方向における前記入力端子、前記第一段間端子、及び前記第二段間端子の幅よりも大きい、請求項１〜３のいずれか一項に記載の増幅装置。
  5. 前記一方の縁部に設けられ、前記入力端子と前記第一段間端子との間に配置された第三端子を更に備え、
    前記第三端子は、グランド電位を有する端子である、請求項１〜４のいずれか一項に記載の増幅装置。
  6. 前記第一段間端子と前記第二段間端子とが前記パッケージの外部において互いに接続される、請求項１〜５のいずれか一項に記載の増幅装置。
  7. 前記第二段ＦＥＴチップのチップサイズが前記第一段ＦＥＴチップのチップサイズよりも大きい、請求項１〜６のいずれか一項に記載の増幅装置。
  8. 前記第二段ＦＥＴチップの前記出力端と前記出力端子とは、前記第三ボンディングワイヤによって直接的に接続されている、請求項１〜７のいずれか一項に記載の増幅装置。
JP2014011764A 2014-01-24 2014-01-24 増幅装置 Active JP6265415B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014011764A JP6265415B2 (ja) 2014-01-24 2014-01-24 増幅装置
US14/604,029 US9331640B2 (en) 2014-01-24 2015-01-23 Amplifier
US15/099,866 US9866186B2 (en) 2014-01-24 2016-04-15 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014011764A JP6265415B2 (ja) 2014-01-24 2014-01-24 増幅装置

Publications (3)

Publication Number Publication Date
JP2015139207A JP2015139207A (ja) 2015-07-30
JP2015139207A5 JP2015139207A5 (ja) 2017-02-23
JP6265415B2 true JP6265415B2 (ja) 2018-01-24

Family

ID=53680036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014011764A Active JP6265415B2 (ja) 2014-01-24 2014-01-24 増幅装置

Country Status (2)

Country Link
US (2) US9331640B2 (ja)
JP (1) JP6265415B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658162B2 (ja) * 2016-03-18 2020-03-04 三菱電機株式会社 電力増幅器
CN110622286A (zh) 2017-05-17 2019-12-27 三菱电机株式会社 放大器
US20230163085A1 (en) * 2020-09-07 2023-05-25 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086904A (ja) * 1983-10-18 1985-05-16 Nec Corp 超高周波用増幅器
JPH06326530A (ja) * 1993-02-26 1994-11-25 Sumitomo Electric Ind Ltd 高出力増幅器
JP2839023B2 (ja) * 1995-12-14 1998-12-16 日本電気株式会社 半導体パッケージ及びそれを用いた増幅器
JP3180774B2 (ja) 1998-08-31 2001-06-25 日本電気株式会社 高周波増幅装置
JP2000079540A (ja) 1998-09-02 2000-03-21 Toyoda Mach Works Ltd トランスファマシン
US6162697A (en) * 1998-10-13 2000-12-19 Institute Of Microelectronics High Q inductor realization for use in MMIC circuits
JP2002111415A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 高周波電力増幅装置及び無線通信機
JP2005143079A (ja) * 2003-10-14 2005-06-02 Matsushita Electric Ind Co Ltd 高周波電力増幅器
US7266360B2 (en) * 2004-04-07 2007-09-04 Neoreach, Inc. Low noise amplifier for wireless communications
JP2005348206A (ja) * 2004-06-04 2005-12-15 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及びそれを用いた半導体装置
US7564303B2 (en) * 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
JP4892253B2 (ja) * 2006-02-28 2012-03-07 ルネサスエレクトロニクス株式会社 電子装置
JP2008118624A (ja) * 2006-10-13 2008-05-22 Matsushita Electric Ind Co Ltd 高周波電力増幅装置
JP2008228347A (ja) * 2008-05-26 2008-09-25 Renesas Technology Corp 高周波電力増幅器モジュール
US8829999B2 (en) * 2010-05-20 2014-09-09 Cree, Inc. Low noise amplifiers including group III nitride based high electron mobility transistors
JP5483581B2 (ja) * 2010-07-20 2014-05-07 住友電工デバイス・イノベーション株式会社 ドハティ増幅器および半導体装置
JP5781223B2 (ja) * 2012-04-27 2015-09-16 三菱電機株式会社 Ｆｅｔチップ
US9184121B2 (en) * 2014-02-05 2015-11-10 Texas Instruments Incorporated Stacked synchronous buck converter having chip embedded in outside recess of leadframe
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board

Also Published As

Publication number Publication date
US9866186B2 (en) 2018-01-09
US20160233841A1 (en) 2016-08-11
JP2015139207A (ja) 2015-07-30
US9331640B2 (en) 2016-05-03
US20150214905A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
CN105281689B (zh) 包括异质结双极晶体管(hbt)及互补金属氧化物半导体(cmos)装置的混合功率放大器
US8610507B2 (en) Power amplifier
TW201931764A (zh) 以多種半導體技術實施的多級功率放大器
JP6273247B2 (ja) 高周波半導体増幅器
US20220123774A1 (en) Radio-frequency module and communication device
JP2643662B2 (ja) 高出力電界効果トランジスタ増幅器
JP6265415B2 (ja) 増幅装置
JP2018085613A (ja) 半導体装置
US11588441B2 (en) Semiconductor amplifier
JP2003115732A (ja) 半導体装置
JPWO2020100219A1 (ja) 高周波増幅器および高周波増幅器モジュール
JP5812158B2 (ja) 伝送線路、インピーダンス変換器、集積回路搭載装置および通信機モジュール
US9472497B2 (en) Semiconductor device
JP2755250B2 (ja) 半導体集積回路
US8610237B2 (en) Semiconductor apparatus
JP2006086329A (ja) 電力増幅器モジュール
JP2002222893A (ja) 高周波増幅器
WO2020241586A1 (ja) 増幅装置
US20230291358A1 (en) High-frequency device and docherty amplifier
JP2018107387A (ja) 半導体装置
JP4153898B2 (ja) 高周波電力増幅器モジュール
JP2002171144A (ja) 高周波増幅器
JP6560287B2 (ja) マイクロ波半導体装置
JPH11204728A (ja) 高周波半導体装置
JP4164013B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171214

R150 Certificate of patent or registration of utility model

Ref document number: 6265415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250