JPH06326530A - 高出力増幅器 - Google Patents
高出力増幅器Info
- Publication number
- JPH06326530A JPH06326530A JP3827493A JP3827493A JPH06326530A JP H06326530 A JPH06326530 A JP H06326530A JP 3827493 A JP3827493 A JP 3827493A JP 3827493 A JP3827493 A JP 3827493A JP H06326530 A JPH06326530 A JP H06326530A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- class
- gate
- output
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 低歪であり、かつ増幅率／消費電力の大きな
効率の良い高出力増幅器を提供する。 【構成】 入力した信号は、入力段整合回路２１０によ
って回路上の整合が施された後、入力段整合回路２１０
および段間整合回路２２０によって動作範囲をＡＢ級あ
るいはＢ級に設定されたＦＥＴ１１０のゲート端子へ入
力する。ＦＥＴ１１０は、設定された増幅率でゲート入
力信号の電圧値に比例した電圧を発生する。この電圧
は、段間整合回路２２０および最終段整合回路２３０に
より動作範囲をＡ級あるいはＡＢ級に設定されたＦＥＴ
１２０のゲート端子に入力する。ＦＥＴ１２０は、設定
された増幅率でゲート入力信号の電圧値に比例した電圧
を発生し、最終段整合回路２３０を介することにより、
出力信号が生成される。
効率の良い高出力増幅器を提供する。 【構成】 入力した信号は、入力段整合回路２１０によ
って回路上の整合が施された後、入力段整合回路２１０
および段間整合回路２２０によって動作範囲をＡＢ級あ
るいはＢ級に設定されたＦＥＴ１１０のゲート端子へ入
力する。ＦＥＴ１１０は、設定された増幅率でゲート入
力信号の電圧値に比例した電圧を発生する。この電圧
は、段間整合回路２２０および最終段整合回路２３０に
より動作範囲をＡ級あるいはＡＢ級に設定されたＦＥＴ
１２０のゲート端子に入力する。ＦＥＴ１２０は、設定
された増幅率でゲート入力信号の電圧値に比例した電圧
を発生し、最終段整合回路２３０を介することにより、
出力信号が生成される。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波帯で動作す
る高出力増幅器に関するものである。
る高出力増幅器に関するものである。
【０００２】
【従来の技術】マイクロ波帯での高周波動作を目的とし
て、各種の素子が電界効果型トランジスタ（以後、ＦＥ
Ｔと呼ぶ）またはシリコンを主成分とするバイポーラ・
トランジスタ等の能動素子と、抵抗、コンデンサまたは
インダクタ等の受動素子とを組み合わせて形成される。
これらの素子の中で、最も基本的な機能を果たす素子と
して入力信号を増幅して出力する信号増幅器がある。近
年の技術発展に伴う要請として、この信号増幅器に対し
ても微小な入力信号にを直線性良く、且つ高い増幅率を
有することが強く希求されている。
て、各種の素子が電界効果型トランジスタ（以後、ＦＥ
Ｔと呼ぶ）またはシリコンを主成分とするバイポーラ・
トランジスタ等の能動素子と、抵抗、コンデンサまたは
インダクタ等の受動素子とを組み合わせて形成される。
これらの素子の中で、最も基本的な機能を果たす素子と
して入力信号を増幅して出力する信号増幅器がある。近
年の技術発展に伴う要請として、この信号増幅器に対し
ても微小な入力信号にを直線性良く、且つ高い増幅率を
有することが強く希求されている。
【０００３】従来、高出力増幅器は、増幅作用を有する
能動素子としてトランジスタを直列に多段に配置し、各
トランジスタを信号が経由する時に各トランジスタによ
る増幅を施し、最終的に各トランジスタの増幅率の積の
値分だけ入力信号を増幅して出力する。ここで、マイク
ロ波帯の信号を増幅するにあたって、通常は高速動作可
能なＧａＡｓなどの化合物半導体を使用したＦＥＴが採
用される。
能動素子としてトランジスタを直列に多段に配置し、各
トランジスタを信号が経由する時に各トランジスタによ
る増幅を施し、最終的に各トランジスタの増幅率の積の
値分だけ入力信号を増幅して出力する。ここで、マイク
ロ波帯の信号を増幅するにあたって、通常は高速動作可
能なＧａＡｓなどの化合物半導体を使用したＦＥＴが採
用される。
【０００４】初段のＦＥＴは低出力のものを使用する。
後段のトランジスタほど高い出力が可能なものを用意
し、順次高い出力を得る。ＦＥＴで高出力可能とするた
めには、閾値電圧を深く設定することおよびゲート幅を
長くすることで、ＦＥＴのドレイン電流を大きくできる
構造として高出力可能としている。ＦＥＴでは、活性層
の不純物濃度を高めることにより閾値電圧を深めること
ができるが、この結果としてドレインとゲートとの間の
耐圧の劣化を招く。一方、ゲート幅を長くした場合、動
作周波数が高くなると、各単位ゲートでの位相差が無視
できない大きさとなり、効率および利得が低減してしま
う。このため、ＦＥＴの段数と、各段のＦＥＴの閾値電
圧と、各段のＦＥＴのゲート幅とを、高出力性および高
効率性の観点から最適化して、高出力増幅器を構成して
いる。
後段のトランジスタほど高い出力が可能なものを用意
し、順次高い出力を得る。ＦＥＴで高出力可能とするた
めには、閾値電圧を深く設定することおよびゲート幅を
長くすることで、ＦＥＴのドレイン電流を大きくできる
構造として高出力可能としている。ＦＥＴでは、活性層
の不純物濃度を高めることにより閾値電圧を深めること
ができるが、この結果としてドレインとゲートとの間の
耐圧の劣化を招く。一方、ゲート幅を長くした場合、動
作周波数が高くなると、各単位ゲートでの位相差が無視
できない大きさとなり、効率および利得が低減してしま
う。このため、ＦＥＴの段数と、各段のＦＥＴの閾値電
圧と、各段のＦＥＴのゲート幅とを、高出力性および高
効率性の観点から最適化して、高出力増幅器を構成して
いる。
【０００５】また、従来の高出力増幅器に使用されるＦ
ＥＴとして一般的なショットキ接合型電界効果トランジ
スタ（ＭＥＳＦＥＴ）では、ドレイン電流（Ｉds）はゲ
ート電圧（Ｖg ）の２乗に比例するため、ＦＥＴを動作
させるにあたって印加するゲート電圧を、ゲート電圧の
変化に対してドレイン電流の変化が直線的であるとみな
せる範囲で動作させる。この動作のゲート電圧の範囲の
態様（すなわち、ゲート電圧のバイアス値）によって、
Ａ級、ＡＢ級、あるいはＢ級などの呼称を使い分ける。
Ａ級、ＡＢ級、Ｂ級の順に消費電力は小さくなり効率も
上がるが、最大出力（線形性）は低くなる。
ＥＴとして一般的なショットキ接合型電界効果トランジ
スタ（ＭＥＳＦＥＴ）では、ドレイン電流（Ｉds）はゲ
ート電圧（Ｖg ）の２乗に比例するため、ＦＥＴを動作
させるにあたって印加するゲート電圧を、ゲート電圧の
変化に対してドレイン電流の変化が直線的であるとみな
せる範囲で動作させる。この動作のゲート電圧の範囲の
態様（すなわち、ゲート電圧のバイアス値）によって、
Ａ級、ＡＢ級、あるいはＢ級などの呼称を使い分ける。
Ａ級、ＡＢ級、Ｂ級の順に消費電力は小さくなり効率も
上がるが、最大出力（線形性）は低くなる。
【０００６】したがって、小形化のため消費電力と歪と
の低減が必須である移動体通信に使用されるような高出
力増幅器では、増幅用ＦＥＴは、最大出力が得やすいＡ
級の動作または歪の大きなＢ級動作ではなく、増幅率／
消費電力がＡ級より改善されるＡＢ級での動作が採用さ
れている。ＡＢ級で利用するとＡ級に比べ利得が低下す
るので、所望の利得を得るためには、Ａ級動作を採用し
た時に比べて使用するＦＥＴの数が多くなる。
の低減が必須である移動体通信に使用されるような高出
力増幅器では、増幅用ＦＥＴは、最大出力が得やすいＡ
級の動作または歪の大きなＢ級動作ではなく、増幅率／
消費電力がＡ級より改善されるＡＢ級での動作が採用さ
れている。ＡＢ級で利用するとＡ級に比べ利得が低下す
るので、所望の利得を得るためには、Ａ級動作を採用し
た時に比べて使用するＦＥＴの数が多くなる。
【０００７】
【発明が解決しようとする課題】従来の高出力増幅器は
上記のように構成され、増幅機能を通常のＭＥＳＦＥＴ
のみを使用している。通常のＭＥＳＦＥＴではゲート幅
が、２Ｗ出力の場合で６〜１０ｍｍ、２００ｍＷの場合
で２〜４ｍｍとなり、マイクロ波帯の信号を増幅するに
あたって電力付加効率が低下する問題があった。特に、
移動体通信用には低消費電力化が求められるので、大き
な問題となっていた。
上記のように構成され、増幅機能を通常のＭＥＳＦＥＴ
のみを使用している。通常のＭＥＳＦＥＴではゲート幅
が、２Ｗ出力の場合で６〜１０ｍｍ、２００ｍＷの場合
で２〜４ｍｍとなり、マイクロ波帯の信号を増幅するに
あたって電力付加効率が低下する問題があった。特に、
移動体通信用には低消費電力化が求められるので、大き
な問題となっていた。
【０００８】また、通常のＭＥＳＦＥＴでは、ドレイン
電流はゲート電圧の２乗に比例するので、高出力ＦＥＴ
として使用した場合、ゲート端子への入力電気信号の振
幅が大きいと出力電気信号に含まれる歪が大きくなる。
また、たとえゲートへの入力信号の振幅が小さくとも、
微小ではあっても出力信号には歪が含まれており、多数
のＭＥＳＦＥＴを介すると加算的に歪が増大する。した
がって、通常のＭＥＳＦＥＴを多段に直列接続する従来
の高出力増幅器では、ＭＥＳＦＥＴを順次介するごとに
増幅を施しているので、高出力増幅器としては高出力と
直線性を確保しつつ、出力信号に含まれる歪の量を有効
に抑制することが困難であるという問題があった。
電流はゲート電圧の２乗に比例するので、高出力ＦＥＴ
として使用した場合、ゲート端子への入力電気信号の振
幅が大きいと出力電気信号に含まれる歪が大きくなる。
また、たとえゲートへの入力信号の振幅が小さくとも、
微小ではあっても出力信号には歪が含まれており、多数
のＭＥＳＦＥＴを介すると加算的に歪が増大する。した
がって、通常のＭＥＳＦＥＴを多段に直列接続する従来
の高出力増幅器では、ＭＥＳＦＥＴを順次介するごとに
増幅を施しているので、高出力増幅器としては高出力と
直線性を確保しつつ、出力信号に含まれる歪の量を有効
に抑制することが困難であるという問題があった。
【０００９】また、携帯電話などで使用される増幅器で
は、他のチャンネルへの干渉などの歪の影響を低減する
ためにゲート幅を長くして高出力を得ているが、このた
め利得／消費電力が低下するという問題があった。
は、他のチャンネルへの干渉などの歪の影響を低減する
ためにゲート幅を長くして高出力を得ているが、このた
め利得／消費電力が低下するという問題があった。
【００１０】本発明は、上記の問題点を解消するために
なされたものであり、低歪且つ利得／消費電力の大きな
効率の良い高出力増幅器を提供することを目的とする。
なされたものであり、低歪且つ利得／消費電力の大きな
効率の良い高出力増幅器を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の高出力増幅器
は、入力した電気信号を増幅して出力する高出力増幅器
であって、（ａ）ドレイン電流がゲート電圧に比例する
複数の電界効果トランジスタから成る信号経路に配置さ
れたトランジスタ群と、（ｂ）信号経路におけるインピ
ーダンス整合を行う１つ以上の電気的受動素子群と、か
ら構成されることを特徴とする。
は、入力した電気信号を増幅して出力する高出力増幅器
であって、（ａ）ドレイン電流がゲート電圧に比例する
複数の電界効果トランジスタから成る信号経路に配置さ
れたトランジスタ群と、（ｂ）信号経路におけるインピ
ーダンス整合を行う１つ以上の電気的受動素子群と、か
ら構成されることを特徴とする。
【００１２】ここで、トランジスタ群と電気的受動素子
群とを同一の半導体基板上に形成したことを特徴として
もよいし、トランジスタ群と前記電気的受動素子群とを
１つ以上の誘電体基板上に形成したことを特徴としても
よい。
群とを同一の半導体基板上に形成したことを特徴として
もよいし、トランジスタ群と前記電気的受動素子群とを
１つ以上の誘電体基板上に形成したことを特徴としても
よい。
【００１３】また、出力段のドレイン電流がゲート電圧
に比例する電界効果トランジスタが、Ａ級あるいはＡＢ
級のいずれか一方で動作する、ことを特徴としてもよ
い。
に比例する電界効果トランジスタが、Ａ級あるいはＡＢ
級のいずれか一方で動作する、ことを特徴としてもよ
い。
【００１４】また、出力段以外のドレイン電流がゲート
電圧に比例する電界効果トランジスタが、ＡＢ級あるい
はＢ級のいずれか一方で動作する、ことを特徴としても
よい。
電圧に比例する電界効果トランジスタが、ＡＢ級あるい
はＢ級のいずれか一方で動作する、ことを特徴としても
よい。
【００１５】また、ドレイン電流がゲート電圧に比例す
る電界効果トランジスタは、パルスドープ型電界効果ト
ランジスタである、ことを特徴としてもよい。
る電界効果トランジスタは、パルスドープ型電界効果ト
ランジスタである、ことを特徴としてもよい。
【００１６】
【作用】本発明の高出力増幅器で使用するドレイン電流
がゲート電圧に比例するＦＥＴは、歪特性が優れている
ので、閾値を深くとることが可能であり、ゲート幅を従
来の半分程度とできるとともに、出力段以外のＦＥＴに
ついては利得の高いＡＢ級あるいはＢ級で動作させるこ
とができる。
がゲート電圧に比例するＦＥＴは、歪特性が優れている
ので、閾値を深くとることが可能であり、ゲート幅を従
来の半分程度とできるとともに、出力段以外のＦＥＴに
ついては利得の高いＡＢ級あるいはＢ級で動作させるこ
とができる。
【００１７】本発明の高出力増幅器に電気信号が入力す
ると、初段のトランジスタの前段に設置された受動素子
群から成る整合回路を介して、初段のトランジスタのゲ
ート端子に信号が入力する。このゲート端子入力信号
は、初段のトランジスタによって直線性良く増幅されド
レイン電流に変換される。このドレイン電流は、初段の
トランジスタの後段に設置された受動素子群から成る整
合回路を介して電圧波形となり次段のトランジスタのゲ
ート端子に入力する。
ると、初段のトランジスタの前段に設置された受動素子
群から成る整合回路を介して、初段のトランジスタのゲ
ート端子に信号が入力する。このゲート端子入力信号
は、初段のトランジスタによって直線性良く増幅されド
レイン電流に変換される。このドレイン電流は、初段の
トランジスタの後段に設置された受動素子群から成る整
合回路を介して電圧波形となり次段のトランジスタのゲ
ート端子に入力する。
【００１８】以上の直線性の良い増幅および整合の工程
を繰り返した後、最終段（＝出力段）のトランジスタの
ゲート端子に信号が入力する。最終段のトランジスタで
は、それまでに施された増幅に加えて更に直線性良く増
幅を施す。この増幅に結果を、最終段のトランジスタの
後段に設置された受動素子群から成る整合回路を介し
て、高出力増幅器の出力信号として出力する。
を繰り返した後、最終段（＝出力段）のトランジスタの
ゲート端子に信号が入力する。最終段のトランジスタで
は、それまでに施された増幅に加えて更に直線性良く増
幅を施す。この増幅に結果を、最終段のトランジスタの
後段に設置された受動素子群から成る整合回路を介し
て、高出力増幅器の出力信号として出力する。
【００１９】
【実施例】本発明の実施例の説明に先立ち、本発明の高
出力増幅器で使用するドレイン電流がゲート電圧に比例
する電界効果トランジスタに関して概要を説明する。
出力増幅器で使用するドレイン電流がゲート電圧に比例
する電界効果トランジスタに関して概要を説明する。
【００２０】図２は、ゲート入力電圧（Ｖg ）とトラン
スコンダクタンス（ｇm ）との関係を示したグラフであ
り、実線は本実施例で使用するＭＥＳＦＥＴの特性であ
り、一点鎖線は従来の高出力増幅器で使用されているＭ
ＥＳＦＥＴの特性である。このグラフで横軸はゲート入
力電圧（Ｖg ）を示し、縦軸はトランスコンダクタンス
（ｇm ）を示す。図示のように、本実施例で使用するＭ
ＥＳＦＥＴは、ゲート電圧が０Ｖからドレイン電流がゲ
ート電圧が０Ｖ時のドレイン電流（Ｉdss0）の２０％と
なるゲート電圧値（Ｖg （Ｉdsso））まではトランスコ
ンダクタンス（ｇm ）が一定である。したがって、この
範囲の電圧値をゲート端子に入力する限りにおいては、
ドレイン電流とゲート電圧とが比例する。すなわち、入
力信号であるゲート入力電圧信号と出力信号であるドレ
イン電流信号との間で、精度良く直線性を維持すること
ができる。
スコンダクタンス（ｇm ）との関係を示したグラフであ
り、実線は本実施例で使用するＭＥＳＦＥＴの特性であ
り、一点鎖線は従来の高出力増幅器で使用されているＭ
ＥＳＦＥＴの特性である。このグラフで横軸はゲート入
力電圧（Ｖg ）を示し、縦軸はトランスコンダクタンス
（ｇm ）を示す。図示のように、本実施例で使用するＭ
ＥＳＦＥＴは、ゲート電圧が０Ｖからドレイン電流がゲ
ート電圧が０Ｖ時のドレイン電流（Ｉdss0）の２０％と
なるゲート電圧値（Ｖg （Ｉdsso））まではトランスコ
ンダクタンス（ｇm ）が一定である。したがって、この
範囲の電圧値をゲート端子に入力する限りにおいては、
ドレイン電流とゲート電圧とが比例する。すなわち、入
力信号であるゲート入力電圧信号と出力信号であるドレ
イン電流信号との間で、精度良く直線性を維持すること
ができる。
【００２１】図３は、このような特性を示すＦＥＴの構
成の一例を示す。このＦＥＴは、いわゆるパルスドープ
型のＦＥＴであり、ＧａＡｓを原材料として、絶縁性の
基板と、基板上に形成されたバッファ層と、バッファ層
上に形成された高濃度ドープ層である活性層と、活性層
上に形成されたアンドープ層で中間アンドープ層と、中
間アンドープ層上に形成された空乏層の広がりを抑止す
るための高濃度ドープ層であるストップ層と、ストップ
層上に形成されたキャップ層と、キャップ層上に形成さ
れたソース電極、ドレイン電極およびゲート電極と、か
ら構成される。このＦＥＴでは活性層を薄層化し、かつ
ゲート電極から遠ざけること、および長ゲート効果を抑
制して、図２に示す特性を実現している。また、この構
造のＦＥＴによれば、図４に示すように、入力電力に対
する出力電力の線形性の範囲（出力電力が線形の場合に
比較して１ｄＢｍずれるときの出力電力値）を、従来に
比べて約３ｄＢｍ以上も向上することが発明者の実験に
より知られた。したがって、このＦＥＴを使用すれば、
ゲート幅を短縮しても広い出力範囲を実現できるので、
マイクロ波の位相差による効率低下の影響を低減可能で
あり、高効率の増幅が可能である。
成の一例を示す。このＦＥＴは、いわゆるパルスドープ
型のＦＥＴであり、ＧａＡｓを原材料として、絶縁性の
基板と、基板上に形成されたバッファ層と、バッファ層
上に形成された高濃度ドープ層である活性層と、活性層
上に形成されたアンドープ層で中間アンドープ層と、中
間アンドープ層上に形成された空乏層の広がりを抑止す
るための高濃度ドープ層であるストップ層と、ストップ
層上に形成されたキャップ層と、キャップ層上に形成さ
れたソース電極、ドレイン電極およびゲート電極と、か
ら構成される。このＦＥＴでは活性層を薄層化し、かつ
ゲート電極から遠ざけること、および長ゲート効果を抑
制して、図２に示す特性を実現している。また、この構
造のＦＥＴによれば、図４に示すように、入力電力に対
する出力電力の線形性の範囲（出力電力が線形の場合に
比較して１ｄＢｍずれるときの出力電力値）を、従来に
比べて約３ｄＢｍ以上も向上することが発明者の実験に
より知られた。したがって、このＦＥＴを使用すれば、
ゲート幅を短縮しても広い出力範囲を実現できるので、
マイクロ波の位相差による効率低下の影響を低減可能で
あり、高効率の増幅が可能である。
【００２２】以下、添付図面を参照して本発明の実施例
を説明する。なお、本実施例は最も単純な構成を有する
２段増幅器の例である。
を説明する。なお、本実施例は最も単純な構成を有する
２段増幅器の例である。
【００２３】図１は、実施例に係る高出力増幅器の構成
図である。この高出力増幅器は、電気信号を入力する受
動素子から成る入力段整合回路２１０と、入力段整合回
路２１０を介してゲート端子に入力する信号を増幅する
初段のＦＥＴ１１０と、ＦＥＴ１１０の信号出力である
ドレイン電流に回路上の整合を施す段間整合回路２２０
と、段間整合回路２２０を介してゲート端子に入力する
信号を増幅する最終段のＦＥＴ１２０と、ＦＥＴ１２０
の信号出力であるドレイン電流に回路上の整合を施す出
力段整合回路２３０と、から構成される。
図である。この高出力増幅器は、電気信号を入力する受
動素子から成る入力段整合回路２１０と、入力段整合回
路２１０を介してゲート端子に入力する信号を増幅する
初段のＦＥＴ１１０と、ＦＥＴ１１０の信号出力である
ドレイン電流に回路上の整合を施す段間整合回路２２０
と、段間整合回路２２０を介してゲート端子に入力する
信号を増幅する最終段のＦＥＴ１２０と、ＦＥＴ１２０
の信号出力であるドレイン電流に回路上の整合を施す出
力段整合回路２３０と、から構成される。
【００２４】ここで、ＦＥＴ１１０およびＦＥＴ１２０
は、上記のドレイン電流がゲート電圧に比例するＦＥＴ
である。また整合回路２１０〜２３０は、抵抗、コンデ
ンサ、インダクタなどの受動素子を組み合わせて構成さ
れ、ＦＥＴ１１０、１２０の動作バイアスあるいはドレ
イン電流信号の電圧信号への変換などを行う。
は、上記のドレイン電流がゲート電圧に比例するＦＥＴ
である。また整合回路２１０〜２３０は、抵抗、コンデ
ンサ、インダクタなどの受動素子を組み合わせて構成さ
れ、ＦＥＴ１１０、１２０の動作バイアスあるいはドレ
イン電流信号の電圧信号への変換などを行う。
【００２５】この高出力増幅器に入力した信号は、入力
段整合回路２１０によって回路上の整合が施された後、
入力段整合回路２１０および段間整合回路２２０によっ
て動作範囲をＡＢ級あるいはＢ級に設定されたＦＥＴ１
１０のゲート端子へ入力する。ＦＥＴ１１０は、設定さ
れた利得でゲート入力信号の電圧値に比例した出力電圧
を発生する。この電圧は、出力段の段間整合回路２２０
の純抵抗成分で決定され、段間整合回路２２０および最
終段整合回路２３０により動作範囲をＡ級あるいはＡＢ
級に設定されたＦＥＴ１２０のゲート端子に入力する。
ＦＥＴ１２０は、設定された利得でゲート入力信号の電
圧値に比例した出力を発生する。この出力電圧は、最終
段整合回路２３０の純抵抗成分により決定され、これが
出力信号となる。
段整合回路２１０によって回路上の整合が施された後、
入力段整合回路２１０および段間整合回路２２０によっ
て動作範囲をＡＢ級あるいはＢ級に設定されたＦＥＴ１
１０のゲート端子へ入力する。ＦＥＴ１１０は、設定さ
れた利得でゲート入力信号の電圧値に比例した出力電圧
を発生する。この電圧は、出力段の段間整合回路２２０
の純抵抗成分で決定され、段間整合回路２２０および最
終段整合回路２３０により動作範囲をＡ級あるいはＡＢ
級に設定されたＦＥＴ１２０のゲート端子に入力する。
ＦＥＴ１２０は、設定された利得でゲート入力信号の電
圧値に比例した出力を発生する。この出力電圧は、最終
段整合回路２３０の純抵抗成分により決定され、これが
出力信号となる。
【００２６】以上の増幅動作にあたって、増幅をドレイ
ン電流が広範囲のゲート電圧に比例するＦＥＴを使用
し、かつ各段のＦＥＴに対して最適な動作を設定でき、
効率良く利得の高い回路を構成できるので、増幅段数の
低減と消費電力の低減とが実現できる。
ン電流が広範囲のゲート電圧に比例するＦＥＴを使用
し、かつ各段のＦＥＴに対して最適な動作を設定でき、
効率良く利得の高い回路を構成できるので、増幅段数の
低減と消費電力の低減とが実現できる。
【００２７】本発明は上記実施例に限定されるものでは
なく、様々な変形が可能である。例えば、実施例では２
段増幅器としたが、更に増幅率を向上するために３段以
上の増幅器としてもよい。また、本実施例の回路を、同
一の半導体基板上に形成してもよいし、１つ以上の誘電
体基板上に形成してもよい。
なく、様々な変形が可能である。例えば、実施例では２
段増幅器としたが、更に増幅率を向上するために３段以
上の増幅器としてもよい。また、本実施例の回路を、同
一の半導体基板上に形成してもよいし、１つ以上の誘電
体基板上に形成してもよい。
【００２８】
【発明の効果】以上詳細に説明したように、本発明の高
出力増幅器によれば、増幅機能を果たすトランジスタ群
をドレイン電流がゲート電圧に比例する電界効果トラン
ジスタで構成しているので、入力信号と出力信号との間
の直線性を精度良く保ちながら、少ない消費電力で高出
力信号を得ることができる。
出力増幅器によれば、増幅機能を果たすトランジスタ群
をドレイン電流がゲート電圧に比例する電界効果トラン
ジスタで構成しているので、入力信号と出力信号との間
の直線性を精度良く保ちながら、少ない消費電力で高出
力信号を得ることができる。
【００２９】また、パルスドープ型電界効果トランジス
タなどのドレイン電流がゲート電圧に比例する電界効果
トランジスタは、ゲート入力電圧と発生するドレイン電
流とが比例するので、直線性を維持できるゲート入力電
圧値の範囲を広く設定することが可能であり、高出力増
幅器として果たすべき増幅性能を従来より少ない段数の
トランジスタで達成できるので、総素子数を低減可能で
ある。また、上記の電界効果トランジスタのゲート幅を
短くできるので、電界効果トランジスタのチップに占め
る面積も低減可能である。したがって、チップのサイズ
の縮小ができ、廉価な高出力増幅器を提供できる。
タなどのドレイン電流がゲート電圧に比例する電界効果
トランジスタは、ゲート入力電圧と発生するドレイン電
流とが比例するので、直線性を維持できるゲート入力電
圧値の範囲を広く設定することが可能であり、高出力増
幅器として果たすべき増幅性能を従来より少ない段数の
トランジスタで達成できるので、総素子数を低減可能で
ある。また、上記の電界効果トランジスタのゲート幅を
短くできるので、電界効果トランジスタのチップに占め
る面積も低減可能である。したがって、チップのサイズ
の縮小ができ、廉価な高出力増幅器を提供できる。
【図１】本発明の実施例に係る高出力増幅器の構成図で
ある。
ある。
【図２】実施例で使用するＦＥＴの電流利得特性を示す
グラフである。
グラフである。
【図３】実施例で使用するＦＥＴの一例の構成図であ
る。
る。
【図４】実施例で使用するＦＥＴと従来の増幅器で使用
されるＦＥＴとの電力利得の比較図である。
されるＦＥＴとの電力利得の比較図である。
１１０，１２０…トランジスタ、２１０，２２０，２３
０…整合回路
０…整合回路
Claims (6)
- 【請求項１】 入力した電気信号を増幅して出力する高
出力増幅器であって、 ドレイン電流がゲート電圧に比例する複数の電界効果ト
ランジスタからなる、信号経路に配置されたトランジス
タ群と、 前記信号経路におけるインピーダンス整合を行う電気的
受動素子群と、 から構成されることを特徴とする高出力増幅器。 - 【請求項２】 前記トランジスタ群と、前記電気的受動
素子群と、を同一の半導体基板上に形成した、ことを特
徴とする請求項１記載の高出力増幅器。 - 【請求項３】 前記トランジスタ群と、前記電気的受動
素子群と、を１つ以上の誘電体基板上に形成した、こと
を特徴とする請求項１記載の高出力増幅器。 - 【請求項４】 前記トタンジスタ群の中の出力段のトラ
ンジスタは、Ａ級あるいはＡＢ級のいずれか一方で動作
する、ことを特徴とする請求項１記載の高出力増幅器。 - 【請求項５】 前記トランジスタ群の中の出力段以外の
トランジスタは、ＡＢ級あるいはＢ級のいずれか一方で
動作する、ことを特徴とする請求項１記載の高出力増幅
器。 - 【請求項６】 前記ドレイン電流がゲート電圧に比例す
る電界効果トランジスタは、パルスドープ型電界効果ト
ランジスタである、ことを特徴とする請求項１記載の高
出力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3827493A JPH06326530A (ja) | 1993-02-26 | 1993-02-26 | 高出力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3827493A JPH06326530A (ja) | 1993-02-26 | 1993-02-26 | 高出力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326530A true JPH06326530A (ja) | 1994-11-25 |
Family
ID=12520735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3827493A Pending JPH06326530A (ja) | 1993-02-26 | 1993-02-26 | 高出力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414252B1 (ko) * | 2000-02-08 | 2004-01-07 | 미쓰비시덴키 가부시키가이샤 | 다단 증폭기 |
| JP2015139207A (ja) * | 2014-01-24 | 2015-07-30 | 住友電工デバイス・イノベーション株式会社 | 増幅装置 |
-
1993
- 1993-02-26 JP JP3827493A patent/JPH06326530A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414252B1 (ko) * | 2000-02-08 | 2004-01-07 | 미쓰비시덴키 가부시키가이샤 | 다단 증폭기 |
| JP2015139207A (ja) * | 2014-01-24 | 2015-07-30 | 住友電工デバイス・イノベーション株式会社 | 増幅装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633337B2 (en) | Feedback-type variable gain amplifier and method of controlling the same | |
| JP4206589B2 (ja) | 分布増幅器 | |
| US7439805B1 (en) | Enhancement-depletion Darlington device | |
| KR20050084630A (ko) | 3차 트랜스컨덕턴스 억제를 이용한 ｒｆ 트랜지스터증폭기의 선형성 개선 | |
| JP2010278521A (ja) | 電力増幅器 | |
| KR20020055473A (ko) | 저전력 저잡음 증폭기 | |
| JP3131931B2 (ja) | 高周波高出力増幅装置 | |
| WO2000008748A1 (en) | Power amplification apparatus and method therefor | |
| US6897732B2 (en) | Amplifier | |
| US6710662B2 (en) | Power amplifier with improved linearity and reduced transistor stacks | |
| US10469035B2 (en) | Amplifier using parallel high-speed and low-speed transistors | |
| CN115913155B (zh) | 一种适用于5g系统的高线性功率放大器 | |
| EP2582042B1 (en) | A low-noise amplifier circuit | |
| US7368995B2 (en) | Power amplifier with active bias circuit | |
| JPH05308233A (ja) | 高周波増幅装置 | |
| JPH06326530A (ja) | 高出力増幅器 | |
| JP2000244264A (ja) | 高周波電力増幅装置 | |
| JP3105489B2 (ja) | 増幅器 | |
| JP3517777B2 (ja) | 線形高出力増幅装置 | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| JP2002305414A (ja) | 周波数変換回路 | |
| JPH0669731A (ja) | 低歪半導体増幅器 | |
| JP2701572B2 (ja) | 低雑音増幅器 | |
| JP7384318B1 (ja) | 電力増幅器 | |
| CN211089600U (zh) | 一种电流复用低噪声放大器 |