JPH01284006A - トランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ装置に係り、特に入力あるいは出
力インダクタンスを低減した高周波トランジスタ装置に
関する。

〔従来の技術〕

上記従来技術の一例を第２図に示す。ここに、１はトラ
ンジスタ装置のセラミック基板、２はトランジスタ・チ
ップ、３及び４はそれぞれ上記セラミック基板にメタラ
イズされた入力電極及び出力電極、５及び６はそれぞれ
入力端子及び出力端子である。ここにトランジスタ・チ
ップ２の表面には、電気的に接続され、その電気的状態
が同一な２つの入力及び出力ボンディング・パッドがあ
り、それぞれボンディング・ワイヤによって上記入力電
極及び出力電極に接続されている。

従来、トランジスタ・パッケージの入力インダクタンス
あるいは出力インダクタンスを低減するためには、トラ
ンジスタ・チップ２とトランジスタ・パッケージの入力
電極３あるいは出力電極４を接続するボンディング・ワ
イヤの数を並列に増加させる方法やボンディング・ワイ
ヤの代わりに金属片によって接続する方法等を使用して
きた。

この種の方法には公開特許公報、昭６２−１．９３２５
５等が挙げられる。

〔発明が解決しようとする課題〕

上記従来技術は、トランジスタ・チップとトランジスタ
・パッケージの入力電極３あるいは出力電極４を接続す
る配線のインダクタンスを低減することはできるが、上
記入力電極３あるいは出力電極４と外部回路を接続する
入力端子５あるいは出力端子６のインダクタンスを低減
する配慮はなされていなかった。特に、多数のトランジ
スタが並列に実装されているトランジスタ・チップの場
合は、トランジスタ・チップと上記入力電極３あるいは
出力電極４を接続する配線のインダクタンスより、上記
入力端子５あるいは出力端子６のインダクタンスが大き
な割合を占める場合が多い。

これら入力インダクタンスあるいは出力インダクタンス
はトランジスタ装置の高周波における電力利得や電力効
率を低下させる大きな要因となっていた。

本発明の目的は、上記入力端子及び出力端子のインダク
タンスを低減し、更にボンディング・ワイヤ等の配線に
付随するインダクタンスを低減することによって、電力
利得及び電力効率等の高周波特性の優れたトランジスタ
装置を提供することにある。

〔課題を解決するための手段〕

上記目的はトランジスタ装置の入力端子あるいは出力端
子、更に入力電極あるいは出力電極を複数に分割し、ト
ランジスタ・チップの同一の、あるいは電気的に接続さ
れた複数の、入力あるいは出力ボンディング・パッドと
それぞれボンディング・ワイヤ等によって接続すること
によって達成される。

〔作用〕

以下、実施例により本発明を説明する。

第１図は本発明の第１の実施例である。

第１図はチップ・キャリア型高周波トランジスタ・パッ
ケージにおける実施例である。ここに１はトランジスタ
装置のセラミック基板であり、２はトランジスタ・チッ
プ、３及び４は上記セラミック基板１にメタライズされ
た入力電極及び出力電極である。トランジスタ・チップ
２はセラミック基板１の接地用メタライズ面に接着され
、ボンディング・ワイヤによって接地面、入力電極３及
び出力電極４に接続されている。以上は、第２図に示し
た従来の方法においても同様である。しかし、第２図に
示した従来の方法では、入力端子５あるいは出力端子６
はそれぞれ１片の金属片より成っているのに対して、第
１図に示した本実施例では入力端子５１及び５２あるい
は出力端子６１及び６２とそれぞれ複数の金属片により
成っている。

本実施例の作用を説明する前に、まず第５図に、第２図
に示した従来の技術より成るトランジスタ装置の使用例
を示す、ここに７，８はボンディング・ワイヤのインダ
クタンス、５′は入力端子５のインダクタンス、６′は
出力端子６のインダクタンスである。９は入力整合回路
であり、第１図における入力端子５及びボンディング・
ワイヤのインダクタンス、それぞれ５′及び７、を含ん
で同調と整合を行う、１０は出力整合回路であり、第１
図における出力端子６及びボンディング・ワイヤのイン
ダクタンス、それぞれ６′及び８を含んで同調と整合を
行う。以下、入力整合回路を例にとって説明する。一般
に、トランジスタ２′が大きくなり、入力インピーダン
スが低下すると。

入力整合回路を構成するインダクタンスやキャパシタン
スは著しく小さなものが必要になる。その場合、入力端
子及びボンディング・ワイヤのインダクタンス５′及び
７が十分に小さくならない場合は入力整合が十分に行え
ず、入力電力の損失が発生する。トランジスタ２′は小
型トランジスタを多数並列に接続して成ることが多く、
ボンディング・ワイヤも多数並列に接続されるため、ボ
ンディング・ワイヤのインダクタンス７は部分的に低く
することができる６一方、入力端子のインダクタンス５
′は大型の金属片より成るも１片しかなく、そのままで
は十分に低くすることはできない。以上は出力整合回路
についても全く同様である。一方、第６図は本実施例よ
り成るトランジスタ装置の作用を説明する使用例である
。ここに、５１′及び５２′はそれぞれ、第１図に示し
た本実施例の複数の入力端子５１及び５２のインダクタ
ンスである。また６１′及び６２′はそれぞれ、第１図
に示した実施例の複数の出力端子６１及び６２のインダ
クタンスである。以下、入力整合回路を例にとって説明
する。本実施例においては、従来の技術における１つの
入力端子のインダクタンス５′が、複数のインダクタン
ス５１′及び５２′より成っている。その複数のインダ
クタンスにはそれぞれキャパシタンスが接続されており
、等測的にインピーダンスを低減することができる。

すなわち本実施例によれば、トランジスタが大型となり
、その入力インピーダンスが低下しても、高いインピー
ダンスの整合素子がないため十分な整合を行うことがで
きる。以上は出力整合回路についても全く同様である。

〔実施例〕

第３図は本発明の第２の実施例である。

第３図はチップ・キャリア型高周波トランジスタ・パッ
ケージにおける実施例である。ここに１はトランジスタ
装置のセラミック基板であり、２はトランジスタ・チッ
プ、３及び４は上記セラミック基板１にメタライズされ
た入力電極及び出力電極である。トランジスタ・チップ
２はセラミック基板１の接地用メタライズ面に接着され
、ボンディング・ワイヤによって接地面、入力電極３及
び出力電極４に接続されている。以上は、第１図に示し
た第１の実施例においても同様である。しかし、第１図
に示した第１の実施例では、入力電極３あるいは出力電
極４はそれぞれ同一のメタライズ面より成っているのに
対して、第３図に示した本実施例では入力電極３１及び
３２、あるいは出力電極４１及び４２とそれぞれ複数の
メタライズ面より成っている。また、本実施例ではトラ
ンジスタ・チップの入力及び出力ボンディング・パッド
がそれぞれ１個しかない場合であり、同一のボンディン
グ・パッドに複数のボンディング・ワイヤが接続されて
いる。しかし本発明は、上記トランジスタ・チップの入
力あるいは出力ボンディング・パッドが複数に分割され
ていても、電気的に接続され、その作用及び状態が同一
である場合にも適用されるものである。

第４図本発明の第３の実施例である。

第４図はガラス・ステム１１を基体とし、金属ピン１３
が固着された部分を除いた金属枠及び該金属枠へのメタ
ライズ面１２を有するタイプのトランジスタ・パッケー
ジにおける実施例である。

ここに２は高周波トランジスタ・チップ、５１゜５２は
上記金属ピンにて成る２個の入力端子、６１．６２は上
記金属ピンにて成る２個の出力端子である。上記トラン
ジスタ・チップ２は上記メツライズ面に接着され、トラ
ンジスタ・チップの同一の入力あるいは出力ボンディン
グ・パッドと上記２個の入力端子５１，５２．あるいは
２個の出力端子６１．６２の間は、ボンディング・ワイ
ヤによってそれぞれ接続されている。本発明は、上記ト
ランジスタ・チップの入力あるいは出力ボンディング・
パッドが複数に分割されていても、電気的に接続され、
その作用及び状態が同一である場合にも適用されるもの
である。

第７図は、第３図に示した第２の実施例、あるいは第４
図に示した第３の実施例の使用例である。

第７図においては、第６図においてそれぞれ１個。

すなわち７あるいは８、であった配線のインダクタンス
がそれぞれ複数、すなわち７１及び７２、あるいは８１
あるいは８２、となっている。すなわち配線のインダク
タンスも入出力インダクタンスと一緒にして、キャパシ
タンス等によってその価を著しく低減することができる
。その結果、内部整合回路を構成する要素インピーダン
スが著しく低減されるため内部整合が十分に達成される
。

以上、トランジスタ２′は電界効果トランジスタを例に
して示したがその限りではない。また、トランジスタ・
パッケージについてはチップ・キャリア型及びガラス・
ステムを基本とするパッケージを例に示したが、その他
の高周波パッケージやハイブリッド・モジュール基板に
おいても適用することができる。

〔発明の効果〕

以上述べたように１本発明によれば、入力あるいは出力
インダクタンスを低減することができ、且つ、入力ある
いは出力整合回路のインピーダンスを極めて低くするこ
とができる。特に、入力あるいは出力インピーダンスが
小さい高周波高出力トランジスタにおいては、極めて低
いインピーダンスの整合回路素子が必要であり１本発明
のトランジスタ装置を使用することにより、高周波特性
を著しく改善することができる。特に入力整合回路に適
用することによって電力利得及び出力電力を高めること
ができ、出力整合回路に適用することによって出力電力
及び電力効率を高めることができる。電界効果トランジ
スタを使用した一例による評価によると、周波数１５０
０　Ｍ　Ｈｚにおいて出力２０Ｗを２６Ｗに、効率３０
％を４５％にすることができた。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す図、第２図は従来
の技術の一例を示す図、第３図及び第４図は本発明の第
２及び第３の実施例を示す図、第５図は従来の技術によ
るトランジスタ装置の使用例を示す図、第６図及び第７
図は本発明のトランジスタ装置の使用例を示す図である
。 １・・・セラミック基板、２・・・トランジスタ・チッ
プ。 ２′・・・トランジスタ、３・・・入力電極、４・・・
出力電極、５，５１．５２・・・入力端子、６，６１．
６２・・・出力端子、５’　、５１′、５２’・・・入
力端子のインダクタンス、６’　、６１’　、６２’・
・・出力端子のインダクタンス、７，８・・・ワイヤ・
インダクタンス、９・・・入力整合回路、１０・・・出
力整合回路。 １１・・・ガラス・ステム、１２・・・メタライズ面。 萬　１Ｉ１２１ ’４ｚｒｆ３ 鴇　３　口 璃　４　の 第　５　記 ｖ５６１Ｄ

Claims (1)

1. 【特許請求の範囲】 １、セラミック基板にメタライザされ、且つ相互に電気
   的に絶縁された第１、第２、第３の電極を有し、上記第
   １の電極を入力電極、上記第２の電極を出力電極、上記
   第３の電極をトランジスタを接着する電極とするトラン
   ジスタ装置において、上記入力電極あるいは出力電極あ
   るいは入力電極及び出力電極にそれぞれその一端が接続
   された複数の金属片あるいは金属線より成り、これをそ
   れぞれ外部回路との独立な接続手段としたことを特徴と
   するトランジスタ装置。 ２、セラミック基板と、該セラミック基板にそれぞれ相
   互に電気的絶縁されてその一端が接着された複数の金属
   片と、該セラミック基板に接着されたトランジスタ・チ
   ップより成るトランジスタ装置において、上記金属片を
   外部回路との接続手段とし、トランジスタ・チップの、
   同一の、あるいは電気的に接続された複数の、入力ある
   いは出力ボンディング・パッドと、上記複数の金属片の
   セラミック基板への接着点あるいはその近傍との間を、
   それぞれボンディング・ワイヤによつて接続して成り、
   上記金属片とボンディング・ワイヤによる外部回路との
   接続手段をそれぞれ独立としたことを特徴とするトラン
   ジスタ装置。 ３、セラミック基板あるいはガラス・ステムに相互に電
   気的に絶縁されて固定された複数の金属ピンと上記セラ
   ミック基板あるいはガラス・ステムに接着された高周波
   トランジスタ・チップより成るトランジスタ装置におい
   て、上記高周波トランジスタ・チップの、同一の、ある
   いは電気的に接続された複数の、入力あるいは出力ボン
   ディング・パッドと、上記複数の金属ピンの一端との間
   をそれぞれボンディング・ワイヤによつて接続して成り
   、上記金属ピンとボンディング・ワイヤによる外部回路
   との接続手段をそれぞれ独立としたことを特徴とするト
   ランジスタ装置。